JPS6148346B2 - - Google Patents

Info

Publication number
JPS6148346B2
JPS6148346B2 JP53052320A JP5232078A JPS6148346B2 JP S6148346 B2 JPS6148346 B2 JP S6148346B2 JP 53052320 A JP53052320 A JP 53052320A JP 5232078 A JP5232078 A JP 5232078A JP S6148346 B2 JPS6148346 B2 JP S6148346B2
Authority
JP
Japan
Prior art keywords
current
transformer
output
winding
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53052320A
Other languages
Japanese (ja)
Other versions
JPS54144922A (en
Inventor
Motoyoshi Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP5232078A priority Critical patent/JPS54144922A/en
Publication of JPS54144922A publication Critical patent/JPS54144922A/en
Publication of JPS6148346B2 publication Critical patent/JPS6148346B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、インバータあるいはコンバータを用
いたスイツチング電源の制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a control system for a switching power supply using an inverter or a converter.

(従来の技術及び問題点) スイツチング電源としては、従来より1石フラ
イバツク型、1石フオワードコンバータ型、チヨ
ツパ型、プツシユプル型、ブリツジ型等の各種の
方式のものが用いられている。ところで、これら
のスイツチング電源を大出力ストロボクセノンラ
ンプ駆動電源等の大容量性負荷電源として用いる
場合や出力端短絡事故が生じた場合においては、
出力トランスの直流偏磁及びスイツチング素子の
応答遅延等に起因してスイツチング素子電流が増
大し、ついには過大電流によりスイツチング素子
の破損を招く危険性があるから、何等かの対策を
施す必要がある。すなわち、一般のスイツチング
電源では、出力トランスの1次電流(又はスイツ
チングトランジスタのコレクタ電流)のみを検出
する構成であつてスイツチングトランジスタには
一定周波数のスイツチング動作を行わせるもので
あり、このような構成であると、出力端子間の短
絡事故や大容量の容量性負荷の場合に、一定期間
内での出力トランスの2次電流の減少(磁気エネ
ルギの減少)は僅かであるため、出力トランスの
大きな直流偏磁、これに起因するインダクタンス
低下を引き起こす。このため、一定周波数のスイ
ツチング動作を行うスイツチングトランジスタの
コレクタ電流はオン時の初期値が大きくなるの
で、たとえスイツチングトランジスタのコレクタ
電流値を検出して過大電流に対してスイツチング
トランジスタをオフするようにしてもスイツチン
グトランジスタのストレージタイム等の影響でコ
レクタ電流が増加することは避けられず、さらに
出力トランスの直流偏磁によるインダクタンス低
下とコレクタ電流の増大とは互いに助長しあうの
で出力トランスは磁気飽和に達し、スイツチング
トランジスタに過大電流が流れて破壊に至る。こ
の不都合を避けるため、過電流保護回路を設け、
高速スイツチング素子を用いかつ充分余力のある
出力トランスを用いるが、高価で大型なものにな
る欠点がある。
(Prior Art and Problems) Conventionally, various types of switching power supplies have been used, such as a one-stone flyback type, a one-stone forward converter type, a dropper type, a push-pull type, and a bridge type. By the way, when these switching power supplies are used as large-capacitance load power supplies such as high-output strobe xenon lamp drive power supplies, or when an output terminal short-circuit accident occurs,
The switching element current increases due to DC bias of the output transformer and response delay of the switching element, and there is a risk that the switching element may be damaged due to excessive current, so it is necessary to take some countermeasures. . In other words, in a typical switching power supply, only the primary current of the output transformer (or the collector current of the switching transistor) is detected, and the switching transistor performs a switching operation at a constant frequency. With this configuration, in the event of a short-circuit accident between the output terminals or a large capacitive load, the decrease in the secondary current (reduction in magnetic energy) of the output transformer within a certain period of time is small, so the output transformer large DC bias, which causes a drop in inductance. For this reason, the collector current of a switching transistor that performs a constant frequency switching operation has a large initial value when it is on, so even if the collector current value of the switching transistor is detected and the switching transistor is turned off in response to an excessive current, Even if you do this, it is unavoidable that the collector current will increase due to the storage time of the switching transistor, etc. Furthermore, the decrease in inductance due to the DC bias of the output transformer and the increase in the collector current mutually promote each other, so the output transformer Magnetic saturation is reached and excessive current flows through the switching transistor, leading to its destruction. To avoid this inconvenience, an overcurrent protection circuit is installed.
Although it uses a high-speed switching element and an output transformer with sufficient extra power, it has the disadvantage of being expensive and large.

(発明の目的) 本発明は、上記の不都合を除去し、スイツチン
グ電源の2次側インダクタの磁気エネルギが充分
放出されたことを2次電流の低下を検出して確認
してからスイツチングトランジスタをオンにする
ようにして、出力端絡事故や容量性負荷等の接続
に起因するスイツチング素子の破損を確実に防止
して、信頼性の向上を図るとともに、出力電圧の
安定化を図り、さらに電流検出手段として電流変
成器を用いることにより、1次側回路と2次側回
路の絶縁を容易としたスイツチング電源の制御方
式を提供しようとするものである。
(Object of the Invention) The present invention eliminates the above-mentioned disadvantages, and detects a decrease in the secondary current to confirm that the magnetic energy of the secondary inductor of the switching power supply has been sufficiently released, and then switches the switching transistor. By turning it on, you can reliably prevent damage to the switching element due to output terminal short-circuit accidents or connection of capacitive loads, improve reliability, stabilize the output voltage, and further reduce the current. By using a current transformer as a detection means, the present invention attempts to provide a control system for a switching power supply that facilitates insulation between a primary side circuit and a secondary side circuit.

(実施例) 以下、本発明に係るスイツチング電源の制御方
式の実施例を図面に従つて説明する。
(Example) Hereinafter, an example of a control system for a switching power supply according to the present invention will be described with reference to the drawings.

第1図は本発明の基本原理を説明する参考例で
あつて、1石フライバツク型のスイツチング電源
に適用した場合を示す。この図において、出力ト
ランス1の1次巻線1Aの一端にはスイツチング
素子としてトランジスタ2が直列に接続され、1
次巻線1Aの他端は直流電源の正電源端子Pに、
トランジスタ2のエミツタは電流検出用の抵抗器
3を介して負電源端子Nに夫々接続され、負電源
端子Nは接地される。トランス1の2次巻線1B
にはダイオード4及びコンデンサ5の整流回路が
接続され、直流出力が出力端子A,Bに出される
ようになつている。さらにコンデンサ5と2次巻
線1Bとの間に電流検出用の抵抗器6が挿入され
る。なお、前記トランジスタ2のベース側には入
力トランス7が設けられる。
FIG. 1 is a reference example for explaining the basic principle of the present invention, and shows a case where the present invention is applied to a single-stone flyback type switching power supply. In this figure, a transistor 2 is connected in series as a switching element to one end of a primary winding 1A of an output transformer 1.
The other end of the next winding 1A is connected to the positive power supply terminal P of the DC power supply,
The emitters of the transistors 2 are respectively connected to negative power supply terminals N via current detection resistors 3, and the negative power supply terminals N are grounded. Secondary winding 1B of transformer 1
A rectifier circuit consisting of a diode 4 and a capacitor 5 is connected to the terminals 4 and 5, so that DC output is outputted to output terminals A and B. Further, a current detection resistor 6 is inserted between the capacitor 5 and the secondary winding 1B. Note that an input transformer 7 is provided on the base side of the transistor 2.

一方、制御回路10は、前記入力トランス7を
介して前記トランジスタ2に駆動信号を出力する
ドライブ回路11と、前記抵抗器3に生じた電圧
eを非反転入力端子に受ける第1コンパレータ1
2と、前記抵抗器6に生じた電圧e2を反転入力端
子に受ける第2コンパレータ13と、アンドゲー
ト14と、前記トライブ回路11の作動及び停止
を制御するフリツプフロツプ15とを有する。そ
して、前記第1コンパレータ12及び第2コンパ
レータ13の他方の入力端子には夫々基準電圧
Vref1,Vref2が印加されており、第1コンパレー
タ12の出力は前記フリツプフロツプ15のリセ
ツト入力Rに、第2コンパレータ13の出力はア
ンドゲート14の一方の入力端子に夫々加えられ
る。そのアンドゲート14の他方の入力端子には
前記フリツプフロツプ15の反転出力Qが回路の
時間遅れによる誤動作を防止するための抵抗器1
6及びコンデンサ17の遅延回路を介して印加さ
れ、アンドゲート14の出力はフリツプフロツプ
15のセツト入力Sに加えられる。フリツプフロ
ツプ15の非反転出力Qはドライブ回路11に加
えられ、出力Qが「1」(ハイレベル)の期間ド
ライブ回路11は駆動信号をトランジスタ2に加
えてトランジスタ2をオンにする。
On the other hand, the control circuit 10 includes a drive circuit 11 that outputs a drive signal to the transistor 2 via the input transformer 7, and a first comparator 1 that receives the voltage e generated in the resistor 3 at its non-inverting input terminal.
2, a second comparator 13 that receives the voltage e 2 generated in the resistor 6 at its inverting input terminal, an AND gate 14, and a flip-flop 15 that controls activation and deactivation of the drive circuit 11. The other input terminals of the first comparator 12 and the second comparator 13 each have a reference voltage.
Vref 1 and Vref 2 are applied, the output of the first comparator 12 is applied to the reset input R of the flip-flop 15, and the output of the second comparator 13 is applied to one input terminal of the AND gate 14, respectively. The other input terminal of the AND gate 14 is connected to the inverted output Q of the flip-flop 15 through a resistor 1 to prevent malfunctions due to time delays in the circuit.
6 and a capacitor 17, and the output of the AND gate 14 is applied to the set input S of the flip-flop 15. The non-inverted output Q of the flip-flop 15 is applied to the drive circuit 11, and the drive circuit 11 applies a drive signal to the transistor 2 to turn on the transistor 2 while the output Q is "1" (high level).

以上の構成において、電源投入時等の初期状態
(但し、出力端子A,B間には一般的な抵抗負荷
が接続されているものとする。)では、トランス
1の1次電流I1及び2次電流I2は零であるから、
第1コンパレータ12の出力は「0」(ローレベ
ル)、第2コンパレータ13の出力は「1」とな
る。従つて、フリツプフロツプ5はリセツト状態
にあつてもセツトされ、ドライブ回路11を介し
てトランジスタ2はオンに駆動され始動する。ト
ランジスタ2のオン期間中1次電流I1は I1=E/Lt+I0 ……(1) (ただし、E:電源電圧、L1:トランス1の
1次インダクタンス、I0:トランス1の残留エネ
ルギの等価1次電流、t:トランジスタ2がオン
してからの時間) で示され、第2図Aのごとく、E/L1の傾きで
時間と共に増加する。この1次電流I1は抵抗器3
により電圧e1として検出され、第1コンパレータ
12で基準電圧Vref1と比較される。そして、e1
>Vref1となつた時点で第1コンパレータの出力
は「1」となりフリツプフロツプ15はリセツト
される。この結果、フリツプフロツプ15の非反
転出力Qは「0」となり、トランジスタ2はオフ
となる。トランジスタ2がオフとなると、トラン
ジスタ2のオン期間中に蓄えられたトランス1の
磁気エネルギは2次巻線1Bよりダイオード4を
通じて2次電流I2として負荷側に放出される。こ
こで2次電流I2は I2=I′0−Eout/Lt′ ……(2) (ただし、Eout:2次出力電圧最大値、L2
トランス1の2次インダクタンス、I′0:トラン
ス1の残留エネルギの等価2次電流、t′:トラン
ジスタ2がオフしてからの時間) で示されるように磁気エネルギの放出にともない
時間の経過に従つて減少する第2図Bのごとき破
形となる。この2次電流I2は抵抗器6により電圧
e2として検出され、第2コンパレータ13で基準
電圧Vref2と比較される。そして、e2<Vref2とな
つたとき第2コンパレータ13の出力は「1」と
なる。このときフリツプフロツプ15の反転出
は「1」であるから、アンドゲート14の出力も
「1」に変わりフリツプフロツプ15は再びセツ
トされ、トランジスタ2はオンに作動される。以
後、1次電流I1が増加して検出値e1が基準電圧
Vref1に達したときトランジスタ2はオフされ、
2次電流I2が減少して検出値e2が基準電圧Vref2
を下まわるとトランジスタ2がオンされるという
スイツチング動作が繰り返される。
In the above configuration, in the initial state such as when the power is turned on (however, it is assumed that a general resistive load is connected between output terminals A and B), the primary currents I 1 and 2 of transformer 1 are Since the next current I 2 is zero,
The output of the first comparator 12 is "0" (low level), and the output of the second comparator 13 is "1". Therefore, flip-flop 5 is set even in the reset state, and transistor 2 is turned on and started via drive circuit 11. The primary current I 1 during the on-period of transistor 2 is I 1 = E/L 1 t + I 0 ...(1) (E: power supply voltage, L 1 : primary inductance of transformer 1, I 0 : transformer 1's primary inductance). The equivalent primary current of residual energy (t: time after transistor 2 is turned on) increases with time with a slope of E/L 1 , as shown in FIG. 2A. This primary current I 1 is connected to resistor 3
is detected as a voltage e 1 by the first comparator 12 and compared with the reference voltage Vref 1 . And e 1
>Vref 1 , the output of the first comparator becomes "1" and the flip-flop 15 is reset. As a result, the non-inverted output Q of the flip-flop 15 becomes "0" and the transistor 2 is turned off. When the transistor 2 is turned off, the magnetic energy of the transformer 1 stored during the on period of the transistor 2 is released from the secondary winding 1B to the load side through the diode 4 as a secondary current I2 . Here, the secondary current I 2 is I 2 = I′ 0 −Eout/L 2 t′ ……(2) (Eout: maximum value of secondary output voltage, L 2 :
As shown by the secondary inductance of transformer 1, I'0 : equivalent secondary current of the residual energy of transformer 1, t': time after transistor 2 is turned off, as time passes as magnetic energy is released, Therefore, the fracture shape shown in FIG. 2B is reduced. This secondary current I 2 is turned into a voltage by resistor 6.
e 2 and compared with the reference voltage Vref 2 by the second comparator 13. Then, when e 2 <Vref 2 , the output of the second comparator 13 becomes "1". At this time, since the inverted output of flip-flop 15 is "1", the output of AND gate 14 also changes to "1", flip-flop 15 is set again, and transistor 2 is turned on. After that, the primary current I 1 increases and the detected value e 1 becomes the reference voltage.
When Vref 1 is reached, transistor 2 is turned off,
The secondary current I 2 decreases and the detected value e 2 becomes the reference voltage Vref 2
When the voltage decreases below , the switching operation in which transistor 2 is turned on is repeated.

なお、第2図A,Bは負荷が一般的な抵抗負荷
のようなものの場合の1次電流I1及び2次電流I2
を示したが、出力短絡の場合や大容量の容量性負
荷の場合には、1次電流I1は第7図A、2次電流
は第7図Bのごとくなる。すなわち、磁気エネル
ギが充分放出されたことを確認後にトランジスタ
2がオンとなるので、トランジスタ2のオフ期間
は長くなる。
In addition, Fig. 2 A and B show the primary current I 1 and secondary current I 2 when the load is a general resistance load.
However, in the case of an output short circuit or a large capacitive load, the primary current I 1 becomes as shown in FIG. 7A and the secondary current as shown in FIG. 7B. That is, since the transistor 2 is turned on after confirming that the magnetic energy has been sufficiently released, the off period of the transistor 2 becomes longer.

上記第1図の参考例によれば、トランス1の1
次電流I1のみならず2次電流I2をも制御回路10
で検出してトランジスタ2のオン、オフ時期を制
御するようにしたので、出力端子A,B間が短絡
された場合、過負荷の場合、始動時のEout≒0
の場合、あるいは大容量の容量性負荷の場合に一
定周波数のスイツチング動作の電源におて生じ易
いトランス1の大きな直流偏磁、それに起因する
インダクタンス低下、及びトランジスタ2のオフ
動作の応答遅延によるトランジスタ2のコレクタ
電流の増大を簡単な構成で回避することができ
る。すなわち、、2次電流I2はEout/L2の傾斜を
もつて減少するから、出力電圧Eoutが小さいと
きは一定期間内での2次電流の減少はわずかであ
る。従つて上記の制御を行わない場合には、トラ
ンジスタ2のコレクタ電流(=I1)はオン時の初
期値が大きくなるので、たとえばトランジスタ2
のコレクタ電流値を検出して過大電流に対してト
ランジスタ2をオフするようにしたとしてもトラ
ンジスタ2のストレージタイム等の影響でコレク
タ電流が増加することは避けられず、さらに、ト
ランス1の直流偏磁によるインダクタンス低下と
コレクタ電流の増大とは互いに助長しあうのでト
ランス1はついには磁気飽和に達し、トランジス
タ2に過大電流が流れて破壊にいたる。本参考例
によればトランス1の2次電流I2が基準電圧
Vref2で定まるある特定値に減少するまでトラン
ジスタ2はオフ状態を続けるから、上述のような
現象を確実に防止できる。
According to the reference example in Fig. 1 above, 1 of transformer 1
The control circuit 10 not only controls the secondary current I 1 but also controls the secondary current I 2 .
Since the timing of turning on and off transistor 2 is controlled by detecting the
, or in the case of a large capacitive load, the large DC bias of transformer 1 that tends to occur in a power supply with constant frequency switching operation, the resulting decrease in inductance, and the response delay of transistor 2 when turned off. The increase in the collector current described in No. 2 can be avoided with a simple configuration. That is, since the secondary current I 2 decreases with a slope of Eout/L 2 , when the output voltage Eout is small, the decrease in the secondary current within a certain period is small. Therefore, if the above control is not performed, the collector current (=I 1 ) of transistor 2 will have a large initial value when it is on, so for example, if transistor 2
Even if the collector current value of transformer 1 is detected and transistor 2 is turned off in response to an excessive current, the collector current will inevitably increase due to the storage time of transistor 2, etc. Since the decrease in inductance due to magnetism and the increase in collector current mutually promote each other, the transformer 1 eventually reaches magnetic saturation, and an excessive current flows through the transistor 2, leading to its destruction. According to this reference example, the secondary current I2 of transformer 1 is the reference voltage
Since the transistor 2 remains off until the voltage decreases to a certain value determined by Vref 2 , the above-mentioned phenomenon can be reliably prevented.

なお、自励振によるブロツキング発振器を用い
たスイツチング電源でも上記参考例の場合と同じ
ような動作モードとなる制御の容易さにおいて劣
る。すなわち、上記参考例では2入力のアンドゲ
ート14の代わりに3入力のアンドゲートを用い
て、そのうちの1入力を「1」又は「0」にする
ことにより作動又は停止の制御が可能な利点があ
る。但し、第1図の参考例は出力安定化機能を具
備していない。
It should be noted that even a switching power supply using a self-oscillating blocking oscillator is inferior in ease of control to achieve the same operation mode as in the above-mentioned reference example. That is, in the above reference example, a three-input AND gate is used instead of the two-input AND gate 14, and the advantage is that operation or stop can be controlled by setting one of the inputs to "1" or "0". be. However, the reference example shown in FIG. 1 does not have an output stabilization function.

第3図は出力トランスの1次電流及び2次電流
を夫々電流変成器を介して検出するとともに出力
電圧を検出して出力の安定化を実行できるように
した本発明の第1実施例を示す。この図におい
て、出力トランス1の1次巻線1Aの一端にはス
イツチング用のトランジスタ2が直列に接続さ
れ、1次巻線1Aの他端とトランジスタ2のエミ
ツタとの間に、交流入力端子C,Dに供給される
交流入力を整流器20で整流しコンデンサ21で
平滑した直流電圧が加えられる。トランス1の2
次巻線1Bにはダイオード4、インダクタ22及
びコンデンサ5A,5Bから成る整流回路が接続
され、直流出力が出力端子A,B間に出されるよ
うになつている。前記スイツチング用のトランジ
スタ2のベース回路には入力トランス7の2次巻
線7Bが接続され、トランス7の1次巻線7A側
にドライブ用のトランジスタ23が設けられる。
FIG. 3 shows a first embodiment of the present invention in which the primary current and secondary current of the output transformer are detected via current transformers, and the output voltage is also detected to stabilize the output. . In this figure, a switching transistor 2 is connected in series to one end of a primary winding 1A of an output transformer 1, and an AC input terminal C is connected between the other end of the primary winding 1A and the emitter of the transistor 2. , D is rectified by a rectifier 20 and smoothed by a capacitor 21, and a DC voltage is applied thereto. transformer 1 of 2
A rectifier circuit consisting of a diode 4, an inductor 22, and capacitors 5A and 5B is connected to the next winding 1B, so that a DC output is output between output terminals A and B. A secondary winding 7B of an input transformer 7 is connected to the base circuit of the switching transistor 2, and a drive transistor 23 is provided on the primary winding 7A side of the transformer 7.

一方、制御回路10Aは、トランス1の1次電
流I1を検出するための電流変成器30と、トラン
ス1の2次電流I2を検出するための電流変成器3
1と、出力端子A,B間の出力電圧値と所望電圧
値との誤差を出力する誤差増幅器としての演算増
幅器32と、1次電流I1の検出値と基準電圧
Vref1(1次電流I1のターンオフしきい値に対応
した第2巻線30Bの電圧に等しく定められる)
とを比較する第1コンパレータ12と、2次電流
I2の検出値と基準電圧Vref2(2次電流I2のターン
オンしきい値に対応した第2巻線31Bの電圧に
等しく定められる)とを比較する第2コンパレー
タ13と、アンドゲート14Aと、フリツプフロ
ツプ15とを有する。そして、電流変成器30の
第1巻線30Aはトランジスタ2のコレクタ側に
挿入され、第2巻線30Bの誘起電圧eCT1は第
1コンパレータ12に印加され、第3巻線30C
はダイオード33及び抵抗器34を介して演算増
幅器32の出力端子に接続される。演算増幅器3
2の一方の入力には抵抗器50と可変抵抗器5
1、抵抗器52で出力電圧を分圧した電圧が加え
られ、他方の入力には抵抗器53とを定電圧ダイ
オード54で分圧した電圧が抵抗器55を介して
加えられる。また、電流変成器31の第1巻線3
1Aはトランス1の2次巻線1Bに対して直列に
挿入され、第2巻線31Bの誘起電圧eCT2は第
2コンパレータ13に印加される。アンドゲート
14Aの第1の入力には抵抗器16及びコンデン
サ17から成る増幅回路を介してフリツプフロツ
プ15の反転出力が加えられ、第2の入力には
第2コンパレータ13の出力が加えられるととも
に、第3の入力にはコンデンサ35を介して同期
入力端子F,G間に供給されている同期信号が加
えられる。前記フリツプフロツプ15の非反転出
力Qは抵抗器36を介してドライブ用のトランジ
スタ23に加えられ、出力Qが「1」(ハイレベ
ル)の期間中トランジスタ23が作動され、これ
によりスイツチング用のトランジスタ2がオンさ
れるようになつている。なお、前記整流器20の
出力側に抵抗器37を介して接続された定電圧ダ
イオード38両端の電圧が制御回路10Aの電源
として供給され、またその電圧は、抵抗器39,
40及び41,42で夫々分圧されて基準電圧
Vref1,Vref2として第1、第2コンパレータ1
2,13に供給されるとともに、抵抗器43及び
ダイオード44の並列回路を介して前記アンドゲ
ート14Aの第3の入力に加えられる。
On the other hand, the control circuit 10A includes a current transformer 30 for detecting the primary current I1 of the transformer 1, and a current transformer 3 for detecting the secondary current I2 of the transformer 1.
1, an operational amplifier 32 as an error amplifier that outputs the error between the output voltage value between output terminals A and B and the desired voltage value, and the detected value of the primary current I 1 and the reference voltage.
Vref 1 (set equal to the voltage of the second winding 30B corresponding to the turn-off threshold of the primary current I 1 )
A first comparator 12 that compares the secondary current
A second comparator 13 that compares the detected value of I 2 with a reference voltage Vref 2 (defined as being equal to the voltage of the second winding 31B corresponding to the turn-on threshold of the secondary current I 2 ), and an AND gate 14A. , and a flip-flop 15. The first winding 30A of the current transformer 30 is inserted into the collector side of the transistor 2, the induced voltage e CT1 of the second winding 30B is applied to the first comparator 12, and the third winding 30C
is connected to the output terminal of the operational amplifier 32 via a diode 33 and a resistor 34. Operational amplifier 3
A resistor 50 and a variable resistor 5 are connected to one input of 2.
1. A voltage obtained by dividing the output voltage by a resistor 52 is applied, and a voltage obtained by dividing the output voltage by a resistor 53 and a voltage regulating diode 54 is applied via a resistor 55 to the other input. In addition, the first winding 3 of the current transformer 31
1A is inserted in series with the secondary winding 1B of the transformer 1, and the induced voltage e CT2 of the second winding 31B is applied to the second comparator 13. The inverted output of the flip-flop 15 is applied to the first input of the AND gate 14A via an amplifier circuit consisting of a resistor 16 and a capacitor 17, and the output of the second comparator 13 is applied to the second input. A synchronization signal supplied between synchronization input terminals F and G is applied to the input of No. 3 via a capacitor 35. The non-inverting output Q of the flip-flop 15 is applied to the drive transistor 23 via the resistor 36, and the transistor 23 is activated while the output Q is "1" (high level). is now turned on. Note that the voltage across a constant voltage diode 38 connected to the output side of the rectifier 20 via a resistor 37 is supplied as a power source to the control circuit 10A, and the voltage is connected to the resistor 39,
The reference voltage is divided by 40, 41, and 42, respectively.
First and second comparators 1 as Vref 1 and Vref 2
2 and 13, and is also applied to the third input of the AND gate 14A via a parallel circuit of a resistor 43 and a diode 44.

以上の構成において、まず、同期信号が同期入
力端子F,Gに入力されていない場合を考える
と、アンドゲート14Aの第3の入力は抵抗器4
3により「1」となつており、1次電流I1及び2
次電流I2は夫々電流変成器30,31で検出され
るようになつているから、基本的な動作は前述の
参考例と同様であり、1次電流I1が増加してター
ンオフしきい値に達したときにトランジスタ2は
オフされ、2次電流I2が減少してターンオフしき
い値を下回るとトランジスタ2がオンされるとい
うスイツチング動作が繰り返され、1次電流I1
第9図Aに示す波形に、2次電流I2は第9図Bに
示す波形になる。ここで、点線Hはターンオフし
きい値、点線Jはターンオンしきい値を示す。
In the above configuration, first, considering the case where the synchronization signal is not input to the synchronization input terminals F and G, the third input of the AND gate 14A is connected to the resistor 4.
3, it becomes "1", and the primary current I 1 and 2
Since the secondary current I 2 is detected by the current transformers 30 and 31, the basic operation is the same as in the reference example described above, and the primary current I 1 increases to reach the turn-off threshold. When the secondary current I 2 reaches the turn-off threshold, the transistor 2 is turned off, and when the secondary current I 2 decreases below the turn-off threshold, the transistor 2 is turned on. The switching operation is repeated, and the primary current I 1 becomes as shown in FIG. 9A. The secondary current I 2 has the waveform shown in FIG. 9B. Here, the dotted line H shows the turn-off threshold, and the dotted line J shows the turn-on threshold.

さて、前記電流変成器30は第3巻線30Cを
有しているから、第2巻線30Bに誘起される電
圧eCT1は、第3巻線30Cよりながめた等価負
荷インピーダンス(巻線両端の電圧/巻線より回
路に流れる電流)によつても変化する。前記1次
電流I1と電圧eCT1との関係は第8図に示され
る。ここで直線イは等価負荷インピーダンスが小
さいとき、直線ロは等価負荷インピーダンスが大
きいときである。すなわち、出力電圧が大きくな
ると演算増幅器32の出力電圧が大きくなつて等
価負荷インピーダンス(巻線両端の電圧/巻線よ
り回路に流れる電流)が大きくなる。この結果、
電圧eCT1は増大し、より小さなコレクタ電流に
おいてコンバレータ12の出力は「1」に変わり
フリツプフロツプ15をリセツトし、トランジス
タ2をオフにする。換言すれば第9図Aにおいて
ターンオフしきい値が点線H′に下がつたことに
なり、以後1次電流I1は低下したターンオフしき
い値H′に従つて第9図Cのようになり、これに
伴い2次電流I2は第9図Dの波形となる。この場
合、2次電流I2のターンオンしきい値Jは変化し
ない。しかして、トランジスタ2のオン期間が短
縮され出力電圧は減少する。このような出力電圧
を制御する負帰還作用により出力電圧は一定に保
たれる。
Now, since the current transformer 30 has the third winding 30C, the voltage e CT1 induced in the second winding 30B is determined by the equivalent load impedance (at both ends of the winding) as seen from the third winding 30C. It also changes depending on the voltage/current flowing into the circuit from the windings). The relationship between the primary current I 1 and the voltage e CT1 is shown in FIG. Here, straight line A is when the equivalent load impedance is small, and straight line B is when the equivalent load impedance is large. That is, as the output voltage increases, the output voltage of the operational amplifier 32 increases, and the equivalent load impedance (voltage at both ends of the winding/current flowing into the circuit from the winding) increases. As a result,
The voltage e CT1 increases and at a smaller collector current the output of the converter 12 changes to "1", resetting the flip-flop 15 and turning off the transistor 2. In other words, the turn-off threshold in FIG. 9A has fallen to the dotted line H', and the primary current I 1 becomes as shown in FIG. 9C in accordance with the lowered turn-off threshold H'. Accordingly, the secondary current I 2 has a waveform as shown in FIG. 9D. In this case, the turn-on threshold J of the secondary current I 2 does not change. Therefore, the on period of transistor 2 is shortened and the output voltage is reduced. The output voltage is kept constant by such a negative feedback effect that controls the output voltage.

前記同期入力端子F,Gに、例えばテレビジヨ
ン受像機のフライバツクトランス60よりの同期
信号を加える場合には、同期信号入力がないとき
の定常時の自然動作周波数を同期信号周波数より
やや高めに設定しておけばよく、フリツプフロツ
プ15がセツト状態で第2コンパレータ13の出
力が「1」でありなおかつ同期信号が「1」(ハ
イレベル)になつたときにアンドゲート14Aの
出力は「1」になつてフリツプフロツプ15をセ
ツトしてトランジスタ2がオンに作動される。従
つて、第4図Cのごとき同期信号に同期し1次電
流I1は第4図Aの波形、2次電流I2は第4図Bの
波形のごとく変化してスイツチング電源は動作す
ることになる。ここで、点線Hはターンオフしき
い値、点線Jはターンオフしきい値を示す。
When adding a synchronizing signal from, for example, the flyback transformer 60 of a television receiver to the synchronizing input terminals F and G, the natural operating frequency in steady state when no synchronizing signal is input is set to be slightly higher than the synchronizing signal frequency. If the flip-flop 15 is set and the output of the second comparator 13 is "1" and the synchronization signal becomes "1" (high level), the output of the AND gate 14A is "1". Then, flip-flop 15 is set and transistor 2 is turned on. Therefore, the switching power supply operates in synchronization with the synchronizing signal as shown in Fig. 4C, and the primary current I1 changes as shown in the waveform of Fig. 4A, and the secondary current I2 changes as shown in the waveform of Fig. 4B. become. Here, the dotted line H shows the turn-off threshold, and the dotted line J shows the turn-off threshold.

上記第1実施例によれば、出力端子A,B間短
絡の場合や大容量の容量性負荷の場合等に簡単な
回路構成によりトランジスタ2に過大電流が流れ
て破損する事故を確実に防止できるとともに、出
力電圧の安定化制御が可能である。また、始動時
に自然動作し、定常時同期動作が可能であること
から、テレビジヨン受像機の電源等に最適であ
る。さらに、電流変成器30,31を用いて1次
電流I1及び2次電流I2を検出するようにしたので
1次側回路と2次側回路とを絶縁できる利点があ
る。
According to the first embodiment, it is possible to reliably prevent damage caused by excessive current flowing through the transistor 2 with a simple circuit configuration in the case of a short circuit between the output terminals A and B or in the case of a large capacitive load. At the same time, stabilization control of the output voltage is possible. Furthermore, since it operates naturally at startup and can operate synchronously during normal operation, it is ideal for power sources for television receivers, etc. Furthermore, since the primary current I 1 and the secondary current I 2 are detected using the current transformers 30 and 31, there is an advantage that the primary side circuit and the secondary side circuit can be isolated.

なお、上記第1実施例では出力制御のために3
個の巻線を有する電流変成器30を用いてトラン
ジスタ2のコレクタ電流のターンオフしきい値を
出力電圧により可変となるようにしたが、負荷変
動が大きい場合などに自然動作周波数の変動を減
少させる等の目的でトランス1の2次電流I2のタ
ーンオンしきい値も出力電圧によつて変化させる
ようにしてもよい。
Note that in the first embodiment, three
The turn-off threshold of the collector current of the transistor 2 is made variable according to the output voltage by using a current transformer 30 having several windings, but it is possible to reduce fluctuations in the natural operating frequency when load fluctuations are large. For this purpose, the turn-on threshold of the secondary current I2 of the transformer 1 may also be changed depending on the output voltage.

第5図は本発明の第2実施例であつて、1石フ
オワードコンバータ型のスイツチング電源に適用
した場合を示す。この図において、出力トランス
70の1次巻線70Aの一端にはスイツチング用
のトランジスタ2が直列に接続され、1次巻線7
0Aの他端は直流電源の正電源端子Pに、トラン
ジスタ2のエミツタは負電源端子Nに夫々接続さ
れる。トランス70の2次巻線70Bにはダイオ
ード71、インダクタンス2及びコンデンサ73
が接続され、さらにインダクタンス72のエネル
ギ放出時の電流経路としてダイオード74が設け
られ、出力端子A,Bに直流出力が出されるよう
になつている。
FIG. 5 shows a second embodiment of the present invention, which is applied to a one-stone forward converter type switching power supply. In this figure, a switching transistor 2 is connected in series to one end of a primary winding 70A of an output transformer 70.
The other end of 0A is connected to the positive power supply terminal P of the DC power supply, and the emitter of the transistor 2 is connected to the negative power supply terminal N. A diode 71, an inductance 2, and a capacitor 73 are connected to the secondary winding 70B of the transformer 70.
A diode 74 is provided as a current path when the inductance 72 releases energy, and a DC output is output to the output terminals A and B.

一方、制御回路10Bは、トランジスタ2がオ
ン状態の時のインダクタ72の電流I3、すなわち
ダイオード71の電流を検出する電流変成器80
と、トランジスタ2のオフ期間のインダクタ72
の電流I4、すなわちダイオード74の電流を検出
する電流変成器31と、電流I3の検出値と基準電
圧Vref3(電流I3のターンオフしきい値に対応し
た第2巻線80Bの電圧に等しく定められる)と
比較する第1コンパレータ12と、電流I4の検出
値と基準電圧Vref4(電流I4のターンオンしきい
値に対応した第2巻線81Bの電圧に等しく定め
られる)とを比較する第2コンパレータ13と、
アンドゲート14Aと、フリツプフロツプ15
と、該フリツプフロツプ15により制御されるド
ライブ回路11とを有する。さらに出力端子A,
B間に接続される定電圧ダイオード82及び抵抗
器83の直列回路と、それらの接続点の電圧をベ
ースに受けるトランジスタ84と、コレクタ側の
低抗器85とから成る誤差増幅器とを備えてい
る。そして、電流変成器80の第1巻線80Aは
トランス70の2次巻線70Bに直列に挿入さ
れ、第2巻線80Bの誘起電圧eCT3は第1コン
パレータ12に印加され、第3巻線80Cはダイ
オード86を介して抵抗器85に結ばれる。電流
変成器81の第1巻線81Aは前記ダイオード7
4に直列に挿入され、第2巻線81Bの誘起電圧
CT4は第2コンパレータ13に印加され、第3
巻線81Cはダイオード87を介して抵抗器85
に接続される。なお、制御回路10Bの電源とし
て直流電圧+Vが供給されており、アンドゲート
14Aには同期入力端子Kより同期信号が印加で
きるようになつている。
On the other hand, the control circuit 10B includes a current transformer 80 that detects the current I 3 of the inductor 72 when the transistor 2 is on, that is, the current of the diode 71.
and the inductor 72 during the off period of the transistor 2.
The current transformer 31 detects the current I 4 , that is, the current of the diode 74, and the detected value of the current I 3 and the reference voltage Vref 3 (the voltage of the second winding 80B corresponding to the turn-off threshold of the current I 3 A first comparator 12 compares the detected value of the current I 4 with a reference voltage Vref 4 (defined equal to the voltage of the second winding 81B corresponding to the turn-on threshold of the current I 4 ). a second comparator 13 for comparison;
AND gate 14A and flip-flop 15
and a drive circuit 11 controlled by the flip-flop 15. Furthermore, output terminal A,
It is equipped with an error amplifier consisting of a series circuit of a constant voltage diode 82 and a resistor 83 connected between B, a transistor 84 which receives the voltage at the connection point thereof at its base, and a low resistor 85 on the collector side. . The first winding 80A of the current transformer 80 is inserted in series with the secondary winding 70B of the transformer 70, the induced voltage e CT3 of the second winding 80B is applied to the first comparator 12, and the third winding 80C is connected to resistor 85 via diode 86. The first winding 81A of the current transformer 81 is connected to the diode 7.
The induced voltage e CT4 of the second winding 81B is applied to the second comparator 13, and the third
Winding 81C is connected to resistor 85 via diode 87.
connected to. Note that a DC voltage +V is supplied as a power source for the control circuit 10B, and a synchronization signal can be applied to the AND gate 14A from a synchronization input terminal K.

上記構成において、初期状態ではダイオード7
1の電流I3及びダイオード74の電流I4共に零で
あるから、第1図の場合と同様にフリツプフロツ
プ15はセツトされ、ドライブ回路11を介して
トランジスタ2はオンに駆動され、始動する。こ
の結果、トランジスタ2のオン期間において入力
電力はトランス70を介しダイオード71、イン
ダク72を通して出力端子A,Bに接続される負
荷に電力が供給される。そして、トランジスタ2
のコレクタ電流にほぼ比例する電流I3が増加して
ターンオフしきい値に達しeCT3>Vref3となつた
時点でフリツプフロツプ15はリセツトされ、ト
ランジスタ2はオフされる。このオフ期間はイン
ダクタ72に蓄えられていたエネルギがダイオー
ド74を通る経路によつて負荷に放出される。そ
して、電流I4がターンオンしきい値にまで下が
り、eCT4<Vref4となつた時点でフリツプフロツ
プ15はセツトされ、トランジスタ2はオンとな
る。
In the above configuration, in the initial state, diode 7
Since both the current I 3 of the transistor 1 and the current I 4 of the diode 74 are zero, the flip-flop 15 is set as in the case of FIG. 1, and the transistor 2 is turned on via the drive circuit 11 and started. As a result, during the ON period of the transistor 2, the input power is supplied to the load connected to the output terminals A and B through the transformer 70, the diode 71, and the inductor 72. And transistor 2
When the current I3 , which is approximately proportional to the collector current of the current I3, increases and reaches the turn-off threshold, eCT3 > Vref3 , the flip-flop 15 is reset and the transistor 2 is turned off. During this off period, the energy stored in the inductor 72 is released to the load via a path passing through the diode 74. Then, when the current I 4 falls to the turn-on threshold and e CT4 <Vref 4 , the flip-flop 15 is set and the transistor 2 is turned on.

以上のようにトランジスタ2のスイツチング動
作が行なわれ、必要に応じて同期信号Kを加える
ことにより第1実施例の場合と同様に同期をとる
ことができる。また、電流変成器80,81の第
3巻線80C,81Cの負荷として抵抗器85、
トランジスタ84を含む誤差増幅器を接続したか
ら、出力電圧の安定化制御も可能である。
The switching operation of the transistor 2 is performed as described above, and synchronization can be achieved as in the first embodiment by adding the synchronizing signal K as necessary. In addition, a resistor 85 is used as a load for the third windings 80C and 81C of the current transformers 80 and 81.
Since the error amplifier including the transistor 84 is connected, stabilization control of the output voltage is also possible.

なお、上記第2実施例において、トランジスタ
2がオン状態のときのインダクタ72の電流I3
検出する代わりにトランジスタ2のコレクタ電流
を計るようにしてもよい。
In the second embodiment, the collector current of the transistor 2 may be measured instead of detecting the current I3 of the inductor 72 when the transistor 2 is in the on state.

第6図は本発明の第3実施例であつて、プツシ
ユプル型のスイツチング電源に適用した場合を示
す。この図において、出力トランス90の1次巻
線90Aにはスイツチング用のトランジスタ9
1,92がプツシユプル接続され、これらのトラ
ンジスタ91,92のベース回路には入力トラン
ス93,64が夫々設けられる。そして、1次巻
線90Aの中点タツプは正電源端子Pに、トラン
ジスタ91,92のエミツタ及び入力トランス9
3,94の2次側の一端は負電源端子Nに夫々結
ばれる。出力トランス90の2次巻線90Bに
は、ダイオード95,96、インダクタ97及び
コンデンサ98から成る両波整流回路が設けら
れ、直流出力が出力端子A,B間に出されるよう
になつている。
FIG. 6 shows a third embodiment of the present invention, which is applied to a push-pull type switching power supply. In this figure, a switching transistor 9 is connected to the primary winding 90A of the output transformer 90.
1 and 92 are push-pull connected, and the base circuits of these transistors 91 and 92 are provided with input transformers 93 and 64, respectively. The center tap of the primary winding 90A is connected to the positive power supply terminal P, and the emitters of the transistors 91 and 92 and the input transformer 9
One end of the secondary side of terminals 3 and 94 is connected to the negative power supply terminal N, respectively. A double-wave rectifier circuit consisting of diodes 95, 96, an inductor 97, and a capacitor 98 is provided in the secondary winding 90B of the output transformer 90, so that a DC output is output between output terminals A and B.

一方、制御回路10Cは、トランジスタ91,
92のエミツタ電流を検出する電流変成器100
と、インダクタ97の全電流の交流分を検出する
電流変成器101とを有しており、その他の構成
は第1実施例における制御回路10と同様となつ
ている。ただし、ドライブ回路11Aは、周知の
Tフリツプフロツプとゲート回路等のロジツク回
路とを含んでおりプツシユプルドライブ用の信号
を各トランジスタ91,92に入力トランス9
3,94を介して加えるように構成されている。
On the other hand, the control circuit 10C includes transistors 91,
Current transformer 100 for detecting emitter current of 92
and a current transformer 101 that detects the alternating current component of the total current of the inductor 97, and the other configurations are the same as the control circuit 10 in the first embodiment. However, the drive circuit 11A includes a logic circuit such as a well-known T flip-flop and a gate circuit, and inputs a push-pull drive signal to each transistor 91 and 92 through the transformer 9.
3,94.

上記第3実施例の動作は、スイツチング用トラ
ンジスタ91,92が交互にオンとなる点を除け
ば、前述の参考例の場合に似通つており、効果も
同様である。
The operation of the third embodiment is similar to that of the reference example described above, except that the switching transistors 91 and 92 are turned on alternately, and the effects are also the same.

なお、上記第3実施例において、インダクタ9
7の全電流の交流分を電流変成器101で検出
し、トランジスタ91,92のオフ時のインダク
タ電流の検出信号としてそのまま使用している
が、電流変成器100の出力を利用した同期クラ
ンプ等により、電流変成器101の出力を直流分
再生して使用してもよい。また、出力電圧制御及
び外部信号同期等は前述の第1、第2の実施例に
て示した手段により実行可能である。
Note that in the third embodiment, the inductor 9
The alternating current component of the total current of 7 is detected by the current transformer 101 and used as it is as a detection signal for the inductor current when the transistors 91 and 92 are off. , the output of the current transformer 101 may be used by regenerating the DC component. Furthermore, output voltage control, external signal synchronization, etc. can be performed by the means shown in the first and second embodiments.

なお、上記各実施例では、電流検出回路として
の抵抗器あるいは電流変成器を用いてて検出信号
波形をそのまま利用したが、各種の波形補正、整
形を行つてタイミングをとり易くする等の変形が
できることも明らかである。
In each of the above embodiments, a resistor or a current transformer is used as the current detection circuit, and the detection signal waveform is used as is. However, various modifications such as various waveform corrections and shaping to make timing easier are possible. It is also clear that it can be done.

(発明の効果) 以上のように、本発明によれば、出力端短絡事
故や容量性負荷等の接続に起因するスイツチング
素子の破損を確実に防止して信頼性の向上が可能
で、出力電圧の安定化ができ、さらに電流検出手
段として電流変成器を用いたことにより1次側回
路と2次側回路の絶縁を容易としたスイツチング
電源の制御方式を得ることができる。
(Effects of the Invention) As described above, according to the present invention, it is possible to reliably prevent damage to the switching element due to an output terminal short-circuit accident or connection of a capacitive load, etc., improve reliability, and improve output voltage. Furthermore, by using a current transformer as a current detection means, it is possible to obtain a switching power supply control system that facilitates insulation between the primary side circuit and the secondary side circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のスイツチング電源の制御方式
の基本原理を説明する参考例の回路図、第2図は
その動作を説明するための波形図、第3図は本発
明に係るスイツチング電源の制御方式の第1実施
例を示す回路図、第4図は第1実施例において同
期信号に同期させた場合の動作を説明するための
波形図、第5図は第2実施例を示す回路図、第6
図は第3実施例を示す回路図、第7図は第1図の
参考例の動作説明を補足する波形図、第8図は第
1実施例の動作説明のためのグラフ、第9図は第
1実施例において安定化動作を説明するための波
形図である。 1,70,90…出力トランス、2,23,8
4,91,92…トランジスタ、3,6,16,
36,37,39乃至43,50,52,53,
55,83,85…抵抗器、4,33,44,7
1,74,86,87…ダイオード、5,5A,
5B,17,21,35,73,98…コンデン
サ、7,93,94…入力トランス、10,10
A乃至10C…制御回路、11…ドライブ回路、
12…第1コンパレータ、13…第2コンパレー
タ、14,14A…アンドゲート、15…フリツ
プフロツプ、22,72…インダクタ、30,3
1,80,81,100,101…電流変成器、
32…演算増幅器。
Fig. 1 is a circuit diagram of a reference example to explain the basic principle of the switching power supply control method of the present invention, Fig. 2 is a waveform diagram to explain its operation, and Fig. 3 is a control example of the switching power supply according to the present invention. A circuit diagram showing a first embodiment of the method, FIG. 4 is a waveform diagram for explaining the operation when synchronized with a synchronization signal in the first embodiment, and FIG. 5 is a circuit diagram showing a second embodiment. 6th
The figure is a circuit diagram showing the third embodiment, Figure 7 is a waveform diagram supplementing the operation explanation of the reference example in Figure 1, Figure 8 is a graph for explaining the operation of the first embodiment, and Figure 9 is FIG. 3 is a waveform diagram for explaining a stabilizing operation in the first embodiment. 1, 70, 90...output transformer, 2, 23, 8
4, 91, 92...transistor, 3, 6, 16,
36, 37, 39 to 43, 50, 52, 53,
55, 83, 85...Resistor, 4, 33, 44, 7
1, 74, 86, 87...diode, 5, 5A,
5B, 17, 21, 35, 73, 98... Capacitor, 7, 93, 94... Input transformer, 10, 10
A to 10C...control circuit, 11...drive circuit,
12... First comparator, 13... Second comparator, 14, 14A... AND gate, 15... Flip-flop, 22, 72... Inductor, 30, 3
1, 80, 81, 100, 101... current transformer,
32...Operation amplifier.

Claims (1)

【特許請求の範囲】 1 1次巻線及び2次巻線を有する出力トランス
と、その1次巻線側に供給される入力直流電圧を
スイツチングするスイツチング素子と、該スイツ
チング素子を駆動するドライブ回路とを備え、 前記出力トランスの1次巻線及び2次巻線に流
れる電流のいずれか一方あるいは両方を電流変成
器を介して検出し、前記2次巻線の電流について
の検出値を第1の比較手段によつて第1の基準値
と比較して前記スイツチング素子を前記ドライブ
回路を介しオンさせ、 前記1次巻線の電流についての検出値を第2の
比較手段によつて第2の基準値と比較して前記ス
イツチング素子をオフさせる動作を繰返すスイツ
チング電源において、 前記出力トランス2次巻線側の出力電圧の所望
値からの誤差を誤差増幅器で検出して、該誤差増
幅器の出力で前記電流変成器の巻線に接続される
回路の等価負荷インピーダンスを変えることによ
つて、前記第1、第2の比較手段で比較される前
記検出値のいずれか一方あるいは両方を変化させ
て前記2次巻線側の出力電圧を安定化することを
特徴とするスイツチング電源の制御方式。 2 1次巻線及び2次巻線を有する出力トランス
と、その1次巻線側に供給される入力直流電圧を
スイツチングするスイツチング素子と、該スイツ
チング素子を駆動するドライブ回路と、前記出力
トランスの2次巻線に接続される第1のダイオー
ドとインダクタの直列回路及び該インダクタのエ
ネルギ放出時の電流径路としての第2のダイオー
ドを有する整流回路とを備え、 前記整流回路のインダクタのエネルギ放出時の
電流を第1の電流変成器を介して検出し、該第1
の電流変成器の検出値を第1の比較手段によつて
第1の基準値と比較して前記スイツチング素子を
前記ドライブ回路を介しオンさせ、 前記出力トランスの1次巻線の電流又はこれに
ほぼ比例した2次巻線の電流を第2の電流変成器
を介して検出し、該第2の電流変成器の検出値を
第2の比較手段によつて第2の基準値と比較して
前記スイツチング素子をオフさせる動作を繰返す
スイツチング電源において、 前記整流回路の出力電圧の所望値からの誤差を
誤差増幅器で検出して、該誤差増幅器の出力で前
記第1及び第2の電流変成器のいずれか一方ある
いは両方の巻線に接続される回路の等価負荷イン
ピーダンスを変えることによつて、前記第1、第
2の比較手段で比較される前記検出値のいずれか
一方あるいは両方を変化させて前記2次巻線側の
出力電圧を安定化することを特徴とするスイツチ
ング電源の制御方式。
[Scope of Claims] 1. An output transformer having a primary winding and a secondary winding, a switching element that switches an input DC voltage supplied to the primary winding side, and a drive circuit that drives the switching element. Detecting one or both of the currents flowing in the primary winding and the secondary winding of the output transformer via a current transformer, and detecting the detected value of the current in the secondary winding as a first winding. A comparing means compares the switching element with a first reference value to turn on the switching element via the drive circuit, and a second comparing means compares the detected value of the current of the primary winding to a second reference value. In a switching power supply that repeats the operation of turning off the switching element by comparing it with a reference value, an error in the output voltage of the output transformer secondary winding side from a desired value is detected by an error amplifier, and the output voltage of the error amplifier is detected. By changing the equivalent load impedance of a circuit connected to the winding of the current transformer, one or both of the detected values compared by the first and second comparing means is changed. A switching power supply control method characterized by stabilizing the output voltage on the secondary winding side. 2. An output transformer having a primary winding and a secondary winding, a switching element that switches the input DC voltage supplied to the primary winding side, a drive circuit that drives the switching element, and an output transformer that switches the input DC voltage supplied to the primary winding. a rectifier circuit having a series circuit of a first diode and an inductor connected to a secondary winding, and a second diode serving as a current path when the inductor releases energy; detecting the current of the first current through the first current transformer;
A detected value of the current transformer is compared with a first reference value by a first comparing means, and the switching element is turned on via the drive circuit, and the current of the primary winding of the output transformer is detecting a substantially proportional current in the secondary winding via a second current transformer, and comparing the detected value of the second current transformer with a second reference value by a second comparing means; In a switching power supply that repeatedly turns off the switching element, an error amplifier detects an error in the output voltage of the rectifier circuit from a desired value, and the output of the error amplifier is used to control the first and second current transformers. By changing the equivalent load impedance of a circuit connected to one or both of the windings, one or both of the detected values compared by the first and second comparing means is changed. A control method for a switching power supply, characterized in that the output voltage on the secondary winding side is stabilized.
JP5232078A 1978-05-02 1978-05-02 Control system for switching power Granted JPS54144922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5232078A JPS54144922A (en) 1978-05-02 1978-05-02 Control system for switching power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5232078A JPS54144922A (en) 1978-05-02 1978-05-02 Control system for switching power

Publications (2)

Publication Number Publication Date
JPS54144922A JPS54144922A (en) 1979-11-12
JPS6148346B2 true JPS6148346B2 (en) 1986-10-23

Family

ID=12911490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5232078A Granted JPS54144922A (en) 1978-05-02 1978-05-02 Control system for switching power

Country Status (1)

Country Link
JP (1) JPS54144922A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145532A (en) * 1981-02-28 1982-09-08 Japan Radio Co Ltd Dc voltage charging circuit kmujkkojpower source waste preventing device in power source circuit
US4931707A (en) * 1989-08-14 1990-06-05 General Motors Corporation Impedance matching circuit
JP2002333653A (en) * 2001-05-08 2002-11-22 Canon Inc Light emitting device and camera
US20040130299A1 (en) 2001-08-03 2004-07-08 Linear Technology Corporation Circuits and techniques for capacitor charging circuits
JP4906265B2 (en) * 2005-03-29 2012-03-28 パナソニック フォト・ライティング 株式会社 Strobe device
US7787262B2 (en) * 2005-05-09 2010-08-31 Allegro Microsystems, Inc. Capacitor charging methods and apparatus
US7342365B2 (en) 2006-02-09 2008-03-11 Linear Technology Corp. Systems and methods for reducing input current in photoflash chargers

Also Published As

Publication number Publication date
JPS54144922A (en) 1979-11-12

Similar Documents

Publication Publication Date Title
EP0385546B1 (en) Switched-mode power supply circuit including a starting circuit
US7773392B2 (en) Isolated switching power supply apparatus
EP0311424B1 (en) High frequency ballast for gaseous discharge lamps
US4680688A (en) DC/DC converter
JP2000513920A (en) Overvoltage protection circuit for SMPS based on demagnetization signal
US5570277A (en) Switching power supply apparatus
JPS6148346B2 (en)
EP0057083B1 (en) Power converter
KR920008204B1 (en) Smps
JP2003153529A (en) Switching power supply circuit
US5032967A (en) SMPS apparatus having a demagnetization circuit
JPH0851776A (en) Self-excited flyback converter
JPS61244271A (en) Switching regulator
US6292375B1 (en) DC-DC voltage converter capable of protecting against short circuits
JP3499057B2 (en) Switch mode power supply circuit
JPH06276734A (en) Overcurrent protective circuit
JP3544370B2 (en) Switching power supply
JPH077943A (en) Switching power supply apparatus
JPH1132479A (en) Voltage resonance switching power supply
JP2005160241A (en) Power supply device
JPH11220880A (en) Power-supply apparatus
JP2621419B2 (en) Discharge lamp lighting device
JP2628204B2 (en) Driving method of series resonant converter
JPH0261232B2 (en)
JP2554158B2 (en) Mag amplifier circuit