JPS6147473B2 - - Google Patents

Info

Publication number
JPS6147473B2
JPS6147473B2 JP54111072A JP11107279A JPS6147473B2 JP S6147473 B2 JPS6147473 B2 JP S6147473B2 JP 54111072 A JP54111072 A JP 54111072A JP 11107279 A JP11107279 A JP 11107279A JP S6147473 B2 JPS6147473 B2 JP S6147473B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
signal
output terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54111072A
Other languages
Japanese (ja)
Other versions
JPS5635584A (en
Inventor
Shinichiro Taguchi
Yutaka Ogiwara
Nobuya Nagao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP11107279A priority Critical patent/JPS5635584A/en
Publication of JPS5635584A publication Critical patent/JPS5635584A/en
Publication of JPS6147473B2 publication Critical patent/JPS6147473B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/79Processing of colour television signals in connection with recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明はたとえばビデオテープレコーダ(以
下VTRと略称する)の色信号処理部に使用して
好適する多重出力回路に関するものである。 一般にVTRにおいて複合ビデオ信号中の輝度
信号とカラー信号とを分離するためのくし形フイ
ルタの周辺は、第1図に示すように構成されてい
る。まず記録時においては、入力端を介して記録
ビデオ信号が自動利得制御増幅器1に入力され
る。この自動利得制御増幅器1の出力は、スイツ
チ回路SW2の入力端Rを介してくし形フイルタ
3に入力されるとともに、ローパスフイルタ2に
入力される。くし形フイルタ3の輝度信号出力及
びローパスフイルタ2の出力は、スイツチ回路
SW1の入力端X,Yに加えられる。このスイツ
チ回路SW1は、記録時のカラーキラー電圧によ
つて何れか一方の入力端を選択するもので、白黒
モードのときは入力端Y側、カラーモードのとき
は入力端X側に切換えられる。このスイツチ回路
SW1の出力は、自動利得制御電圧を得るための
検波器4に入力される。この検波器4の出力は、
先の自動利得制御増幅器1の制御端に帰還され、
記録時に上記くし形フイルタ3で分離された輝度
信号に対する自動利得制御に用いられる。上記く
し形フイルタ3はクロスカラー除去のために用い
る。カラーキラー電圧は、記録用カラー信号のバ
ースト信号レベルが所定レベル以上のときスイツ
チ回路SW1を入力端X側へ切換えるもので、バ
ースト信号を検波する回路から得られる。 記録時にバースト信号が所定レベル以上であれ
ば、カラーモードとなる。またバースト信号が所
定レベル以下(白黒放送時又は弱電界時)におい
ては、白黒モードとなり、自動利得制御増幅器1
の出力の輝度信号は、ローパスフイルタ2を介し
て検波器4に入力される。即ち、カラーバースト
信号が所定レベル以下のときは、解像度の劣化を
防ぐため、上記くし形フイルタ3を介さず、ロー
パスフイルタ2を介して得られるビデオ信号に対
し自動利得制御を行なう。 一方再生時においては、スイツチ回路SW2,
SW3が入力端P側へ切換えられる。また、所定
周波数に周波数変換されたカラー信号は、スイツ
チ回路SW2の入力端Pへ入力される。そしてス
イツチ回路SW1は、入力端Y側へ切換えられ、
この場合は記録時の白黒モードに強制的に設定さ
れた状態で上記くし形フイルタ3より再生カラー
信号を得る。 スイツチ回路SW2の入力端Pへ入力された再
生カラー信号は、くし形フイルタ3において抽出
される。そして、スイツチ回路SW3を介して再
生カラー信号増幅器5へ入力され増幅されたの
ち、輝度成分との混合器へ入力される。 上記の回路にあつては、スイツチ回路SW1を
制御するためのキラー電圧発生回路と、再生カラ
ー信号増幅器5とが各々独立して存在し、集積回
路する場合各々が出力ピンをもつている。 しかしながら、上記の動作に着目すると、再生
カラー信号増幅器5の機能は、再生時のみしか用
いられておらず、また記録時と再生時に個別のカ
ラーキラー信号路を要する。 この発明は上記の事情に対処してなされたもの
で、回路利用率の向上及び集積回路化の面で外部
ピンの削減を図りかつピンの有効利用を得るよう
に、カラー信号増幅器を記録再生のモードに応じ
てカラーキラー制御信号伝送路として利用し得る
構成とした多重出力回路を提供することを目的と
する。 以下この発明の実施例を図面を参照して説明す
る。なお、第1図中に示した回路部と対応機能を
有する部分については同一符号を付し、その説明
を省略する。 第2図において11は再生カラー信号の入力端
であり再生時のカラー信号が入力される。この入
力端11は再生カラー信号増幅器12に接続され
る。この再生カラー信号増幅器12には、キラー
検出信号入力端13と記録及び再生切換信号入力
端14が設けられる。この再生カラー信号増幅器
12の出力端は、ロウパスフイルタ15を介して
第1出力端16に導出されるとともに結合容量1
7を介して第2出力端18に導出される。前記キ
ラー電圧入力端13にはキラー電圧検出回路1
3′の出力が直結される。 上記回路は記録時には、第1出力端16からキ
ラー情報(直流)が得られ、また再生時には、第
2出力端18からカラー信号出力(交流)が得ら
れる。即ち、再生カラー信号増幅器12は、記録
時にはカラーキラー制御信号を、再生時には再生
カラー信号を出力する。次に、上記の回路におけ
る出力信号と入力制御信号との関係を表に示すと
下記のようになる。
The present invention relates to a multiple output circuit suitable for use in, for example, a color signal processing section of a video tape recorder (hereinafter abbreviated as VTR). Generally, in a VTR, the periphery of a comb filter for separating a luminance signal and a color signal in a composite video signal is constructed as shown in FIG. First, during recording, a recording video signal is input to the automatic gain control amplifier 1 via the input terminal. The output of the automatic gain control amplifier 1 is input to the comb filter 3 via the input terminal R of the switch circuit SW2, and is also input to the low pass filter 2. The brightness signal output of the comb filter 3 and the output of the low pass filter 2 are connected to a switch circuit.
It is added to the input terminals X and Y of SW1. This switch circuit SW1 selects one of the input terminals depending on the color killer voltage during recording, and is switched to the input terminal Y side in monochrome mode and to the input terminal X side in color mode. This switch circuit
The output of SW1 is input to a detector 4 for obtaining an automatic gain control voltage. The output of this detector 4 is
It is fed back to the control end of the automatic gain control amplifier 1,
It is used for automatic gain control of the luminance signal separated by the comb filter 3 during recording. The comb filter 3 is used for cross color removal. The color killer voltage switches the switch circuit SW1 to the input terminal X side when the burst signal level of the recording color signal is above a predetermined level, and is obtained from a circuit that detects the burst signal. If the burst signal is at a predetermined level or higher during recording, the color mode is set. Furthermore, when the burst signal is below a predetermined level (during black-and-white broadcasting or in a weak electric field), the mode becomes black-and-white mode, and the automatic gain control amplifier 1
The output luminance signal is input to the detector 4 via the low-pass filter 2. That is, when the color burst signal is below a predetermined level, automatic gain control is performed on the video signal obtained through the low-pass filter 2 rather than through the comb filter 3 in order to prevent resolution deterioration. On the other hand, during playback, switch circuit SW2,
SW3 is switched to the input end P side. Further, the color signal frequency-converted to a predetermined frequency is input to the input terminal P of the switch circuit SW2. Then, the switch circuit SW1 is switched to the input terminal Y side,
In this case, a reproduced color signal is obtained from the comb filter 3 while the recording mode is forcibly set to monochrome mode. The reproduced color signal input to the input terminal P of the switch circuit SW2 is extracted by the comb filter 3. The signal is then input to the reproduced color signal amplifier 5 via the switch circuit SW3, amplified, and then input to the mixer with the luminance component. In the above circuit, the killer voltage generating circuit for controlling the switch circuit SW1 and the reproduced color signal amplifier 5 each exist independently, and each has an output pin when integrated circuit. However, focusing on the above operation, the function of the reproduced color signal amplifier 5 is used only during reproduction, and separate color killer signal paths are required during recording and reproduction. This invention was made in response to the above-mentioned circumstances, and aims to improve the circuit utilization rate and integrate the circuit by reducing the number of external pins and making effective use of the pins. It is an object of the present invention to provide a multiple output circuit configured to be used as a color killer control signal transmission line depending on the mode. Embodiments of the present invention will be described below with reference to the drawings. Note that portions having functions corresponding to those of the circuit portion shown in FIG. 1 are designated by the same reference numerals, and description thereof will be omitted. In FIG. 2, reference numeral 11 denotes an input terminal for a reproduced color signal, into which a color signal during reproduction is input. This input end 11 is connected to a reproduction color signal amplifier 12. The reproduction color signal amplifier 12 is provided with a killer detection signal input terminal 13 and a recording/reproduction switching signal input terminal 14. The output terminal of this reproduced color signal amplifier 12 is led out to a first output terminal 16 via a low-pass filter 15, and a coupling capacitance 1
7 to a second output terminal 18. A killer voltage detection circuit 1 is connected to the killer voltage input terminal 13.
3' output is directly connected. In the above circuit, killer information (DC) is obtained from the first output terminal 16 during recording, and color signal output (AC) is obtained from the second output terminal 18 during reproduction. That is, the reproduced color signal amplifier 12 outputs a color killer control signal during recording, and outputs a reproduced color signal during reproduction. Next, the relationship between the output signal and the input control signal in the above circuit is shown in the table below.

【表】 次に上記再生カラー信号増幅器12の具体的回
路は、第3図に示すように構成される。第3図に
おいてEBは直流バイアス電源であり、抵抗R1
介してトランジスタQ1のベースに、抵抗R2を介
してトランジスタQ2のベースに接続される。ト
ランジスタQ1のベースには、くし形フイルタ3
により抽出した再生カラー信号が入力される。ト
ランジスタQ1,Q2は差動増幅回路を形成し、ト
ランジスタQ1,Q2のエミツタはそれぞれ抵抗
R3,R4を介したのち共通接続され、抵抗R5を介
して基準電位端に接続される。トランジスタQ1
のコレクタは直流電源Vccに接続されトランジス
タQ2のコレクタは、抵抗R6を介して直流電源Vcc
に接続されるとともにトランジスタQ3のベース
に接続される。このトランジスタQ3のコレクタ
は基準電位端に接続され、エミツタは、エミツタ
ホロア回路を形成するトランジスタQ4のベース
に接続されるとともに抵抗R8,R7を直列に介し
て直流電源Vccに接続される。トランジスタQ4
ベースエミツタ間には抵抗R9が接続され、この
トランジスタQ4のコレクタは抵抗R10を介して直
流電源Vccに接続される。またこのトランジスタ
Q4のエミツタは、抵抗R11を介して基準電位端に
接続されるとともに出力端OUTに接続される。
また前記抵抗R8,R7の接続点には、制御信号入
力回路を形成するトランジスタQ5のコレクタが
接続される。このトランジスタQ5のエミツタは
基準電位端に接続される。このトランジスタQ5
のベースには、トランジスタQ6のコレクタが接
続されるとともに、抵抗R12を介してキラー検出
信号入力端13が接続される。またトランジスタ
Q6のエミツタは基準電位端に接続される。この
トランジスタQ6のベースには、抵抗R13を介して
記録、再生切換信号入力端14が設けられてい
る。 また、上記回路の出力端OUTは、ロウパスフ
イルタ15を介して第1出力端16に接続される
とともに、結合容量17を介して第2出力端18
に接続される。 記録時にあつては、再生カラー信号増幅器12
には、SW3を介してカラー信号は供給されず、
また入力端14がロウレベルとなり、トランジス
タQ6がオフである。したがつて記録時にキラー
電圧検出回路13′の出力に得られるキラー電圧
に応じてトランジスタQ5はオンオフ制御され
る。ここで上記キラー電圧が高レベルである記録
時におけるカラーモードのときはトランジスタ
Q5がオンし、トランジスタQ3のエミツタはほぼ
アース電位まで落ちる。従つてトランジスタQ4
のエミツタ電位もほぼアース電位となる。このと
き、出力端子OUTにはアース電位に近い直流電
位が得られる。そしてローパスフイルタ15の出
力端側の第1出力端に発生する低いレベルの直流
電位は、キースイツチK1を導通状態にする。キ
ラースイツチK1が導通状態になることで、低域
に周波数変換されたカラー信号がミキサーM1に
加えられ、カラー信号が処理される。この場合、
上記第1出力端16の出力電圧はスイツチ回路
SW1の制御信号としても用いられ、上記キラー
スイツチK1を導通状態にするとともに上記スイ
ツチ回路SW1を入力端X側に接続する。このた
め記録のため低域に周波数変換された信号から、
くし形フイルタ3を用いて分離した輝度信号に対
してAGC動作が行われる。 これに対し記録時における白黒モードのとき
は、キラー電圧検出回路13′の検出電圧が低く
トランジスタQ5はオフであるからトランジスタ
Q4のエミツタ電位はトランジスタQ2のコレクタ
とほぼ等しい電位になる。このときの上記出力端
子OUTの電位はカラーモードの時に比べ高い電
位である。このため、上記出力端子OUTの電位
によつて低域周波数変換されたカラー信号に対し
キラースイツチK1を遮断し、カラーキラー動作
がなされる。このとき高電位である第1の出力端
16の電位はスイツチ回路SW1をY端子側に接
続し、ローパスフイルタ2を介した輝度信号に対
してAGC動作を行なう。即ち、上記くし形フイ
ルタ3により輝度信号を抽出するのを停止し、か
つ記録信号に対するカラーキラー動作を行なう。
このようにして、第1出力端16には、ハイレベ
ル、ロウレベルのカラー又は白黒の切換出力が得
られる。 次に再生時には、再生切換信号入力端14の電
位はハイレベルとなり、トランジスタQ6がオン
であるからキラー電位にかかわらず、トランジス
タQ5はオフであり、従つて第1出力端16はハ
イレベルのままである。このためSW1はY端子
側に接続されるが、このことは再生信号系には関
与しない。そしてくし形フイルタ3より再生カラ
ー信号が再生カラー信号増幅器に入力され第2出
力端18には差動増幅器で増幅された再生カラー
信号が得られる。 上記の如く構成された多重出力回路によれば、
記録時及び再生時において、一方モードにおける
制御信号と他方モードにおける処理信号とを同一
の出力端子に導出し得る。このように、両モード
における性質の異なる信号を同一出力端子に導出
し、更に所定のモード別に所望の信号を分離抽出
することができる。このため集積化した場合には
ピン数の削減、回路利用率の向上、外部回路の削
減等極めて有効な効果を奏する。 以上説明したようにこの発明は回路利用率の向
上及び集積回路化の面で外部ピンの削減を図りか
つピンの有効利用を得る構成とした多重出力回路
を提供することができる。
[Table] Next, a specific circuit of the reproduced color signal amplifier 12 is constructed as shown in FIG. In FIG. 3, E B is a DC bias power supply, which is connected to the base of transistor Q 1 via resistor R 1 and to the base of transistor Q 2 via resistor R 2 . A comb filter 3 is connected to the base of transistor Q 1 .
The reproduced color signal extracted by is input. Transistors Q 1 and Q 2 form a differential amplifier circuit, and the emitters of transistors Q 1 and Q 2 are resistors, respectively.
They are commonly connected through R 3 and R 4 and connected to the reference potential end through resistor R 5 . Transistor Q 1
The collector of transistor Q2 is connected to the DC power supply Vcc through the resistor R6 .
and the base of transistor Q3 . The collector of this transistor Q 3 is connected to the reference potential end, and the emitter is connected to the base of a transistor Q 4 forming an emitter follower circuit, and is also connected to the DC power supply Vcc via resistors R 8 and R 7 in series. . A resistor R9 is connected between the base and emitter of the transistor Q4 , and the collector of the transistor Q4 is connected to the DC power supply Vcc via a resistor R10 . Also this transistor
The emitter of Q 4 is connected to the reference potential terminal via a resistor R 11 and also to the output terminal OUT.
Further, the collector of a transistor Q5 forming a control signal input circuit is connected to the connection point between the resistors R8 and R7 . The emitter of this transistor Q5 is connected to the reference potential terminal. This transistor Q5
The collector of the transistor Q 6 is connected to the base of the transistor Q 6 , and the killer detection signal input terminal 13 is also connected to the base of the transistor Q 6 via a resistor R 12 . Also transistor
The emitter of Q6 is connected to the reference potential terminal. A recording/reproduction switching signal input terminal 14 is provided at the base of the transistor Q6 via a resistor R13 . Further, the output terminal OUT of the above circuit is connected to the first output terminal 16 via the low-pass filter 15, and the second output terminal 18 via the coupling capacitor 17.
connected to. During recording, the reproduction color signal amplifier 12
No color signal is supplied via SW3 to
Furthermore, the input terminal 14 is at a low level, and the transistor Q6 is off. Therefore, during recording, the transistor Q5 is controlled to be turned on or off depending on the killer voltage obtained from the output of the killer voltage detection circuit 13'. Here, in the color mode during recording when the killer voltage is at a high level, the transistor
Q 5 turns on and the emitter of transistor Q 3 falls almost to ground potential. Therefore transistor Q 4
The emitter potential of is also approximately the ground potential. At this time, a DC potential close to ground potential is obtained at the output terminal OUT. The low-level DC potential generated at the first output end of the low-pass filter 15 turns the key switch K1 into a conductive state. When the killer switch K1 becomes conductive, the color signal whose frequency has been converted to a low frequency band is applied to the mixer M1, and the color signal is processed. in this case,
The output voltage of the first output terminal 16 is determined by a switch circuit.
It is also used as a control signal for SW1, making the killer switch K1 conductive and connecting the switch circuit SW1 to the input terminal X side. For this reason, from the signal whose frequency has been converted to a low frequency for recording,
AGC operation is performed on the luminance signal separated using the comb filter 3. On the other hand, in the black and white mode during recording, the detection voltage of the killer voltage detection circuit 13' is low and the transistor Q5 is off, so the transistor
The emitter potential of Q4 becomes approximately the same potential as the collector of transistor Q2 . At this time, the potential of the output terminal OUT is higher than that in the color mode. Therefore, the killer switch K1 is cut off for the color signal which has been converted to a low frequency by the potential of the output terminal OUT, and a color killer operation is performed. At this time, the high potential of the first output terminal 16 connects the switch circuit SW1 to the Y terminal side, and performs AGC operation on the luminance signal passed through the low-pass filter 2. That is, the extraction of the luminance signal by the comb filter 3 is stopped, and a color killer operation is performed on the recording signal.
In this way, the first output terminal 16 can provide high level, low level color or black and white switching output. Next, during reproduction, the potential at the reproduction switching signal input terminal 14 becomes a high level, and since the transistor Q 6 is on, the transistor Q 5 is off regardless of the killer potential, and therefore the first output terminal 16 is at a high level. It remains as it is. Therefore, SW1 is connected to the Y terminal side, but this does not affect the reproduction signal system. The reproduced color signal is input from the comb filter 3 to the reproduced color signal amplifier, and the reproduced color signal amplified by the differential amplifier is obtained at the second output terminal 18. According to the multiple output circuit configured as described above,
During recording and reproduction, the control signal in one mode and the processed signal in the other mode can be delivered to the same output terminal. In this way, signals with different properties in both modes can be led out to the same output terminal, and desired signals can be separated and extracted for each predetermined mode. Therefore, when integrated, extremely effective effects such as a reduction in the number of pins, an improvement in circuit utilization, and a reduction in the number of external circuits can be achieved. As described above, the present invention can provide a multiple output circuit configured to reduce the number of external pins and make effective use of the pins in terms of improving the circuit utilization rate and integrating the circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、VTRにおけるくし形フイルタ周辺
の回路構成を示す図、第2図はこの発明の一実施
例による多重出力回路の基本的な構成説明図、第
3図は第2図の構成の具体的な回路図である。 Q1〜Q6……トランジスタ、R1〜R13……抵抗、
13……キラー電圧入力端、14……切換信号入
力端、15……ロウパスフイルタ。
FIG. 1 is a diagram showing the circuit configuration around a comb filter in a VTR, FIG. 2 is a diagram illustrating the basic configuration of a multiple output circuit according to an embodiment of the present invention, and FIG. 3 is a diagram showing the configuration of the circuit shown in FIG. It is a specific circuit diagram. Q1 to Q6 ...transistor, R1 to R13 ...resistance,
13...Killer voltage input terminal, 14...Switching signal input terminal, 15...Low pass filter.

Claims (1)

【特許請求の範囲】 1 入力端に加えられるカラー信号を増幅する差
動増幅回路及びこの出力が加えられるトランジス
タのエミツタから出力端を導出するエミツタフオ
ロア回路と、このエミツタフオロア回路の出力端
に並列に接続され、ローパスフイルタを介して設
けられた第1出力端及び結合容量を介して設けら
れた第2出力端と、一方の制御信号の入力端に
は、記録時にローレベル、再生時にハイレベルの
記録・再生状態切換信号が入力され他方の制御信
号の入力端には、カラーモードにてハイレベル白
黒モードにてローレベルのカラーキラー検出信号
が加えられ、両信号の論理によつて記録時には前
記エミツタフオロア回路の第1出力端の出力電位
をカラーキラー検出信号の変化に対応したものと
なるように該エミツタフオロア回路の入力側バイ
アス回路部を制御し、再生時には前記記録・再生
状態切換信号によつて該エミツタフオロア回路に
対して非作用状態とされる制御信号入力回路とを
具備したことを特徴とする多重出力回路。 2 前記差動増幅回路は、直流バイアス電源が第
1、第2の抵抗をそれぞれ介してベースに接続さ
れ、各々のエミツタはそれぞれ第3、第4の抵抗
を介した後共通に第5の抵抗を介して基準電位端
に接続された第1、第2のトランジスタと、第1
のトランジスタのベースにカラー信号を入力する
系路及び該第1のトランジスタのコレクタに直流
電源を供給する系路及び第2のトランジスタのコ
レクタと直流電源間に設けられた第6の抵抗とを
備え、 前記バイアス回路部は、前記第2のトランジス
タのコレクタにベースが接続されコレクタが基準
電位端に接続され、エミツタが第7、第8の抵抗
を直列に介して直流電源に接続された第3のトラ
ンジスタを備え、 前記エミツタフオロア回路は前記第3のトラン
ジスタのエミツタにベースが接続され、そのベー
スエミツタ間には第9の抵抗が接続され、コレク
タが第10の抵抗を介して直流電源に接続されエミ
ツタが第11の抵抗を介して基準電位端に接続され
るとともに唯一の出力端に導出された第4のトラ
ンジスタを備え、 前記制御信号入力回路は、前記第7、第8の抵
抗の接続中点にコレクタが接続されエミツタが基
準電位端に接続され、ベースには第12の抵抗を介
してカラーキラー検出信号入力端が設定された第
5のトランジスタと、このトランジスタのベース
にコレクタが接続されエミツタが基準電位端に接
続され、ベースに第13の抵抗を介して記録・再生
切換信号入力端が設定された第6のトランジスタ
とを備えたことを特徴とする特許請求の範囲第1
項記載の多重出力回路。 3 画像記録再生装置において、 画像再生時に入力再生カラー信号を増幅し、か
つ出力バツフア回路を介して増幅された再生カラ
ー信号を導出する出力端子とを有する再生カラー
増幅器と、 この再生カラー増幅器の前記バツフア回路入力
端子に記録時にはカラーキラー検出信号が印加さ
れ、この検出信号に応じた直流電位を前記バツフ
れ、この検出信号に応じた直流電位を前記バツフ
ア回路に出力するように記録・再生のモードを切
換制御するモード切換手段と、 記録時のモードで、前記出力端子よりカラーキ
ラー信号を抽出するための第1の出力端子を有す
る低域フイルタと、 再生時のモードで前記出力端子に得られる増幅
された再生カラー信号から直流成分を阻止するた
めに前記出力端子に接続された第2の出力端子を
有するコンデンサとを少なくとも具備し、 記録時に前記第1の出力端子にカラーキラー信
号を導出し、再生時に前記第2の出力端子に再生
カラー信号を得ることを特徴とする多重出力回
路。
[Scope of Claims] 1. A differential amplifier circuit that amplifies a color signal applied to an input terminal, an emitter follower circuit that derives an output terminal from the emitter of a transistor to which this output is applied, and a differential amplifier circuit that is connected in parallel to the output terminal of this emitter follower circuit. A first output terminal provided via a low-pass filter, a second output terminal provided via a coupling capacitor, and one control signal input terminal are provided with a low level during recording and a high level during playback. - A reproduction state switching signal is input, and a color killer detection signal of high level in color mode and low level in black and white mode is applied to the input terminal of the other control signal, and according to the logic of both signals, the emitter follower is The input side bias circuit section of the emitter follower circuit is controlled so that the output potential of the first output terminal of the circuit corresponds to the change in the color killer detection signal, and during playback, the output voltage is changed according to the change in the recording/playback state switching signal. 1. A multiple output circuit comprising: a control signal input circuit that is inactive with respect to an emitter follower circuit. 2. In the differential amplifier circuit, the DC bias power supply is connected to the base through the first and second resistors, and each emitter is connected to the fifth resistor in common after passing through the third and fourth resistors. a first transistor and a second transistor connected to a reference potential terminal via a first transistor;
A system for inputting a color signal to the base of the transistor, a system for supplying DC power to the collector of the first transistor, and a sixth resistor provided between the collector of the second transistor and the DC power supply. The bias circuit section includes a third transistor whose base is connected to the collector of the second transistor, whose collector is connected to a reference potential terminal, and whose emitter is connected to a DC power supply through a seventh and eighth resistor in series. The emitter follower circuit has a base connected to the emitter of the third transistor, a ninth resistor connected between the base and emitter, and a collector connected to a DC power supply via a tenth resistor, and the emitter follower circuit a fourth transistor connected to a reference potential terminal via an eleventh resistor and led out to the only output terminal; A fifth transistor has a collector connected to the terminal, an emitter connected to the reference potential terminal, and a color killer detection signal input terminal set to the base via the twelfth resistor, and a collector connected to the base of this transistor, the emitter is connected to the fifth transistor. A sixth transistor is connected to a reference potential terminal, and a recording/reproduction switching signal input terminal is set to the base via a thirteenth resistor.
Multiple output circuit described in section. 3. In an image recording and reproducing device, a reproduction color amplifier having an output terminal for amplifying an input reproduction color signal during image reproduction and deriving the amplified reproduction color signal via an output buffer circuit; During recording, a color killer detection signal is applied to the buffer circuit input terminal, a DC potential corresponding to this detection signal is buffered, and a DC potential corresponding to this detection signal is output to the buffer circuit in the recording/playback mode. a low-pass filter having a first output terminal for extracting a color killer signal from the output terminal in a recording mode; and a low-pass filter having a first output terminal for extracting a color killer signal from the output terminal in a playback mode; and a capacitor having a second output terminal connected to the output terminal to block DC components from the amplified reproduced color signal, and derive a color killer signal to the first output terminal during recording. . A multiple output circuit, wherein a reproduced color signal is obtained at the second output terminal during reproduction.
JP11107279A 1979-08-31 1979-08-31 Multiplex output circuit Granted JPS5635584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11107279A JPS5635584A (en) 1979-08-31 1979-08-31 Multiplex output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11107279A JPS5635584A (en) 1979-08-31 1979-08-31 Multiplex output circuit

Publications (2)

Publication Number Publication Date
JPS5635584A JPS5635584A (en) 1981-04-08
JPS6147473B2 true JPS6147473B2 (en) 1986-10-20

Family

ID=14551662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11107279A Granted JPS5635584A (en) 1979-08-31 1979-08-31 Multiplex output circuit

Country Status (1)

Country Link
JP (1) JPS5635584A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01139063U (en) * 1988-03-17 1989-09-22

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01139063U (en) * 1988-03-17 1989-09-22

Also Published As

Publication number Publication date
JPS5635584A (en) 1981-04-08

Similar Documents

Publication Publication Date Title
JP2699124B2 (en) Television equipment
US4430674A (en) Color video signal processing circuit
US4792862A (en) Apparatus for recording a frequency modulated video signal with selective emphasis of its low frequency components
JPS6147473B2 (en)
JPS59122188A (en) Video input terminal circuit
US5012356A (en) Switching circuit
US5412482A (en) Signal line changeover circuit with emitter followers
US5377012A (en) Color signal processing circuit for a video cassette recorder
JP3685261B2 (en) Audiovisual equipment
US3825847A (en) Amplifier system
JPS6112614Y2 (en)
JPS6258169B2 (en)
KR930004525Y1 (en) Low pass filter co-using apparatus for recording and reproducing
JP2625675B2 (en) Integrated circuit
JP3106467B2 (en) Electronic circuit device
KR910002436Y1 (en) Selecting circuit of video and audio signal
CA1193360A (en) Signal processing circuit
JPH0115024Y2 (en)
JPH0129889Y2 (en)
JPH0419900Y2 (en)
JPS6318886A (en) Video output circuit
JPH06141340A (en) Video signal recording processing circuit for magnetic recording and reproducing device
JPS58197906A (en) Amplifier circuit for switching gain
JPS6285506A (en) Transistor circuit
JPS6292596A (en) Image signal processing circuit