JPS6147447B2 - - Google Patents

Info

Publication number
JPS6147447B2
JPS6147447B2 JP54068347A JP6834779A JPS6147447B2 JP S6147447 B2 JPS6147447 B2 JP S6147447B2 JP 54068347 A JP54068347 A JP 54068347A JP 6834779 A JP6834779 A JP 6834779A JP S6147447 B2 JPS6147447 B2 JP S6147447B2
Authority
JP
Japan
Prior art keywords
transistor
current
signal
output
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54068347A
Other languages
Japanese (ja)
Other versions
JPS55161421A (en
Inventor
Hiromitsu Nakano
Junichi Hikita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Panasonic Holdings Corp
Original Assignee
Rohm Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Rohm Co Ltd
Priority to JP6834779A priority Critical patent/JPS55161421A/en
Publication of JPS55161421A publication Critical patent/JPS55161421A/en
Publication of JPS6147447B2 publication Critical patent/JPS6147447B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003Changing the DC level

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electric Motors In General (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 この発明は交流波形を方形波形に変換する波形
整形装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a waveform shaping device that converts an alternating current waveform into a square waveform.

この種の装置において、差動増巾回路を用い、
かつオフセツトを与えて、微小入力に対しては応
動しないようにした構成は別途提案され出願され
ている。これによれば、使用するトランジスタの
特性にバラツキがあつても、互いに打ち消され安
定した波形整形が可能になるとともに、オフセツ
トの存在によつて、雑音、ドリフトなどによる誤
動作は確実に回避でき、しかもオフセツトを簡単
に与えることができるなどの利点があり、極めて
有利である。
In this type of device, a differential amplification circuit is used,
Further, a configuration in which an offset is provided so as not to respond to minute inputs has been separately proposed and filed. According to this, even if there are variations in the characteristics of the transistors used, they cancel each other out and stable waveform shaping becomes possible. Also, due to the existence of the offset, malfunctions due to noise, drift, etc. can be reliably avoided. This method has the advantage that an offset can be easily applied, and is extremely advantageous.

ところでこのような差動増幅回路は、各エミツ
タを共通の定電流源に接続するとともに、それぞ
れのコレクタをカレントミラー回路を介して直流
電源に接続した一対のトランジスタで構成され
る。この場合両トランジスタを等しく能動状態に
おくために、各トランジスタのベースにバイアス
端子よりそれぞれバイアス抵抗を介して所定のバ
イアスを加え、一方のベースに交流入力信号を重
畳し、他方のコレクタより出力を取出している。
By the way, such a differential amplifier circuit is composed of a pair of transistors, each emitter of which is connected to a common constant current source, and each collector of which is connected to a DC power supply via a current mirror circuit. In this case, in order to make both transistors equally active, a predetermined bias is applied to the base of each transistor from the bias terminal via the bias resistor, an AC input signal is superimposed on the base of one, and the output is output from the collector of the other. It's being taken out.

しかしこの構成では、トランジスタの電流増幅
率が有限値であることに起因した問題が生ずる。
すなわち一方のベースに交流波形の入力信号が与
えられたとき、他方のコレクタ電流の変移にベー
ス電流が追従し、バイアス抵抗の降下電圧の変化
分だけ他方のベースのバイアス電位が変動する。
このためトランジスタの電流増幅率が小さくなる
程、差動入力としての入力信号が等価的に小さく
なつてしまう。
However, with this configuration, a problem arises due to the fact that the current amplification factor of the transistor is a finite value.
That is, when an AC waveform input signal is applied to one base, the base current follows the change in the collector current of the other base, and the bias potential of the other base changes by the change in voltage drop across the bias resistor.
Therefore, as the current amplification factor of the transistor becomes smaller, the input signal as a differential input becomes equivalently smaller.

また逆に電流増幅率が設計値より大きくなつた
ときには、前述のように一定のオフセツトを与え
ておいても、入力信号からみてオフセツトレベル
が小さくなつてしまい、雑音などにより誤動作を
起してしまう。
Conversely, when the current amplification factor becomes larger than the design value, even if a constant offset is given as described above, the offset level will become small from the perspective of the input signal, causing malfunctions due to noise, etc. Put it away.

この発明は、波形整形に差動増巾回路を用い、
かつオフセツトを与えた場合において、入力信号
の等価的減少に基く、オフセツトの幅の縮少を防
止し、安定した波形整形が確実に行なわれるよう
にすることを目的とする。
This invention uses a differential amplification circuit for waveform shaping,
In addition, when an offset is given, it is an object of the present invention to prevent the width of the offset from decreasing due to an equivalent decrease in the input signal, and to ensure stable waveform shaping.

この発明の説明にさきだつて、この発明の使用
例について説明する。第1図は直流モータの速度
制御装置を示し、図中の各点a〜fに現われる信
号波形を第2図に示す。制御対象のモータ1(た
とえばマイクロモータ)の回転速度に応じた周波
数の出力を出す周波数発電機2からの出力信号a
は波形整形回路3に与えられ、ここで方形波の信
号bに変換される。信号bは微分回路4により、
たとえばその立下がり時で微分され、信号cを出
す。この信号cにより単安定マルチバイブレータ
5がトリガされ、これによつて一定幅の方形波状
の信号dを出す。この信号dは続いて積分回路6
で積分され、積分出力eを出す。この出力eは比
較回路7で基準電源8の基準電圧ESと比較され
積分出力eが基準電圧ESよりたとえば大きくな
つたとき、それまでモータ駆動回路9から出てい
た出力fが、このときより立下がる。
Before explaining the present invention, an example of use of the present invention will be explained. FIG. 1 shows a speed control device for a DC motor, and FIG. 2 shows signal waveforms appearing at each point a to f in the figure. An output signal a from a frequency generator 2 that outputs a frequency corresponding to the rotational speed of a motor 1 to be controlled (for example, a micromotor)
is applied to the waveform shaping circuit 3, where it is converted into a square wave signal b. The signal b is passed through the differentiating circuit 4,
For example, it is differentiated at its falling edge and outputs a signal c. This signal c triggers the monostable multivibrator 5, thereby producing a square wave-like signal d with a constant width. This signal d is then passed to the integrator circuit 6
is integrated and outputs an integral output e. This output e is compared with the reference voltage E S of the reference power source 8 in the comparator circuit 7, and when the integrated output e becomes larger than the reference voltage E S , the output f that was previously output from the motor drive circuit 9 changes. fall more.

上記の構成において、モータ1の回転速度が
徐々に上昇すると、周波数発電機2からの出力信
号aの周波数も次第に高かくなり、これによつて
単安定マルチバイブレータ5の信号dの間隔が短
かくなつていく。そのため積分回路6からの積分
出力eが次第に上昇していき、これが基準電圧E
Sを越えたとき、モータ駆動回路8からの出力f
が立下がり、モータ1への給電は停止される。逆
にモータ1の回転速度が下降してきたときは、積
分回路6からの積分出力eが基準電圧ESより小
さくなつたとき、モータ1への給電が再開する。
以上によつてモータ1は定速回転するようにな
る。
In the above configuration, as the rotational speed of the motor 1 gradually increases, the frequency of the output signal a from the frequency generator 2 also gradually increases, and thereby the interval between the signals d of the monostable multivibrator 5 becomes shorter. I'm getting used to it. Therefore, the integrated output e from the integrating circuit 6 gradually increases, and this increases the reference voltage E.
When S is exceeded, the output f from the motor drive circuit 8
falls, and the power supply to the motor 1 is stopped. Conversely, when the rotational speed of the motor 1 is decreasing, power supply to the motor 1 is restarted when the integral output e from the integrating circuit 6 becomes smaller than the reference voltage E S .
As a result of the above, the motor 1 comes to rotate at a constant speed.

このような構成における波形整形回路3にこの
発明のものを使用する。ここで波形整形回路3と
して従来のようなドリフトその他で誤動作を起こ
すような構成のものを使用した場合、次のような
不都合が生ずる。すなわち、たとえばモータ1の
回転軸を外部から過負荷を与えて強制的に停止さ
せたとする。このときは周波数発電機2からの出
力信号aは出なくなるが、このときもし他の回路
からの雑音により或いはドリフトにより、波形整
形回路3の微小な信号が入力されたとすると、そ
の都度波形整形されて、単安定マルチバイブレー
タ5から信号dが出る。この結果積分回路6から
の積分出力eが基準電圧ESをこえると、モータ
1への給電が停止されることになる。このような
状態に至つた以後に前記過負荷を除去したとして
も、モータ1への給電が停止されているため、モ
ータ1は再起動ができないようになつてしまう。
The waveform shaping circuit 3 of this invention is used in the waveform shaping circuit 3 having such a configuration. If a conventional waveform shaping circuit 3 having a configuration that causes malfunctions due to drift or other factors is used, the following problems will occur. That is, suppose, for example, that the rotating shaft of the motor 1 is forced to stop by applying an overload from the outside. At this time, the output signal a from the frequency generator 2 is no longer output, but if at this time a minute signal from the waveform shaping circuit 3 is input due to noise from other circuits or due to drift, the waveform will be shaped each time. Then, a signal d is output from the monostable multivibrator 5. As a result, when the integrated output e from the integrating circuit 6 exceeds the reference voltage E S , the power supply to the motor 1 is stopped. Even if the overload is removed after such a state is reached, the motor 1 will not be able to be restarted because the power supply to the motor 1 has been stopped.

又モータ1の回転中において、周波数発電機2
からの信号aは必ずしも常に一定の振幅を維持す
る補償はない。たとえば周波数発電機2として、
モータ1の回転によつて回転される回転円板の周
縁に等間隔で多数の磁石を設置するとともに、こ
の各磁石からの磁束でホール素子を励起するよう
にした構成のものを使用した場合、回転円板がぶ
れながら回転したようなとき、磁石とホール素子
との距離が変動することによつてホール素子の起
電力すなわち信号aの振幅が大きく変動するよう
になる。そのため単安定マルチバイブレータ5か
らの信号dの間隔は前記信号aの周波数に正しく
応動しないようになり、モータ1は暴走してしま
うことも起り得る。
Also, while the motor 1 is rotating, the frequency generator 2
There is no compensation to always maintain a constant amplitude of the signal a from . For example, as frequency generator 2,
When using a structure in which a large number of magnets are installed at equal intervals around the periphery of a rotating disk rotated by the rotation of the motor 1, and the Hall element is excited by the magnetic flux from each magnet, When the rotating disk rotates with wobbling, the distance between the magnet and the Hall element changes, and the electromotive force of the Hall element, that is, the amplitude of the signal a, changes greatly. Therefore, the interval of the signal d from the monostable multivibrator 5 will not respond correctly to the frequency of the signal a, and the motor 1 may run out of control.

これらの誤動作を防ぐためには、波形整形回路
3にオフセツトを設定し、このオフセツトの範囲
をこえた入力信号に対して波形整形を行なうよう
にすればよいが、このオフセツトが安定にセツト
されないと、さきに述べたような誤動作を起こす
ようになる。この場合この発明にしたがつて波形
整形回路を差動増巾回路によつて構成すると、安
定したオフセツトを簡単に設定することができる
ようになる。
In order to prevent these malfunctions, it is possible to set an offset in the waveform shaping circuit 3 and perform waveform shaping on input signals that exceed this offset range, but if this offset is not stably set, This causes malfunctions like those mentioned earlier. In this case, if the waveform shaping circuit is constructed from a differential amplification circuit according to the present invention, a stable offset can be easily set.

以下この発明の実施例を第3図によつて説明す
る。11は第1図の周波数発電機2からの信号a
が与えられる入力端子、12,13は一対のトラ
ンジスタ、14はバイアス電圧が与えられる端
子、15,16は互いに抵抗値がほぼ等しいバイ
アス抵抗、17は定電流源、18は電源線路、1
9はダイオード、20はトランジスタで、ダイオ
ード19とともにカレントミラー回路を構成し、
ダイオード19に流れる電流と等しい電流がトラ
ンジスタ20のコレクタ・エミツタ間に流れるよ
うに動作する。21は出力端子であり、ここに負
荷を接続することにより基準電位との間に出力電
流を伴つた電圧が発生する。
An embodiment of the present invention will be described below with reference to FIG. 11 is the signal a from the frequency generator 2 in FIG.
12 and 13 are a pair of transistors, 14 is a terminal to which a bias voltage is applied, 15 and 16 are bias resistors whose resistance values are almost equal to each other, 17 is a constant current source, 18 is a power supply line, 1
9 is a diode, 20 is a transistor, which together with the diode 19 constitute a current mirror circuit,
The transistor 20 operates so that a current equal to the current flowing through the diode 19 flows between the collector and emitter of the transistor 20. Reference numeral 21 is an output terminal, and by connecting a load thereto, a voltage with an output current is generated between it and a reference potential.

上記の構成において、入力端子11に何ら入力
信号が与えられていない状態では、両トランジス
タ12,13のベース電位は互いに等しいと考え
られるので、両トランジスタ12,13に流れる
電流I1,I2は等しい。この両電流の和が定電流源
17に流れる定電流I0となる。この状態ではトラ
ンジスタ20,13に流れる電流は等しいので、
出力端子21の出力はLレベルにある。次に入力
端子11に信号aのような交流波形が与えられた
場合、交流波形が零を横切つて正の範囲に入つた
とすると、トランジスタ12のベース電位がトラ
ンジスタ13のベース電位よりも高くなるので、
それまでよりも電流I1は大きくなり、そのため電
流I2は小さくなる。このときトランジスタ20に
は増大した電流I1と同じ電流が流れようとする
が、トランジスタ13には、電流I1が増加した分
だけ、それまでより小さい電流I2しか流れないの
で、そのためトランジスタ20のコレクタ電位す
なわち出力端子21の出力はHレベルに反転する
ようになる。
In the above configuration, when no input signal is applied to the input terminal 11, the base potentials of both transistors 12 and 13 are considered to be equal to each other, so the currents I 1 and I 2 flowing through both transistors 12 and 13 are equal. The sum of these two currents becomes the constant current I 0 flowing through the constant current source 17. In this state, the currents flowing through transistors 20 and 13 are equal, so
The output of the output terminal 21 is at L level. Next, when an AC waveform such as signal a is applied to the input terminal 11, and if the AC waveform crosses zero and enters the positive range, the base potential of the transistor 12 will be higher than the base potential of the transistor 13. So,
The current I 1 becomes larger than before, and therefore the current I 2 becomes smaller. At this time, the same current as the increased current I1 tries to flow through the transistor 20, but only a smaller current I2 flows through the transistor 13 by the amount of the increased current I1. The collector potential of , that is, the output of the output terminal 21 is inverted to H level.

逆に入力信号が零を横切つて負の範囲に入つた
とすると、トランジスタ12に流れる電流は、前
記電流I1はそれまでより小さくなり、逆に電流I2
は増大する。しかしトランジスタ20には、減少
した電流I1と同じ電流を流そうとするので、出力
端子21の出力はLレベルとなる。以上によつ
て、入力信号の正の範囲に対応して波形整形され
た出力が出力端子21から得られることになるの
である。換言すれば差動増巾回路を利用して所要
の波形整形が可能となるのである。
Conversely, if the input signal crosses zero and enters the negative range, the current flowing through the transistor 12 will be smaller than the current I1 , and conversely the current I2
increases. However, since the same current as the reduced current I 1 is going to flow through the transistor 20, the output of the output terminal 21 becomes L level. As a result of the above, an output whose waveform has been shaped in accordance with the positive range of the input signal is obtained from the output terminal 21. In other words, the required waveform shaping can be performed using the differential amplification circuit.

このような回路においてオフセツトを与えるた
めには、図のようにトランジスタ13のコレクタ
に電流源22を接続する。そしてこの電流源22
が流せる電流の限界値I0′は、前記定電流I0との関
係において、 I0′=KI0(ただし1>K>0) を満足する関係にあるものとする。
In order to provide an offset in such a circuit, a current source 22 is connected to the collector of the transistor 13 as shown in the figure. And this current source 22
It is assumed that the limit value I 0 ' of the current that can flow satisfies I 0 '=KI 0 ( however, 1>K>0) in relation to the constant current I 0 .

この構成において、入力端子11に入力信号が
与えられたときに、入力信号を横切つて正の範囲
に入つたときから電流I2は減少するにしても、ト
ランジスタ20からの電流は電流源22に流れ、
出力端子21へは流れない。入力信号が更に増大
し、それに伴つて増加するベース電流を増幅して
得られた電流I1とI2(I2=I0−I1)との差が電流源
22が流せる電流の限界値I0′より大きくなつた
とき、始めて出力端子21に電流が流れ、その電
位はHレベルとなる。これによつて入力信号に対
してオフセツトが与えられたことになる。以上の
関係を図示したのが第4図であつて入力信号aに
対して、定電流源22によつてオフセツト電圧V
0Sが設定されたとき、波形整形される信号bは、
入力信号aがオフセツト電圧V0Sをこえたときに
立上がり、逆にオフセツト電圧V0Sより小さくな
つたとき立下がるようになる。オフセツト電圧は
定電流源21との電流比で定める電流源22の電
流容量の設定によつて決定できるため、極めて安
定している。
In this configuration, when an input signal is applied to the input terminal 11, even though the current I 2 decreases from the moment it crosses the input signal and enters the positive range, the current from the transistor 20 continues to flow through the current source 22. flows into
It does not flow to the output terminal 21. As the input signal further increases, the difference between the currents I 1 and I 2 (I 2 = I 0 − I 1 ) obtained by amplifying the base current that increases accordingly becomes the limit value of the current that the current source 22 can flow. When the voltage becomes larger than I 0 ', a current flows to the output terminal 21 for the first time, and its potential becomes H level. This gives an offset to the input signal. The above relationship is illustrated in FIG. 4, where the constant current source 22 generates an offset voltage V
When 0S is set, the signal b to be waveform shaped is
It rises when the input signal a exceeds the offset voltage V 0S , and falls when it becomes smaller than the offset voltage V 0S . Since the offset voltage can be determined by setting the current capacity of the current source 22 determined by the current ratio with the constant current source 21, it is extremely stable.

ところで第3図に示す構成について更に詳細に
検討すると、まず入力端子11に何らの入力信号
が与えられていない場合について考察するに、ト
ランジスタ12のベースの電位は、端子14に与
えられる電位よりも、抵抗15の電圧降下分だけ
低い電位となつており、又トランジスタ13のベ
ースの電位は同じく抵抗16の電圧降下分だけ低
い電位となつている。そして両抵抗15,16の
抵抗値を同じにしておいたとすると、両ベース電
位は同じである。ここで入力端子11に入力信号
が与えられたとする。この入力信号が正の範囲内
において増大していつたとすると、トランジスタ
12のベース電位は高かくなり、トランジスタ1
2に流れる電流I1はそれまでよりも多く流れるよ
うになる。一方電流I1,I2の和は定電流源17に
よつて常に一定であるから、電流I1の増加によつ
て、電流I2はそれまでより低くなる。そのためト
ランジスタ13のベース電流もそれまでより小さ
くなるから、抵抗16による電圧降下分も小さく
なり、これによつてトランジスタ13のベース電
位は回復する。逆に入力信号が減少していつたと
すると、同様の理由により、トランジスタ13の
ベース電位も低下する。すなわちこのベース電位
は、入力信号合の増減につれて、これと同じよう
に変動するようになる。ここでもしトランジスタ
13が理想トランジスタであれば、電流増巾率は
無限大であるから、このような変動は起らない
が、一般には電流増巾率は有限値をもつものであ
るから、このような変動は避けられず、しかも電
流増巾率が小さい程変動の巾は大きい。そのため
入力信号を与えても、第5図に示すように等価的
には、信号レベルが低下したのと同様な状態とな
りその低下が大きくトランジスタ20のコレクタ
電流が限界値I0′に達しない場合には、出力パル
スが発生せず誤動作することになる。
By the way, if we examine the configuration shown in FIG. 3 in more detail, we will first consider the case where no input signal is applied to the input terminal 11.The potential of the base of the transistor 12 will be higher than the potential applied to the terminal 14. , the potential is lower by the voltage drop across the resistor 15, and the potential at the base of the transistor 13 is also lower by the voltage drop across the resistor 16. If the resistance values of both resistors 15 and 16 are kept the same, both base potentials are the same. Assume that an input signal is applied to the input terminal 11. As this input signal increases within the positive range, the base potential of transistor 12 becomes high and transistor 1
The current I 1 flowing through 2 becomes larger than before. On the other hand, since the sum of currents I 1 and I 2 is always constant due to the constant current source 17, as current I 1 increases, current I 2 becomes lower than before. As a result, the base current of transistor 13 also becomes smaller than before, and the voltage drop caused by resistor 16 also becomes smaller, thereby restoring the base potential of transistor 13. Conversely, if the input signal decreases, the base potential of the transistor 13 also decreases for the same reason. In other words, this base potential will fluctuate in the same way as the input signal signal increases or decreases. Here, if the transistor 13 were an ideal transistor, the current amplification rate would be infinite, so such fluctuations would not occur, but since the current amplification rate generally has a finite value, this Such fluctuations are unavoidable, and the smaller the current amplification rate, the wider the fluctuations. Therefore, even if an input signal is applied, as shown in Fig. 5, the signal level will equivalently be in a state similar to a drop, and if the drop is large enough that the collector current of the transistor 20 does not reach the limit value I 0 '. In this case, the output pulse will not be generated and malfunction will occur.

これを防ぐためには、オフセツトのレベルを十
分小さくしておくことが考えられるが、このよう
にするとすでに述べたような雑音等による誤動作
が生じる。
In order to prevent this, it is conceivable to keep the offset level sufficiently low, but if this is done, malfunctions due to noise etc. as already mentioned will occur.

そこでこの発明では、入力信号aのレベルの電
流増幅率に依存する等価的変動を打ち消すように
したもので、そのために抵抗16よりも抵抗15
の抵抗値を小さくたとえば抵抗16の抵抗値の
0.8〜0.95倍程度に設定してある。
Therefore, in this invention, the equivalent variation depending on the current amplification factor of the level of the input signal a is canceled out, and for this purpose, the resistor 15 is used rather than the resistor 16.
For example, reduce the resistance value of resistor 16.
It is set to about 0.8 to 0.95 times.

このようにしておくと、入力信号が与えられて
いない状態を考えると、抵抗16による電圧降下
は、抵抗15による電圧降下より大きくなるの
で、トランジスタ12のベース電位は平均的にト
ランジスタ13のベース電位より高くなる。
If this is done, the voltage drop across the resistor 16 will be greater than the voltage drop across the resistor 15 when no input signal is applied, so that the base potential of the transistor 12 will be equal to the base potential of the transistor 13 on average. Becomes higher.

すなわち第6図に示すようにトランジスタ12
のベース電位が高くなるためオフセツトのレベル
0Sがレベルv0Sにシフトしたようになる。その
ためトランジスタの電流増幅率が低く等価的に電
流振幅が小さくなつた場合でもオフセツトのレベ
ルがV0Sのように補正されるので波形整形された
パルスは常に安定したものが得られる。
That is, as shown in FIG.
Since the base potential of the offset becomes higher, the offset level V 0S appears to have shifted to the level v 0S . Therefore, even if the current amplification factor of the transistor is low and the current amplitude is equivalently small, the offset level is corrected to V0S , so that a waveform-shaped pulse can always be obtained.

換言すれば本回路装置を集積回路内で構成した
ときにみられるように、トランジスタに電流増幅
率のバラツキがあつても安定したオフセツトの設
定が可能になり、これによつて微小電圧による誤
動作やパルスぬけ等の誤動作は回避されることに
なるのである。
In other words, when this circuit device is configured in an integrated circuit, it is possible to set a stable offset even if there are variations in the current amplification factor of the transistors, thereby preventing malfunctions caused by minute voltages. Malfunctions such as pulse omission can be avoided.

以上詳述したように、この発明によれば差動増
巾回路を用いて波形整形するにあたり、差動増巾
回路を構成するトランジスタとして、電流増巾率
が有限であつても、更にこれにバラツキがあつて
も、設定したオフセツトを確実に維持することが
でき、もつて安定した波形整形が可能となるとい
つた効果がある。
As detailed above, according to the present invention, when shaping a waveform using a differential amplification circuit, even if the current amplification rate is finite as a transistor constituting the differential amplification circuit, Even if there are variations, the set offset can be maintained reliably, and stable waveform shaping becomes possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の使用例を示すブロツク線
図、第2図は動作説明用波形図、第3図はこの発
明の実施例を示す結線図、第4図乃至第6図は動
作説明波形図である。 11……入力端子、12,13……トランジス
タ、14……バイアス端子、17……定電流源、
19……ダイオード、20……トランジスタ、2
1……出力端子、22……電流源。
Fig. 1 is a block diagram showing an example of use of this invention, Fig. 2 is a waveform diagram for explaining operation, Fig. 3 is a wiring diagram showing an embodiment of this invention, and Figs. 4 to 6 are waveforms for explaining operation. It is a diagram. 11...Input terminal, 12, 13...Transistor, 14...Bias terminal, 17...Constant current source,
19...Diode, 20...Transistor, 2
1... Output terminal, 22... Current source.

Claims (1)

【特許請求の範囲】[Claims] 1 差動増幅回路を構成している一対のトランジ
スタのエミツタを一括して定電流源に接続し、前
記両トランジスタの各コレクタをカレントミラー
回路を介して直流電源に接続し、前記両トランジ
スタの一方のベースに、波形整形対象の交流波形
信号が与えられる入力端子を、他方のコレクタに
出力端子をそれぞれ接続し、更にバイアス電源端
子を前記各トランジスタのベースにそれぞれバイ
アス抵抗を介して接続してなり、前記他方のトラ
ンジスタのコレクタには、前記定電流源に流れる
電流よりも小さい電流を流す能力を有する電流源
を接続するとともに、前記一方のトランジスタの
バイアス抵抗を、前記他方のトランジスタのバイ
アス抵抗よりも抵抗値を小さく設定してなる波形
整形装置。
1. The emitters of a pair of transistors constituting a differential amplifier circuit are connected together to a constant current source, the collectors of both transistors are connected to a DC power supply via a current mirror circuit, and one of the transistors is connected to a constant current source. An input terminal to which an AC waveform signal to be waveform-shaped is applied is connected to the base of the transistor, an output terminal is connected to the collector of the other side, and a bias power supply terminal is connected to the base of each transistor via a bias resistor. , a current source having the ability to flow a current smaller than the current flowing through the constant current source is connected to the collector of the other transistor, and the bias resistance of the one transistor is set to be lower than the bias resistance of the other transistor. A waveform shaping device with a small resistance value.
JP6834779A 1979-05-31 1979-05-31 Waveform shaping unit Granted JPS55161421A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6834779A JPS55161421A (en) 1979-05-31 1979-05-31 Waveform shaping unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6834779A JPS55161421A (en) 1979-05-31 1979-05-31 Waveform shaping unit

Publications (2)

Publication Number Publication Date
JPS55161421A JPS55161421A (en) 1980-12-16
JPS6147447B2 true JPS6147447B2 (en) 1986-10-20

Family

ID=13371199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6834779A Granted JPS55161421A (en) 1979-05-31 1979-05-31 Waveform shaping unit

Country Status (1)

Country Link
JP (1) JPS55161421A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57173220A (en) * 1981-04-17 1982-10-25 Toshiba Corp Comparator circuit
JPS5853226A (en) * 1981-09-25 1983-03-29 Toshiba Corp Signal switching circuit
US5510745A (en) * 1987-07-29 1996-04-23 Fujitsu Limited High-speed electronic circuit having a cascode configuration
EP0329793B1 (en) * 1987-07-29 1995-10-25 Fujitsu Limited High-speed electronic circuit having a cascode configuration
JP2707667B2 (en) * 1988-12-27 1998-02-04 日本電気株式会社 Comparison circuit

Also Published As

Publication number Publication date
JPS55161421A (en) 1980-12-16

Similar Documents

Publication Publication Date Title
US3952236A (en) Vehicle speed regulation system
JPS62201097A (en) Apparatus for avoiding unstable operation of stepping motor
US4376914A (en) Motor control device
US4072870A (en) Comparison circuit having programmable hysteresis
JPS6147447B2 (en)
JPS61116999A (en) Method and device for driving stepping motor
US4153864A (en) Motor speed regulator
JPS631595Y2 (en)
JPS6334714B2 (en)
JP4480325B2 (en) Single-phase motor drive circuit and single-phase motor drive method
US5014020A (en) Amplifier for outputting motor controlling signal in motor controlling circuit
JP3169698B2 (en) Bias conversion type filter circuit
JPS6210115B2 (en)
JPS6366453B2 (en)
JPS644316Y2 (en)
JPS6217480B2 (en)
JP2935367B2 (en) Motor torque limit control circuit
JPH079395Y2 (en) Piezoelectric element drive control circuit
JPH0138981Y2 (en)
JPS6031427Y2 (en) Electric motor speed control device
JPS6233519Y2 (en)
JPH01103168A (en) Pulse width modulated wave generation circuit
JPS6159075B2 (en)
JPS6155357B2 (en)
JPH0124443B2 (en)