JPS6145344A - Swapping control system - Google Patents

Swapping control system

Info

Publication number
JPS6145344A
JPS6145344A JP59167143A JP16714384A JPS6145344A JP S6145344 A JPS6145344 A JP S6145344A JP 59167143 A JP59167143 A JP 59167143A JP 16714384 A JP16714384 A JP 16714384A JP S6145344 A JPS6145344 A JP S6145344A
Authority
JP
Japan
Prior art keywords
swapping
transaction
session
terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59167143A
Other languages
Japanese (ja)
Other versions
JPH0120455B2 (en
Inventor
Naoya Ono
直哉 大野
Toshiaki Doine
土井根 敏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59167143A priority Critical patent/JPS6145344A/en
Publication of JPS6145344A publication Critical patent/JPS6145344A/en
Publication of JPH0120455B2 publication Critical patent/JPH0120455B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

PURPOSE:To omit the undesired swapping actions by counting the waiting time for each session and inhibiting the swapping-out action of the relevant session in case the counted waiting time is smaller than the set threshold value. CONSTITUTION:A swapping control system comprises a swapping control table 1, a session number register 2, a timer 3, a subtractor circuit 4, a comparator 4, a transaction control part 7 and a swapping execution control part 8. The part 7 receives the information on the start and end events of a transaction of each session and counts the waiting time of each session to compare the waiting time with the threshold value. Thus the part 7 decides whether or not a swapping action should be carried out in a swapping-out start mode when a transaction is over. The part 8 performs both swapping-in and swapping-out actions with the commands given from the part 7.

Description

【発明の詳細な説明】 (技術分野) 本発明は、タイムシェアリングシステムにおける端末の
セツションのスワツピング制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a swapping control method for terminal sessions in a time sharing system.

(従来技術) タイムシェアリングシステム(以下TSS 、!:略す
る)においては、典型的な場合としては、次のように処
理が進行する。即ち、端末からユーザがコマンド、ある
いはデータを投入し、これをセンタのプロセッサに送信
する。センタのプロセッサはこれをうけて送信されたコ
マンドあるいはデータに対する処理を行い、結果を端末
に送信する。
(Prior Art) In a time sharing system (hereinafter referred to as TSS), processing typically proceeds as follows. That is, a user inputs a command or data from a terminal and sends it to the processor at the center. The processor at the center processes the transmitted command or data and transmits the results to the terminal.

端末に表示された結果を端末ユーザが見て次に入力すべ
きコマンド、データを考えこれをキイボードから入力す
るという処理がくシかえされるiここで、センタのプロ
セッサにコマンド、データが入力され処理を行い、結果
の端末への出力を行うまでをトランザクションと呼ぶ。
The process in which the terminal user looks at the results displayed on the terminal, thinks about the commands and data to input next, and inputs them from the keyboard is reversed.Here, the commands and data are input to the center processor and processed. The process up to outputting the results to the terminal is called a transaction.

また、トランザクションとトランザクションの間、即ち
端末からの入力待ちの時間をウェイト時間と呼ぶ。また
、−個の端末におけるトランザクションの実行の実体と
なるものをセツションと呼ぶ。これは、バッチシステム
におけるジョブに相幽するものである。
Further, the time between transactions, that is, the time spent waiting for input from the terminal is called wait time. Furthermore, the substance of transaction execution at - terminals is called a session. This has implications for jobs in batch systems.

一個のセツションについてみると前述のように端末のユ
ーザがセンタのプロセッサからの端末への表示結果を見
て、次に入力すべきデータあるいはコマンドを考えキイ
ボードから入力するまでには通常数十秒のオーダの時間
がかかるのに対し、端末から入力されたコマンドに対す
るセンタのプロセッサの処理は通常数秒以内に完了し、
結果が端末に出力され次の端末からの入力を待つ。従っ
てセンタのプロセッサからみれば七ッショ/の大部分の
時間は端末ユーザによる思考時間およびキーボードから
の入力のための時間即ちウェイト時間であシ、この間、
プロセッサの主記憶に七ッシ:1/のプログラムを存在
させることは、計算機システムの資源を浪費することに
なるので、一般にはスワツピングという手法が用いられ
ている。
Regarding one session, as mentioned above, it usually takes several tens of seconds for the terminal user to look at the display results from the center processor to the terminal, think about the next data or command to input, and input it from the keyboard. While ordering takes time, processing by the center's processor for commands entered from the terminal is usually completed within a few seconds.
The result is output to the terminal and waits for input from the next terminal. Therefore, from the point of view of the center processor, most of the time for 7 seconds is thought time by the terminal user and time for input from the keyboard, that is, wait time, and during this time,
Since having a 7:1 program in the main memory of a processor wastes the resources of the computer system, a technique called swapping is generally used.

これは、プロセッサでの処理が完了し、端末に結果を表
示し、次の入力を待つ状態(以下端末入力待ち状態とよ
ぶ)になった時点(以下これをトランザクション終了と
よぶ)でとのセツションに属するプログラムを主記憶か
ら二次記憶に追出しく以下これをスワップアウトと呼ぶ
)端末ユーザからの入力が完了し、プロセッサでの処理
が可能になりた時点(以下これをトランザクションの開
始とよぶ)でセツションのプログラムを主記憶にプロセ
ッサでの処理を必要とする場合にのみ主記憶を割当てれ
ばよいことになル主記憶に同時に割当てることのできる
端末数(セツション毎)よシも多くの端末を同時にサポ
ートすることが可能となる。
This is when the processor completes processing, displays the result on the terminal, and waits for the next input (hereinafter referred to as the terminal input wait state) (hereinafter referred to as the end of the transaction). When the input from the terminal user is completed and the processor can process it (hereinafter referred to as the start of a transaction) This means that you only need to allocate main memory to the main memory for a session's program if it requires processing by the processor.The number of terminals that can be simultaneously allocated to main memory (for each session) is also large. It is possible to support both at the same time.

このようにトランザクションの開始を契機としてスワッ
プインを行いトランザクションの終了を契機としてスワ
ップアウトを行うことKよシ主記憶を効率的に使用し、
多数の端末をサポートすることはTa2において通常行
われている。
In this way, by swapping in at the start of a transaction and swapping out at the end of the transaction, main memory is used efficiently.
Supporting multiple terminals is common practice in Ta2.

しかしながら、キイボードから入力する通常の端末を使
用している場合には、トランザクションの終了から開始
までに思考およびそれに続くキイボード操作による入力
が必要であるのでセツションがスワップアウトされてか
ら再びスワップインするまでの間に一般的には充分他の
セツションを実行するだけの時間的余裕がおるのに対し
て、たとえば端末側の70ツピイデイスクから連続的に
データをセンタ側に入力するような場合には、プロセッ
サが入力要求を出してから(トランザクション終了)実
際に端末からデータが入ってくるまで(トランザクショ
ンの開始)の時間が非常に短かいために従来のスワツピ
ング制御方式ではトランザクションの終了でスワップア
ウトを行うと直ちに再びスワップインが必要となり、こ
れは主記憶の空きスペースを生み出さないだけでなく二
次記憶用のディスクの使用率を上昇させこれがシステム
全体のスループットを低下させる要因となるという欠点
がある。
However, if you are using a normal terminal that inputs input from a keyboard, thinking and subsequent input using the keyboard are required from the end of the transaction to the start of the transaction, so it is necessary to input from the keyboard after the session is swapped out and then swapped in again. In general, there is sufficient time to execute other sessions, but when data is continuously input to the center from a 70-pin disk on the terminal side, for example, the processor Since the time from when an input request is issued (transaction end) to when data is actually received from the terminal (transaction start) is very short, in conventional swapping control methods, it is difficult to swap out at the end of a transaction. Immediately, swap-in is required again, which not only does not create free space in the main memory, but also increases the usage rate of the secondary storage disk, which is a factor that reduces the throughput of the entire system.

(発明の目的) 本発明は、トランザクションの終了から開始までの待ち
時間を各セツション毎に測定し、測定された時間が設定
されたしきい値と比較して小さい場合にはこれに続くト
ランザクションにおいても待ち時間が短いものとみなし
このセッシlンのスワップアウトの要求を出さないよう
にすることによシ、端末からの連続データ入力時の場合
には不要なスワツピングを省きスワツピングオーバヘッ
ドを減少させるようにしたものである。
(Objective of the Invention) The present invention measures the waiting time from the end of a transaction to the start of a transaction for each session, and if the measured time is smaller than a set threshold, the waiting time of a subsequent transaction is By assuming that the waiting time is short and not issuing a swap-out request for this session, unnecessary swapping is omitted and swapping overhead is reduced when continuous data is input from the terminal. It was designed to let you do so.

従って本発明の第1の目的は連続入力における不要なス
ワツピングの省略による連続入力速度の向上にあり本発
明の第2の目的は、スワツピングのオーバヘッドの減少
によjllT8s全体として高いスループットを可能と
するスワツピング制御方式を提供することKある。
Therefore, the first object of the present invention is to improve the continuous input speed by omitting unnecessary swapping in continuous input, and the second object of the present invention is to reduce the overhead of swapping, thereby enabling high throughput as a whole for the jllT8s. It is also possible to provide a swapping control method.

(発明の構成) 本発明の方式は、端末からの入力待ち、前記端末からの
入力等を契機として前記端末に対応するセツションのス
ワップアウト、スワップインを行なうタイムシェアリン
グシステムのスワツピング制御方式において、セツショ
ンにおける先行する第1のトランザクションの終了から
前記第1のトランザクションに続く第2のトランザクシ
ョンの開始までのウェイト時間を測定するウェイト時間
測定手段と、前記測定されたウェイト時間と予め定めた
値とを比較し結果を保持する比較手段と、前記比較手段
の比較結果が前記測定されたウェイト時間が前記予め定
めた値より小さいときには前記第2のトランザクション
の終了時にスワッスJウドを禁止するスワップアウト禁
止手段とを含んで構成される。
(Structure of the Invention) The method of the present invention is a swapping control method for a time sharing system that waits for an input from a terminal, and swaps out and swaps in a session corresponding to the terminal in response to an input from the terminal. Wait time measuring means for measuring a wait time from the end of a preceding first transaction in a session to the start of a second transaction following the first transaction; Comparing means for comparing and holding results; and swap-out prohibiting means for prohibiting swapping at the end of the second transaction when the comparison result of the comparing means is smaller than the predetermined value. It consists of:

(実施例) 次に本発明の実施例について図面を参照して説明する。(Example) Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。第
1図のスワツピング制御方式はスワツピング制御テーブ
ル1と、セツション番号レジスタ2と、タイマ3と、減
算回路4と、比較回路5と。
FIG. 1 is a block diagram showing one embodiment of the present invention. The swapping control system shown in FIG. 1 includes a swapping control table 1, a session number register 2, a timer 3, a subtraction circuit 4, and a comparison circuit 5.

しきい値レジスタ6と、トランザクション制御部7と、
スワツピング実行制御部8とから構成されるり スワツピング制御テーブル1は各セツションに対してス
ワツピングを行うか否かを制御するためのものである。
a threshold register 6, a transaction control unit 7,
A swapping control table 1 consisting of a swapping execution control section 8 is used to control whether or not swapping is to be performed for each session.

このテーブルは各セツションに対して1エントリをもち
各エントリL前回のトランザクションの終了した時刻を
記憶するための時刻フィールドXTIMEおよびこのセ
ツションでスワップアウトを行うか否かを示すフラグフ
ィールドFをもつ。このスワツピング制御テーブル1は
トランザクション開始/終了の発生したセツション番号
jによシアドレスされるが、このアドレスはセツション
番号レジスタ2に保持される。
This table has one entry for each session, and each entry L has a time field XTIME for storing the time when the previous transaction ended, and a flag field F for indicating whether swap-out is to be performed for this session. This swapping control table 1 is addressed by the session number j where the transaction start/end occurs, and this address is held in the session number register 2.

現在の時刻を保持するタイマ3の値は減算回路4の一方
の入力に印加されるとともにスワツピング制御テーブル
1の時刻フィールドXTIMEK4印加されている。同
じく時刻フィールドXTIMEの出力は前記減算回路4
のもう一方の入力に印加されこの出力は比較回路5の一
方の入力に印加されている。
The value of the timer 3, which holds the current time, is applied to one input of the subtraction circuit 4, and is also applied to the time field XTIMEK4 of the swapping control table 1. Similarly, the output of the time field XTIME is sent to the subtraction circuit 4.
This output is applied to one input of the comparison circuit 5.

しきい値レジスタ6は、ウェイト時間のしきい値を保持
するレジスタで、その出力は比較回路5のもう一方の入
力に印加されている。比較回路5の入力はトランプクシ
1ン制御部7に印加されている。
The threshold register 6 is a register that holds a wait time threshold, and its output is applied to the other input of the comparison circuit 5. The input of the comparator circuit 5 is applied to the playing card controller 7.

トランザクシコン制御部7は、各セツションにおけるト
ランザクションの開始、終了のイベントを通知X= 、
 Xtによシ受は各セツションにおけるウェイト時間を
測定ししきい値との比較を行うことにより、トランザク
ション終了時でのスワップアウト開始でのスワップイン
を行うか否かを決定するための制御部である。
The transaction control unit 7 notifies events of start and end of transactions in each session.
The Xt transfer is a control unit that measures the wait time in each session and compares it with a threshold value to determine whether or not to perform swap-in at the start of swap-out at the end of the transaction. be.

スワツピング実行制御部8はトランザクション制御部7
からの指令によシ実際のスワップイン。
Swapping execution control unit 8 is transaction control unit 7
Actual swap-in according to instructions from

スワップアウトを行うための制御部である。This is a control unit for performing swap out.

第2図は第1図の動作フローチャートである。FIG. 2 is an operational flowchart of FIG. 1.

第2図ta>はトランザクション開始時の動作、第2図
(blはトランザクション終了時の動作を示す。
FIG. 2 (ta) shows the operation at the start of a transaction, and FIG. 2 (bl) shows the operation at the end of the transaction.

次に、第1図および第2図によυ不実施例の動作を説明
する。
Next, the operation of the non-embodiment will be explained with reference to FIGS. 1 and 2.

おるセツションjにおいて端末入力が完了しプロセッサ
が処理を行える状態になった時点、即ちトランザクショ
ン開始時には、ますこの通知X。
When the terminal input is completed in session j and the processor is ready for processing, that is, when the transaction starts, this notification X is sent.

がトランザクション制御部7に印加されるとともにセツ
ションの信号jがセツション番号レジスタ2に印加され
る。トランザクション制御部7はこの通知をうけて以下
の処理を行う。即ち、まずセツション番号jtセツショ
ン番号レジスタ2に格納しそのあと、スワツピング制御
テーブル1のセツション番号jに対応するエントリおよ
びタイマ3を読出す。このとき読出された時刻フィール
ドX丁1門巳jの値およびタイマ3の値は減算回路4に
印加され結果が比較回路5に印加される。この比較回路
5によシしきい値レジスタ6の値と比較される。なおフ
ラグフィールドFjの値は一時的に退避される(退避場
所は図示せず)。比較の結果しきい値の方が大のとき、
即ち、トランザクションの終了から開始までのウェイト
時間がしきい値よりも短い場合には、次のトランザクシ
ョン終了時にスワップアウトを禁止すべきであることを
示すためにスワツピング制御テーブル1のセツションj
に対応するフラグフィールドFjK”l’をセットする
。そうでない場合には値″″0”をセットする。
is applied to the transaction control unit 7, and at the same time, a session signal j is applied to the session number register 2. The transaction control unit 7 receives this notification and performs the following processing. That is, first, the session number jt is stored in the session number register 2, and then the entry corresponding to the session number j in the swapping control table 1 and the timer 3 are read out. The value of the time field X-1-Konmij and the value of the timer 3 read at this time are applied to the subtraction circuit 4, and the result is applied to the comparison circuit 5. This comparison circuit 5 compares the value with the value of the threshold value register 6. Note that the value of the flag field Fj is temporarily saved (the save location is not shown). When the comparison result is that the threshold value is larger,
That is, if the wait time from the end to the start of a transaction is shorter than the threshold, session j in the swapping control table 1 is set to indicate that swap out should be prohibited at the end of the next transaction.
Set the flag field FjK "l' corresponding to the flag field FjK. Otherwise, set the value ""0".

このあと、先に読出しておいたフックフィールドFjの
値を調べこれが@0〃即ち前回のトランザクション終了
でスワップアウトが行われている場合にはこのセツショ
ンのスワップインを行う。
After this, the value of the previously read hook field Fj is checked, and if it is @0, that is, a swap out has been performed at the end of the previous transaction, this session is swapped in.

このスワップインはスワツピング実行制御部8に指令を
出すことによシ行われる。先に読出しておいた72グフ
イールドFjの値が@1”の場合即ち、スワップアウト
が行われていない場合にはスワップインは不要であるの
で、トランザクション制御のための処理を終了する。
This swap-in is performed by issuing a command to the swapping execution control section 8. If the value of the previously read 72 field Fj is @1'', that is, if swap-out has not been performed, swap-in is not necessary, and the processing for transaction control ends.

トランザクション終了時には開始時と同様にトランザク
ション終了通知X?がトランザクション制御部7に印加
されセツション番号jがセツション番号レジスタ2にセ
ットされ次にタイマ3の値を読出しこれをスワツピング
制御テーブル1の対応する時刻フィールドXTIMEj
に格納する。
At the end of the transaction, the transaction end notification is sent as at the beginning. is applied to the transaction control unit 7, the session number j is set in the session number register 2, and then the value of the timer 3 is read out and is stored in the corresponding time field XTIMEj of the swapping control table 1.
Store in.

このあと、フラグフィールドFjの値を読出し″1”で
あるならは即ち、前回のウェイト時間がしきい値よりも
小である場合にはスワップアウトは行わずにトランザク
ション制御処理を終了する。
Thereafter, the value of the flag field Fj is read and if it is "1", that is, if the previous wait time is smaller than the threshold value, the transaction control process is ended without swapping out.

Fjの値が@0”である場合には対応するセツションの
スワップアウトを行う。
If the value of Fj is @0'', the corresponding session is swapped out.

本実施例の説明においては説明を簡単にするために本発
明の主旨と直接関係のない部分については説明を省略し
である。また、トランザクション制御部あるいはスワツ
ピング制御部についてもその詳細な実現方法については
説明を省略しているが、これらについては、従来知られ
ている方法で実現可能である。
In the description of this embodiment, in order to simplify the explanation, descriptions of parts that are not directly related to the gist of the present invention will be omitted. Furthermore, detailed explanations of how to implement the transaction control unit or swapping control unit are omitted, but they can be implemented using conventionally known methods.

また、本発明が本実施例の構成に制限されるものでない
ことは明らかでアシ、たとえばセツション番号レジスタ
2、シきい値レジスタ6等は必ずしもレジスタとして特
別のハードウェアを用意する必要はなく主記憶上に格納
エリアをとることも可能である。減算回路4.比較回路
5等についても同様でアシ、上記のスワツピングの制御
のための専用のハードウェアを必ずしも設ける必要のな
いことは明らかであろう。
Furthermore, it is clear that the present invention is not limited to the configuration of this embodiment; for example, the session number register 2, threshold value register 6, etc. do not necessarily require special hardware to be prepared as registers; It is also possible to have a storage area above. Subtraction circuit 4. The same applies to the comparator circuit 5, etc., and it is clear that it is not necessarily necessary to provide dedicated hardware for controlling the above-mentioned swapping.

(発明の効果) 本発明にはウェイト時間を各セツション毎に測定し、こ
のウェイト時間が設定されたしきい値より小さい場合に
はこのセツションのスワップアウトを禁止することによ
り連続入力速度を向上しかつスワツピングのオーバヘッ
ドの減少を行ないTSSのスループットを格段に向上で
きるという効果がある。
(Effects of the Invention) The present invention improves the continuous input speed by measuring the wait time for each session and prohibiting the session from being swapped out if the wait time is smaller than a set threshold. Moreover, there is an effect that the overhead of swapping is reduced and the throughput of the TSS can be significantly improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図(
a)および(b)は第1図の動作金示すフローチャート
である。 1・・・スワツピング制御テーブル、2・・セツション
番号レジスタ、3・・タイマ、4・・・減算回路、5・
・・比較回路、6・・・しきい値レジスタ、7・・・ト
ランザクション制御部、8・・・スワツピング実行制御
部。 オ 1 図 j 第2図
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 (
1A and 2B are flowcharts showing the operation of FIG. 1. 1... Swapping control table, 2... Session number register, 3... Timer, 4... Subtraction circuit, 5...
. . Comparison circuit, 6. Threshold register, 7. Transaction control unit, 8. Swapping execution control unit. E 1 Figure j Figure 2

Claims (1)

【特許請求の範囲】 端末からの入力待ち、前記端末からの入力等を契機とし
て前記端末に対応するセッションのスワップアウト、ス
ワップインを行なうタイムシェアリングシステムのスワ
ッピング制御方式において、セッションにおける先行す
る第1のトランザクションの終了から前記第1のトラン
ザクションに続く第2のトランザクションの開始までの
ウェイト時間を測定するウェイト時間測定手段と、前記
測定されたウェイト時間と予め定めた値とを比較し結果
を保持する比較手段と、 前記比較手段の比較結果が前記測定されたウェイト時間
が前記予め定めた値より小さいときには前記第2のトラ
ンザクションの終了時にスワップアウトを禁止するスワ
ップアウト禁止手段とを含むことを特徴とするスワッピ
ング制御方式。
[Claims] In a swapping control method for a time-sharing system that waits for an input from a terminal, swaps out and swaps in a session corresponding to the terminal in response to an input from the terminal, etc. Wait time measuring means for measuring a wait time from the end of one transaction to the start of a second transaction following the first transaction, and comparing the measured wait time with a predetermined value and retaining the result. and swap-out prohibition means for prohibiting swap-out at the end of the second transaction when the comparison result of the comparison means indicates that the measured wait time is smaller than the predetermined value. Swapping control method.
JP59167143A 1984-08-09 1984-08-09 Swapping control system Granted JPS6145344A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59167143A JPS6145344A (en) 1984-08-09 1984-08-09 Swapping control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59167143A JPS6145344A (en) 1984-08-09 1984-08-09 Swapping control system

Publications (2)

Publication Number Publication Date
JPS6145344A true JPS6145344A (en) 1986-03-05
JPH0120455B2 JPH0120455B2 (en) 1989-04-17

Family

ID=15844218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59167143A Granted JPS6145344A (en) 1984-08-09 1984-08-09 Swapping control system

Country Status (1)

Country Link
JP (1) JPS6145344A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050054A1 (en) * 2008-10-31 2010-05-06 富士通株式会社 Input & output management device, information processing device and computer program

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188381A (en) * 1982-04-26 1983-11-02 Fujitsu Ltd Controlling system of logical roll-in/out

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188381A (en) * 1982-04-26 1983-11-02 Fujitsu Ltd Controlling system of logical roll-in/out

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050054A1 (en) * 2008-10-31 2010-05-06 富士通株式会社 Input & output management device, information processing device and computer program
US8190792B2 (en) 2008-10-31 2012-05-29 Fujitsu Limited Input-output management device and information processing device
JP5168359B2 (en) * 2008-10-31 2013-03-21 富士通株式会社 Input / output management device, information processing device, and computer program

Also Published As

Publication number Publication date
JPH0120455B2 (en) 1989-04-17

Similar Documents

Publication Publication Date Title
US4583160A (en) Priority control apparatus for a bus in a bus control system having input/output devices
US5659760A (en) Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information
US5706425A (en) Timeout process circuit and receiver including this timout process circuit
JPH0798663A (en) Asynchronous i/o control system
JPS6145344A (en) Swapping control system
JPH0656602B2 (en) Priority control system for processors with cache
EP0306042A2 (en) Microprocessor vectored interrupts
EP0860767A2 (en) Disk control apparatus
JPS58169661A (en) Data processing system
JP2845616B2 (en) Multiprocessor system
JPH0962633A (en) Network control unit
JP2861258B2 (en) Memory access control device
JP2765267B2 (en) Direct memory access transfer controller
JP3206013B2 (en) Direct memory access transfer controller
JPS6145345A (en) Swapping control system
JP2716055B2 (en) Vector processor control method
JPS62259295A (en) Refresh control system
JPH052523A (en) Access control device
JPH05257860A (en) Information processor
JPH052496A (en) Multi-task monitor
JPH04107634A (en) Memory data bypass control system
JPH0662071A (en) Communication control equipment
JPH02282855A (en) Dma transfer control method
JPH10269140A (en) Processing performance control system for computer system
JPH01118291A (en) Memory controller