JPS6144380A - レ−ダ装置 - Google Patents
レ−ダ装置Info
- Publication number
- JPS6144380A JPS6144380A JP59165853A JP16585384A JPS6144380A JP S6144380 A JPS6144380 A JP S6144380A JP 59165853 A JP59165853 A JP 59165853A JP 16585384 A JP16585384 A JP 16585384A JP S6144380 A JPS6144380 A JP S6144380A
- Authority
- JP
- Japan
- Prior art keywords
- target data
- correlation
- radar
- ssr
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/87—Combinations of radar systems, e.g. primary radar and secondary radar
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はレーダ装置に関し、特に２次レーダ（ｓｅｃ
ｏｎｄａｒｙ ｒａｄａｒ） ｆ備えてエコーの種類の
分すｊＩ金行つ相関合成回路を有するレーダ装置に関す
るものである。
ｏｎｄａｒｙ ｒａｄａｒ） ｆ備えてエコーの種類の
分すｊＩ金行つ相関合成回路を有するレーダ装置に関す
るものである。
ＰＰＩレーダ装置で、たとえば味方識別等のために２次
しニダを備えたシステムがめる。味方の航空機はトラン
スポンダを備えていてレーダ電波を受信するとそのレー
ダ電波より少し周波数の異なるパルス波を自動的に送信
する。このトランスホンダからの電ｔ＆を受信処理する
系統を２次レータと称し、レーダ送信波に対する目標か
らのエコー金受信増幅検波してディジタル信号に変換し
た信号を仮にＳＲ目標データと称し、２次レーダでトラ
ンスホンダからの電波全受信増幅検波してディジタル信
号に変換した信号を仮にＳＳＲ目標データということに
する。ＳＲ目標データとＳＳＲ目標データの相関により
、どのエコーが味方航空機からのエコーでめるかを定め
ることができる。
しニダを備えたシステムがめる。味方の航空機はトラン
スポンダを備えていてレーダ電波を受信するとそのレー
ダ電波より少し周波数の異なるパルス波を自動的に送信
する。このトランスホンダからの電ｔ＆を受信処理する
系統を２次レータと称し、レーダ送信波に対する目標か
らのエコー金受信増幅検波してディジタル信号に変換し
た信号を仮にＳＲ目標データと称し、２次レーダでトラ
ンスホンダからの電波全受信増幅検波してディジタル信
号に変換した信号を仮にＳＳＲ目標データということに
する。ＳＲ目標データとＳＳＲ目標データの相関により
、どのエコーが味方航空機からのエコーでめるかを定め
ることができる。
上記のような相関処理のために従来用いられた回路を第
１図に示す。図において、ａはＳＲ目標データ、（１）
はＳＲバッフｙＢ択回路、（２ａ）、（２ｂ）はそれぞ
れＳＲ目標データａＫ対するバッファメモリとなるｉ記
憶回路、１３ノは読出し選択回路、ｂはＳＳＲ目標デー
タ、１４１ ｕ ＳＳＲバッファ選択回路、（５ａ）。
１図に示す。図において、ａはＳＲ目標データ、（１）
はＳＲバッフｙＢ択回路、（２ａ）、（２ｂ）はそれぞ
れＳＲ目標データａＫ対するバッファメモリとなるｉ記
憶回路、１３ノは読出し選択回路、ｂはＳＳＲ目標デー
タ、１４１ ｕ ＳＳＲバッファ選択回路、（５ａ）。
（５ｂ）はそれぞれＳＳＲ目標目標データ対するバッフ
ァメモリとなる記憶回路、（６）は読出し選択回路、（
７）は相関合成１！！ｌ路、Ｃは方位データ、ｄは出力
データ、ｅ及ｆはそれぞれ切換信号である。
ァメモリとなる記憶回路、（６）は読出し選択回路、（
７）は相関合成１！！ｌ路、Ｃは方位データ、ｄは出力
データ、ｅ及ｆはそれぞれ切換信号である。
記憶回ｕ （２ａ）、（２ｂ）、（５ａ）、（５ｂ）は
書込みと読出しに交互に用いられる。レーダ装置の方位
角方向の走査がＮ’（Ｎは設計によシ定められる任意の
角度）経過するごとに切換信号ｅ、ｆの論理が反転する
。
書込みと読出しに交互に用いられる。レーダ装置の方位
角方向の走査がＮ’（Ｎは設計によシ定められる任意の
角度）経過するごとに切換信号ｅ、ｆの論理が反転する
。
すなわち、たとえは切換信号ｅの論理が「０」で、ＳＲ
目標データａがＳＲバッファ選択回路ｉｌ＋を打て記憶
回路（２ａ）へ畳込まれている期間には読出し選択回路
＋３１は記憶回路（２ｂ）を読出して相関合成回路（７
）に出力しており、とのよ５な期間がレーダ装置の方位
角方向走査Ｎ０の間継続し、次は信号ｅの論理かｒｌＪ
となって、ＳＲ目標データａがＳＲバッファ選択回路ｆ
ｉ＋を経て記憶回路（２ｂ）へ観、込まれ、読出し選択
回路（３）は記憶回路（２ａ）を読出して相関合成回路
（７）に出力する。
目標データａがＳＲバッファ選択回路ｉｌ＋を打て記憶
回路（２ａ）へ畳込まれている期間には読出し選択回路
＋３１は記憶回路（２ｂ）を読出して相関合成回路（７
）に出力しており、とのよ５な期間がレーダ装置の方位
角方向走査Ｎ０の間継続し、次は信号ｅの論理かｒｌＪ
となって、ＳＲ目標データａがＳＲバッファ選択回路ｆ
ｉ＋を経て記憶回路（２ｂ）へ観、込まれ、読出し選択
回路（３）は記憶回路（２ａ）を読出して相関合成回路
（７）に出力する。
ＳＳＲ目標目標データ対してもｒ８１様で６って、Ｎｏ
の走査の期間は切換信号ｆの論理が「０」で、ＳＳＲ目
標データｂｅ−ＩＣ記憶回ｍ （５ａ） Ｋ 畳込まれ
、記憶回路（５ｂ）から読出されて相関合成回路（７）
に出力され、次のＮｏの走査の期間は切換信号ｆの論理
が「１」でＳＳＲ目標目標データ対憶回路（５ｂ）に書
込まれ、記憶回路（５ａ）から読出される。
の走査の期間は切換信号ｆの論理が「０」で、ＳＳＲ目
標データｂｅ−ＩＣ記憶回ｍ （５ａ） Ｋ 畳込まれ
、記憶回路（５ｂ）から読出されて相関合成回路（７）
に出力され、次のＮｏの走査の期間は切換信号ｆの論理
が「１」でＳＳＲ目標目標データ対憶回路（５ｂ）に書
込まれ、記憶回路（５ａ）から読出される。
記憶回路（２ａ）、（２ｂ）、（５ａ）、（５ｂ）には
新しいデータが書込まれることによって従来格納されて
いたデータが消去される。
新しいデータが書込まれることによって従来格納されて
いたデータが消去される。
記憶回路（２ａハ（２ｂハ（５ａ）、（５ｂ）、バッフ
ァ選択回路（すなわち書込選択回路）山、（４Ｉ及び読
出し選択回路１３１ 、１６１ ＶＣより記憶回路への
１込みとｒｃ出しを分離したので、畳込み読出し間の相
互干渉がなく ＳＲ目標データａ及びＳＳＲ目標目標デ
ータ対続して畳込むことができ、かつ相関合成回路（７
）の要求に応じて読出すことができる。
ァ選択回路（すなわち書込選択回路）山、（４Ｉ及び読
出し選択回路１３１ 、１６１ ＶＣより記憶回路への
１込みとｒｃ出しを分離したので、畳込み読出し間の相
互干渉がなく ＳＲ目標データａ及びＳＳＲ目標目標デ
ータ対続して畳込むことができ、かつ相関合成回路（７
）の要求に応じて読出すことができる。
上記動作によって入力したＳＲ目標データとＳＳＲ目標
データに対し相関合成回路（７）は相関処理を行いＳＲ
目標データをＳＳＲ目標データに相関があるものと相関
がないものとに分類して出力する。
データに対し相関合成回路（７）は相関処理を行いＳＲ
目標データをＳＳＲ目標データに相関があるものと相関
がないものとに分類して出力する。
この場合の相関とは方位角データと距離データが所定の
誤差範囲において一致することをいう。
誤差範囲において一致することをいう。
従来の装置は以上のように構成され、記憶回路ｔ−４個
とその切換使用のためのバッファ選択回路と読出し選択
回路全科２個必要とし回路が多く複雑になり従って高価
になるという欠点があった。
とその切換使用のためのバッファ選択回路と読出し選択
回路全科２個必要とし回路が多く複雑になり従って高価
になるという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明ではＦＩＦＯ形メモサメ
モリること罠よって、記憶回路が２個に減少されかつ記
憶回路の切換を省略することができた。
めになされたもので、この発明ではＦＩＦＯ形メモサメ
モリること罠よって、記憶回路が２個に減少されかつ記
憶回路の切換を省略することができた。
以下この発明の実施例を図面について説明する。
第２図はこの発明の一実施例を示すブロック図で、第１
図と同一符号は同−又は相当部分を示し、（２１ｆｉｓ
ａバッファ記憶回路、＋５１ ｆ′１ＳＳＲバッファ紀
憧回路である。これらの記憶回路はいずれもＦＩＦＯ（
ｆｉｒｓｔ−ｉｎ−ｆｉｉｓｔ−ｏｕｔ ） 先入れ
先出し）形メモリで構成され、（２）ヲ第１のＦＩＦＯ
形メモサメモリｌ’ｉ第２０ＦＩＦＯ形メモリという。
図と同一符号は同−又は相当部分を示し、（２１ｆｉｓ
ａバッファ記憶回路、＋５１ ｆ′１ＳＳＲバッファ紀
憧回路である。これらの記憶回路はいずれもＦＩＦＯ（
ｆｉｒｓｔ−ｉｎ−ｆｉｉｓｔ−ｏｕｔ ） 先入れ
先出し）形メモリで構成され、（２）ヲ第１のＦＩＦＯ
形メモサメモリｌ’ｉ第２０ＦＩＦＯ形メモリという。
ＦＩＦＯ形メモサメモリみと読出しと全同時に行うこと
ができるので第１図に示すように４個の記憶回路を曹込
みと耽出しに切換えて使用することが必要なくなり、又
読出しは曹込み順に行われ、読出し未済のデータが格納
されている部分へ倉しい書込みが行われることがないよ
うにＦＩＦＯ形メモサメモリを定めておけは、量込与と
読出しこＶ）亡Ｊの干渉は発生しない。したがってＳＲ
目標データａ、ＳＳＲ目標データｂｒｔバッファ記憶回
ｌＩ％＋２１ 、 ＋５１からの読出しに関係なく、連
続的にバッフｒ ＦＪｔ２憶回路１２１ 、１５１に書
込まれ、かつ薔込みには関係なく読出される。相関合成
回路＋８１の動作は第１図について説明したと同様であ
る。
ができるので第１図に示すように４個の記憶回路を曹込
みと耽出しに切換えて使用することが必要なくなり、又
読出しは曹込み順に行われ、読出し未済のデータが格納
されている部分へ倉しい書込みが行われることがないよ
うにＦＩＦＯ形メモサメモリを定めておけは、量込与と
読出しこＶ）亡Ｊの干渉は発生しない。したがってＳＲ
目標データａ、ＳＳＲ目標データｂｒｔバッファ記憶回
ｌＩ％＋２１ 、 ＋５１からの読出しに関係なく、連
続的にバッフｒ ＦＪｔ２憶回路１２１ 、１５１に書
込まれ、かつ薔込みには関係なく読出される。相関合成
回路＋８１の動作は第１図について説明したと同様であ
る。
以上のようＫこの発明によれば、回路が簡単になり、装
置が安価にできる。
置が安価にできる。
第１図は従来の装置を示すブロック図、第２図はこの発
明の一実施例を示すブロック図でちる。 ａ・・・ＳＲ目標データ、ｂ・・・ＳＳＲ目標データ、
Ｃ・・・方位角データ、；２）・・・第１のＦＩＦＯ形
メモサメモリ１・・・第２のＦＩＦＯ形メモ’Ｊ 、：
８１・・・相関合成回路。 尚、各図中同一符号は同−又は相当部分を示す。
明の一実施例を示すブロック図でちる。 ａ・・・ＳＲ目標データ、ｂ・・・ＳＳＲ目標データ、
Ｃ・・・方位角データ、；２）・・・第１のＦＩＦＯ形
メモサメモリ１・・・第２のＦＩＦＯ形メモ’Ｊ 、：
８１・・・相関合成回路。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 方位角方向の走査を行うパルスレーダのエコーと、この
パルスレーダの走査と同期した方位角方向の走査を行う
２次レーダのエコーとの相関によって目標エコーの分類
を行うレーダ装置において、上記パルスレーダのエコー
が受信処理されてディジタル信号列に変換されたＳＲ目
標データとこのＳＲ目標データに対する方位データとが
順次書込まれる第１のＦＩＦＯ（ｆｉｒｓｔ−ｉｎ−ｆ
ｉｒｓｔ ｏｕｔ、先入れ先出し）形メモリ、 上記２次レーダのエコーが受信処理されてディジタル信
号列に変換されたＳＳＲ目標データとこのＳＳＲ目標デ
ータに対する方位データとが順次書込まれる第２のＦＩ
ＦＯ形メモリ、 上記第１及び第２のＦＩＦＯ形メモリの内容を書込み順
に読出して相関合成処理を行う相関合成回路を備えたこ
とを特徴とするレーダ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165853A JPS6144380A (ja) | 1984-08-06 | 1984-08-06 | レ−ダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165853A JPS6144380A (ja) | 1984-08-06 | 1984-08-06 | レ−ダ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6144380A true JPS6144380A (ja) | 1986-03-04 |
Family
ID=15820234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59165853A Pending JPS6144380A (ja) | 1984-08-06 | 1984-08-06 | レ−ダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6144380A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5583165A (en) * | 1978-12-19 | 1980-06-23 | Japan Storage Battery Co Ltd | Manufacturing method of positive electrode plate for alkaline cell |
| JPH01207684A (ja) * | 1987-12-23 | 1989-08-21 | Hollandse Signaalapparaten Bv | サーチレーダ方式 |
| US8011933B2 (en) | 2009-05-22 | 2011-09-06 | Yamaichi Electronics Co., Ltd. | Substrate connecting connector and semiconductor device socket, cable connector, and board-to-board connector having substrate connecting connector |
| KR20230068827A (ko) * | 2021-11-11 | 2023-05-18 | 이은수 | 선회력이 향상된 선박 |
-
1984
- 1984-08-06 JP JP59165853A patent/JPS6144380A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5583165A (en) * | 1978-12-19 | 1980-06-23 | Japan Storage Battery Co Ltd | Manufacturing method of positive electrode plate for alkaline cell |
| JPH01207684A (ja) * | 1987-12-23 | 1989-08-21 | Hollandse Signaalapparaten Bv | サーチレーダ方式 |
| US8011933B2 (en) | 2009-05-22 | 2011-09-06 | Yamaichi Electronics Co., Ltd. | Substrate connecting connector and semiconductor device socket, cable connector, and board-to-board connector having substrate connecting connector |
| KR20230068827A (ko) * | 2021-11-11 | 2023-05-18 | 이은수 | 선회력이 향상된 선박 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0044562A1 (en) | Vector data processor | |
| US3860924A (en) | Moving target indicator system | |
| US4104629A (en) | Marine radar interrogator-transponder target detection, identification, and range measurement system | |
| US7184493B1 (en) | Pulse sorting apparatus for frequency histogramming in a radar receiver system | |
| US4412220A (en) | Digital scan converter | |
| JPS6144380A (ja) | レ−ダ装置 | |
| US4668950A (en) | Encoding apparatus and method for a position coded pulse communication system | |
| EP0140597A2 (en) | Multimode radar | |
| JPH0158467B2 (ja) | ||
| US4364048A (en) | Interleaved sweep radar display for improved target detection | |
| US5787497A (en) | Direct memory access control device for a ring buffer | |
| US3978480A (en) | Method of identifying the patterns of radar signals | |
| US4627075A (en) | Method of identifying possible valid data pulses in a position coded pulse train | |
| US4748446A (en) | Position coded pulse train | |
| US4241310A (en) | Delay line digital code detector | |
| US3307184A (en) | Digital video correlator | |
| US4052721A (en) | Multi-target tracker for tracking near co-range targets | |
| US5047993A (en) | Detection and classification for multi-beam sonar systems | |
| JPS61104275A (ja) | レ−ダ・ビデオ信号の合成方式 | |
| US4355312A (en) | Radar signal processor | |
| US4008471A (en) | Correlator to reduce bin straddle in a collision avoidance system | |
| US4680722A (en) | Arrangement for determining the starting instant of the leading edge of a high-frequency pulse | |
| JPH0242438B2 (ja) | ||
| US5278566A (en) | Radar apparatus | |
| JPS60147667A (ja) | 航跡表示装置 |