JPS614375A - Signal inserting device - Google Patents
Signal inserting deviceInfo
- Publication number
- JPS614375A JPS614375A JP12600084A JP12600084A JPS614375A JP S614375 A JPS614375 A JP S614375A JP 12600084 A JP12600084 A JP 12600084A JP 12600084 A JP12600084 A JP 12600084A JP S614375 A JPS614375 A JP S614375A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- video signal
- input terminal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、磁気記録再生装置、テレビジョン装置などに
利用される複合映像信号へ白色の文字や図形を挿入する
ための簡易的な信号挿入装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a simple signal insertion device for inserting white characters and figures into a composite video signal used in magnetic recording/reproducing devices, television devices, etc. It is something.
従来例の構成とその問題点 第1図に従来の信号挿入装置の一例を示す。Conventional configuration and its problems FIG. 1 shows an example of a conventional signal insertion device.
第1図において、第1の入力端子1に複合映像信号が加
えられ、クランプ回路2で同期信号先端の電位がクラン
プされた後、クリップ回路3に供給される。クリップ回
路3は、トランジスタQ1、Q2と電流源工1と、電圧
源v1とスイッチS1とで構成されておシ、トランジス
タQ1のベースには前記クランプ回路2の出力が供給さ
れ、トランジスタQ2のベースには、第2の入力端子4
に供給される制御信号によって開閉するスイッチS1を
介して、電圧源v1が接続され、トランジスタQ1のコ
レクタはトランジスタQ2のコレクタとともに電源供給
端子5に接続され、トランジスタQ1のエミッタはトラ
ンジスタQ2のエミッタとともに、電流源工1を介して
接地されるとともに出力端子6に接続されている。In FIG. 1, a composite video signal is applied to a first input terminal 1, and after the potential at the tip of the synchronizing signal is clamped by a clamp circuit 2, it is supplied to a clip circuit 3. The clip circuit 3 is composed of transistors Q1 and Q2, a current source 1, a voltage source V1, and a switch S1.The output of the clamp circuit 2 is supplied to the base of the transistor Q1, and the output of the clamp circuit 2 is supplied to the base of the transistor Q2. , the second input terminal 4
A voltage source v1 is connected via a switch S1 which is opened and closed by a control signal supplied to the switch S1, the collector of the transistor Q1 is connected together with the collector of the transistor Q2 to the power supply terminal 5, and the emitter of the transistor Q1 is connected together with the emitter of the transistor Q2. , are grounded via the current source 1 and connected to the output terminal 6.
以上の様々構成の信号挿入装置において、例えば第2図
人の様な複合映像信号が第1の入力端子1に供給され、
第2図Bの様な制御信号が第2の入力端子4に供給され
た場合、第2の入力端子4がHレベルの期間だけスイッ
チS1が閉じてトランジスタQ2のベース電位が、電圧
源v1の出力電圧v1となり、出力端子6には第2図C
の様に第2の入力端子4がHレベルの期間だけV’1
= V 1− VBE2
なる電位にクリップされた信号を得ることができる。(
ただし、VBE2はトランジスタQ2のベース・エミッ
タ間電圧である。)すなわち、第2の入力端子4に供給
する制御信号によって、第1の入力端子1に供給された
複合映像信号にテレビジョン画面上で白色に見える文字
あるいは図形を挿入することができる。In the signal insertion device having various configurations as described above, a composite video signal such as the one shown in FIG. 2 is supplied to the first input terminal 1,
When a control signal as shown in FIG. 2B is supplied to the second input terminal 4, the switch S1 is closed only while the second input terminal 4 is at the H level, and the base potential of the transistor Q2 is changed to the voltage source v1. The output voltage becomes v1, and the voltage at the output terminal 6 is shown as C in Figure 2.
V'1 only during the period when the second input terminal 4 is at H level as shown in
A signal clipped to a potential of = V 1 - VBE2 can be obtained. (
However, VBE2 is the base-emitter voltage of the transistor Q2. ) That is, by means of a control signal supplied to the second input terminal 4, characters or figures that appear white on the television screen can be inserted into the composite video signal supplied to the first input terminal 1.
しかしながら、クランプ回路2のクランプ電位のバラツ
キや、電圧源v1の出力電圧v1のバラツキ等によって
クリップ電位が相対的に低下すると、第2図りの様に映
像信号レベルが大きい、すなわち明るい画面では挿入さ
れるべき信号が映像4 ヶつゆ、、。。−1うよ
、うヶ1つ7、ありえ。However, if the clipping potential decreases relatively due to variations in the clamping potential of the clamp circuit 2, variations in the output voltage v1 of the voltage source v1, etc., the video signal level is high as shown in the second diagram, that is, on a bright screen, insertion is not possible. The signal that should be used is video 4. . -1 yes, yes 7, yes.
さらに、上記の様な構成の信号挿入回路を映像信号の自
動利得制御装置の利得制御ループ内に設けだ場合、挿入
された信号が映像信号の白レベルよシ大きくなると映像
信号の利得が異常に抑え適寸れてしまりという欠点もあ
った。Furthermore, if a signal insertion circuit with the above configuration is installed in the gain control loop of an automatic gain control device for video signals, if the inserted signal becomes larger than the white level of the video signal, the gain of the video signal will become abnormal. There was also the drawback that it was too small to fit properly.
発明の目的
本発明は、上記従来例の欠点を除去するものであり、比
較的簡単な構成で、構成素子のバラツキや映像信号レベ
ルの変化による挿入信号レベルの変化が少なく、かつ映
像信号の自動利得制御装置の利得制御ループ内に設けた
場合でも利得制御動作を乱さないという優れた信号挿入
装置を提供するものである。OBJECTS OF THE INVENTION The present invention eliminates the drawbacks of the above-mentioned conventional examples, and has a relatively simple configuration, with little change in the inserted signal level due to variations in component elements or changes in the video signal level, and automatic processing of the video signal. An object of the present invention is to provide an excellent signal insertion device that does not disturb gain control operation even when installed in a gain control loop of a gain control device.
発明の構成
本発明は、第1の入力端子に入力される複合映像信号の
同期信号先端部の直流電位を一定電位にクランプするク
ランプ回路と、第2の入力端子に入力される制御信号に
同期して上記クランプ回路出力信号の同期信号側を第1
のレベル値なる電位にクリップするクリップ回路と、上
記第2の入力端子に入力される制御信号に同期して上記
クランプ回路出力信号に第2のレベル値なる電圧を加算
する加算器とを具備し、挿入される信号のレベルが、映
像信号レベルが比較的小さい場合は主として上記第1の
レベル値によって決定され、逆に映像信号レベルが比較
的大きい場合には主として上記第2のレベル値によって
決定されるような構成とすることによって上記目的を実
現するものである。Structure of the Invention The present invention includes a clamp circuit that clamps the DC potential at the leading end of a synchronization signal of a composite video signal input to a first input terminal to a constant potential, and a clamp circuit that clamps the DC potential of the synchronization signal tip of a composite video signal input to a first input terminal, and connect the synchronizing signal side of the clamp circuit output signal to the first
and an adder that adds a voltage corresponding to a second level value to the output signal of the clamp circuit in synchronization with a control signal input to the second input terminal. , when the video signal level is relatively low, the level of the inserted signal is determined mainly by the first level value, and conversely, when the video signal level is relatively high, it is mainly determined by the second level value. The above object is achieved by configuring the system as follows.
実施例の説明
第3図に本発明による信号挿入装置の一実施例であり、
第1図と同一部分については同一番号で示している。第
3図において、第1の入力端子1に複合映像信号が加え
られ、クランプ回路2で同期信号先端の電位が一定電位
にクランプされた後、加算器7に供給される。加算器7
は、トランジスタQ3ど抵抗R1と、電流源I2.I3
とスイソスS2とで構成されており、トランジスタQ3
のベースには前記クランプ回路2の出力が供給され、エ
ミッタは抵抗R1を介して電流源I2.スイッチS2の
一端、およびクリップ回路2の入力側に接続され、コレ
クタは電源供給端子5に接続されている。スイッチS2
は、第2の入力端子4に供給される制御信号によって開
閉し、そのもう一端は電流理工3に接続されている。DESCRIPTION OF EMBODIMENTS FIG. 3 shows an embodiment of a signal insertion device according to the present invention.
The same parts as in FIG. 1 are indicated by the same numbers. In FIG. 3, a composite video signal is applied to a first input terminal 1, and after the potential at the tip of the synchronization signal is clamped to a constant potential by a clamp circuit 2, it is supplied to an adder 7. Adder 7
are transistor Q3, resistor R1, and current source I2. I3
and Swissos S2, and transistor Q3
The output of the clamp circuit 2 is supplied to the base of the clamp circuit 2, and the emitter is connected to the current source I2. through a resistor R1. It is connected to one end of the switch S2 and the input side of the clip circuit 2, and its collector is connected to the power supply terminal 5. switch S2
is opened and closed by a control signal supplied to the second input terminal 4, and the other end thereof is connected to the electric current engineer 3.
クリップ回路3は、トランジスタQ1.Q2と電流理工
1と電圧源v1とスイッチS1とで構成されており、ト
ランジスタQ1のベースには前記加算器の出力が供給さ
れ、トランジスタQ2のベースには、第2の入力端子4
に供給される制御信号によって開閉するスイッチS1を
介して電圧源v1が接続され、トランジスタQ11Q2
のコレクタはともに電源供給端子6に接続され、エミッ
タはともに電流理工1を介して接地されるとともに出力
端子6に接続されている。The clip circuit 3 includes transistors Q1. Q2, a current source 1, a voltage source v1, and a switch S1, the base of the transistor Q1 is supplied with the output of the adder, and the base of the transistor Q2 is connected to a second input terminal 4.
A voltage source v1 is connected through a switch S1 which is opened and closed by a control signal supplied to the transistor Q11Q2.
The collectors of both are connected to the power supply terminal 6, and the emitters of both are grounded via the current wire 1 and connected to the output terminal 6.
以上の様な構成の信号挿入装置において、例えば第4図
Aの様な複合映像信号が第1の入力端子1に供給され、
第4図Bの様な制御信号が第2の入力端子4に供給され
た場合、第2の入力端子4がHレベルの期間だけスイッ
チS2が閉じて加算器の出力、すなわちトランジスタQ
1のベース電位は、第2のレベル値すなわち U2=R
1・工3だけ上がり、第4図Gの様な信号となる。In the signal insertion device configured as described above, a composite video signal as shown in FIG. 4A is supplied to the first input terminal 1,
When a control signal as shown in FIG.
The base potential of 1 is the second level value, that is, U2=R
The signal increases by 1 and 3, resulting in a signal as shown in Figure 4G.
さらに、第2の入力端子4が白レベルめ期間だけスイッ
チS1が閉じてトランジスタQ2の/< −スミ位が電
圧源v1の出力電圧v1となり、出力端子6に得られる
信号は、第1のレベル値、すなわち
v′1−■1−vBE2
なる電位に同期信号側がクリップされて第4図りの様に
なる。ただし、V BH3はトランジスタQ2のベース
・エミッタ間電圧とする。すなわち、第2の入力端子4
に供給する制・御信号によって、第1の入力端子1に供
給される複合映像信号にテレビジョン画面上で白色に見
える文字や図形を挿入することができる。また出力端子
6における複合映像信号のペデスタル部の電位をVp
とすると、挿入される信号のレベルは、映像信号レベル
UsがUs(V’1−Vp −U 2 (D場合には第
1のレベルj 値v′1テ決定サレす
Us)V’1−vp−U2(7)場合には映像信号レベ
ルUsと第2のレベル値U2との和で決定される。Further, the switch S1 is closed for a period when the second input terminal 4 is at the white level, and the /<-segment level of the transistor Q2 becomes the output voltage v1 of the voltage source v1, and the signal obtained at the output terminal 6 is at the first level. The synchronizing signal side is clipped to a potential of v'1 - 1 - vBE2, resulting in the result as shown in the fourth diagram. However, VBH3 is the base-emitter voltage of transistor Q2. That is, the second input terminal 4
By means of control signals supplied to the first input terminal 1, characters and figures that appear white on the television screen can be inserted into the composite video signal supplied to the first input terminal 1. In addition, the potential of the pedestal portion of the composite video signal at the output terminal 6 is set to Vp.
Then, the level of the signal to be inserted is such that the video signal level Us is Us(V'1-Vp-U2 (in case D, the first level j value v'1 is determined)V'1- In the case of vp-U2 (7), it is determined by the sum of the video signal level Us and the second level value U2.
したがって、映像信号レベルVsの犬/J%や構成素子
のバラツキにかかわらず、挿入される信号のしゝル“が
第1のレベル値v′1によって決定されるレベルのバラ
ツキ最小値よりも小さくなることがなく、かつ挿入され
る信号と映像信号とのレベル差が第2のレベル値U2の
バラツキ最小値より小さくなることがないので、テレビ
ジョン画面上において安定したコントラストでかつ安定
した明るさの信号挿入を実現できる。また周辺回路の合
理化のため信号挿入装置を映像信号の自動利得制御装置
の利得制御ループ内に設けるような場合においても、第
1のレベル値v′1が映像信号の白レベルよりも若干小
さくなるように設定することによって、映像信号の利得
は同期信号レベルと映像信号レベルと第2のレベル値U
2との和が正規のレベル値となるような利得よりも抑え
込まれることがないので有利である。Therefore, regardless of the J% of the video signal level Vs or the variations in the constituent elements, the level of the inserted signal is smaller than the minimum level variation determined by the first level value v'1. Also, the level difference between the inserted signal and the video signal is never smaller than the minimum variation value of the second level value U2, so stable contrast and stable brightness can be achieved on the television screen. In addition, even when a signal insertion device is installed in the gain control loop of an automatic gain control device for video signals in order to rationalize peripheral circuits, the first level value v′1 of the video signal By setting the gain to be slightly smaller than the white level, the gain of the video signal is determined by the synchronization signal level, the video signal level, and the second level value U.
This is advantageous because the gain is not suppressed more than the gain for which the sum with 2 becomes a normal level value.
なお上述例においては、クランプ回路2の出力を入力と
する加算器7の出力をクリップ回路3に供給する様な構
成としているが、逆にクランプ回路2の出力を入力とす
るクリップ回路3の出力を加算器7に供給する様な構成
としても全く同様の効果を得ることができる。In the above example, the output of the adder 7 which receives the output of the clamp circuit 2 as an input is supplied to the clip circuit 3, but conversely, the output of the clip circuit 3 which receives the output of the clamp circuit 2 as an input Exactly the same effect can be obtained even if the configuration is such that the adder 7 is supplied with .
発明の詳細
な説明したように、本発明によれば非常に簡単な構成で
、映像信号レベルの大小や構成素子のバラツキにかかわ
らず、テレビジョン画面上において安定したコントラス
トでかつ安定した明るさの白色の文字や図形を挿入する
ことが可能であり、かつ映像信号の自動利得制御装置の
利得制御ループ内に設けた場合でも何等付加的な回路を
必要としないという優れた信号挿入装置を実現でき、実
用上極めて有用なものである。As described in detail, according to the present invention, with a very simple configuration, it is possible to maintain stable contrast and stable brightness on a television screen, regardless of the magnitude of the video signal level or variations in component elements. An excellent signal insertion device that can insert white characters and figures and does not require any additional circuitry even when installed in the gain control loop of an automatic gain control device for video signals has been realized. , which is extremely useful in practice.
第1は従来の信号挿入装置の一例を示す回路図、第2図
はその動作を説明するための波形図、第3図は本発明に
よる信号挿入装置の一実施例を示す回路図、第4図はそ
の動作を説明するための波形図である。
1・・・・・・第1の入力端子、2・・・・・・クラン
プ回路、3・・・・・・クリップ回路、4・・・1第2
の入力端子、6・・・・・・電源供給端子、6・・・・
・・出力端子、7・・・・・・加算器。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
第2図
第3図
−3;1 is a circuit diagram showing an example of a conventional signal insertion device; FIG. 2 is a waveform diagram for explaining its operation; FIG. 3 is a circuit diagram showing an embodiment of the signal insertion device according to the present invention; The figure is a waveform diagram for explaining the operation. 1...First input terminal, 2...Clamp circuit, 3...Clip circuit, 4...1 second
Input terminal, 6... Power supply terminal, 6...
...Output terminal, 7...Adder. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Figure 3 Figure-3;
Claims (1)
端部の直流電位を一定電位にクランプするクランプ回路
と、第2の入力端子に入力される制御信号に同期して上
記クランプ回路出力信号の同期信号側を第1のレベル値
の電位にクリップするクリップ回路と、上記第2の入力
端子に入力される制御信号に同期して上記クランプ回路
出力信号に第2のレベル値の電圧を加算する加算器とを
具備することを特徴とする信号挿入装置。A clamp circuit that clamps the DC potential at the tip of the synchronization signal of the composite video signal input to the first input terminal to a constant potential, and a clamp circuit output signal in synchronization with the control signal input to the second input terminal. a clip circuit that clips the synchronization signal side of the synchronous signal side to a potential of a first level value, and adds a voltage of a second level value to the output signal of the clamp circuit in synchronization with a control signal input to the second input terminal. 1. A signal insertion device comprising: an adder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12600084A JPS614375A (en) | 1984-06-19 | 1984-06-19 | Signal inserting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12600084A JPS614375A (en) | 1984-06-19 | 1984-06-19 | Signal inserting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS614375A true JPS614375A (en) | 1986-01-10 |
Family
ID=14924239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12600084A Pending JPS614375A (en) | 1984-06-19 | 1984-06-19 | Signal inserting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS614375A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0323851A2 (en) * | 1988-01-08 | 1989-07-12 | BULGARSKA TELEVISIA kam KOMITET sa TELEVISIA i RADIO | Method and apparatus for entering symbols into a programme televion signal |
-
1984
- 1984-06-19 JP JP12600084A patent/JPS614375A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0323851A2 (en) * | 1988-01-08 | 1989-07-12 | BULGARSKA TELEVISIA kam KOMITET sa TELEVISIA i RADIO | Method and apparatus for entering symbols into a programme televion signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2665735B2 (en) | Clamp circuit | |
JPH0547026B2 (en) | ||
US4254434A (en) | Video signal mixing system | |
JPS614375A (en) | Signal inserting device | |
US6204892B1 (en) | Circuit for clamping pedestal signal | |
JPS628990B2 (en) | ||
US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
JPS61242185A (en) | Signal insertion device | |
JP2540849B2 (en) | Video signal processing circuit | |
JPS61128688A (en) | Clamp device | |
JPH0339980Y2 (en) | ||
CA1128653A (en) | Video signal mixing system | |
JPH0327678A (en) | Clamp circuit | |
JPH0214803B2 (en) | ||
KR940006304Y1 (en) | Noise preventing circuit of vcr | |
KR890003222B1 (en) | Integrated circuit for composite synchronizing signal separation and high frequence digital synchronizing separation | |
JP3208569B2 (en) | Clamp circuit | |
KR910006566Y1 (en) | Audio mute circuit | |
JPH09187029A (en) | Dc level shift circuit | |
JP2573644B2 (en) | Video signal switching device | |
KR800001740Y1 (en) | Automatic gain control apparatus | |
JPS6150192A (en) | Display unit | |
JPS5920781U (en) | automatic white control device | |
JPS5828794B2 (en) | Hue control signal generation circuit | |
JPS5947909B2 (en) | Synchronous separation device |