JPS6143742B2 - - Google Patents

Description

【発明の詳細な説明】 〔本発明の分野〕 本発明は多重レベルのデータ記憶階層に関し、
更に具体的には、そのような階層において上位レ
ベルから下位レベルへデータを転送することに関
して、そのような階層を制御することに関する。

〔先行技術の説明〕

周辺データ記憶階層は、Edenその他による米
国特許第3569938号によつて示唆されるように、
みかけの記憶装置を与えるため、多年の間使用さ
れてきた。Edenその他の教示によれば、要求時
ページング又はリクエスト・システムにおいて
は、データを高速記憶装置（バツフア）へ貯蔵す
ることによつて、周辺記憶システムは大容量を有
する外観をとることができ、かつデータへの高速
アクセスが可能となる。この高速アクセスは、バ
ツキング・ストアによつて可能となるアクセスよ
りも早い。更に、Edenその他の教示によれば、
バツキング・ストアは磁気テープ・レコーダや磁
気デイスク・レコーダのように保存性のデータ記
憶装置であつてよく、前面ストアは磁気コア・メ
モリの如く排持久性のものであつてよい。メモリ
技術の進歩にともなつて、前面ストアは、現在典
型的には半導体型のメモリ素子から作られてい
る。米国特許第3839704号は、他の形式の記憶階
層を説明している。

記憶階層の重要な局面は、データの完全性を保
証することである。即ち、中央処理ユニツト
（CPU）又はデータ処理装置のようなユーザから
受取られたデータは、正確に、又はエラーが存在
する旨の表示とともに供給ユニツトへ戻されねば
ならない。従つて、記憶階層においては、保存性
記憶装置のためにデータを高レベルから低レベル
へ移動させるとともに、高レベルでデータを制限
して他のデータを高速アクセスに備えて記憶させ
ることが通常の典型的なやりかたである。米国特
許第4020466号は、高レベル・ストアからバツキ
ング・ストアへ変化したデータを複写する技術を
教える。米国特許第4077059号は、所定の条件の
下で複写データを戻す技術（コピーバツク）を教
える。そのようなコピーバツク動作は記憶階層の
効率的時間を消費する。即ち、コピーバツクされ
るデータが多いと、現用ユニツトによるデータの
アクセスは能率が悪くなる。この問題は、米国特
許第3588839号によつて部分的に解消することが
できる。この米国特許は、高レベル記憶ユニツト
から低レベル記憶装置へコピーバツクされるデー
タを、変更されたデータに限る技術を教えてい
る。即ち、バツキング・ストアに記憶されたデー
タと、前面ストアに記憶されたデータとの間に不
一致がある場合にコピーバツクが行なわれる。

記憶階層は種々の形態を有する。例えば、
Edenその他による米国特許第3569938号によれ
ば、１個の高速ストアがいくつかのユーザにサー
ビスを与える。米国特許第3735360号は、各プロ
セツサがそれ自体の高速ストア又はキヤツシユを
有することが可能である技術を教える。更に、記
憶階層の効率は、所定のデータをキヤツシユ又は
高速記憶機構へ貯蔵するために使用されるアルゴ
リズム及び制御機構によつて影響を受ける。米国
特許第3898624号は、バツキング・ストアから前
面ストア（又はキヤツシユ）へデータを取出す時
間変化が、現用CPUで実行されているプログラ
ムに従つて、コンピユータ・オペレータによつて
選択される技術を示す。このように、キヤツシユ
又は階層の上位レベルに存在するデータはCPU
によつて必要とされるデータであり、必要とされ
ない余分のデータはキヤツシユに存在させないよ
うにして、多くの有用なデータが高レベルの記憶
機構に記憶されるようにすることが望まれる。こ
れらの動作は、全く複雑となる。従つて、記憶階
層をどの程度良好に管理するかを評価するため、
記憶階層の評価プログラムが使用されてきた。米
国特許第3964028号及び第4068304号は、これらの
目的を達成するため、記憶階層の効率を監視する
技術を開示している。それでもなお、各種の記憶
階層において、データの完全性を確保しつつ、最
適の効率を達成するため多くの技術的改善がなさ
れねばならない。記憶階層に関する多くの改善
は、現用CPUへ接続されたキヤツシユ及びメイ
ン・メモリの組合せについてなされてきた。メイ
ン・メモリとキヤツシユを組合せる原理は、最初
Edenその他によつて示唆されたように、周辺シ
ステムのデータを貯蔵しかつバツフアリングする
ことと関連して教示されてきた。Edenその他に
よる教示は、ホスト・プロセツサの外部でデータ
を貯蔵するか又はバツフアリングすることに関す
る。勿論、Edenその他の以前においても、CPU
のために磁気テープ及びデイスク・ユニツトから
のデータをバツフアリング又は貯蔵するため、メ
イン・メモリが使用されてきた。即ち、メイン・
メモリは、CPUの作業メモリとして使用される
のみならず、周辺装置のバツフアとしても使用さ
れた。

ある種のデータ記憶システムはユーザ・データ
を記憶し、また他の種のデータ記憶システムはペ
ージング及びスワツピング・データを記憶する。
これらのデータは、ページングないしスワツピン
グ・プログラム・データ・セツトと関連して使用
されることができる。このようにページング・ス
トアの例は、IBM2305固定ヘツド記憶装置であ
る。この装置は、IBM社から出版された
「IBM2835固定ヘツド記憶制御装置及びIBM2305
固定ヘツド記憶装置の参照マニユアル」
（Reference Manual for IBM2835 Storage
Control and IBM2305 Fixed Head Storage
Module）に説明されている。この周辺データ記
憶システムは、記憶されたデータへ迅速にアクセ
スする磁気記憶ドラムを含む。磁気記憶ドラムの
記憶容量は制限されているので、より大きな容量
を必要とするより大型のホストは、IBM2305固定
ヘツド記憶装置が最大の効率を発揮できるほど効
率的に使用することができなかつた。足りない容
量は、デイスク型の直接アクセス記憶装置によつ
て補われた。特に、スワツピング・データ・セツ
トが使用される場合、即ち、ホストと周辺メモリ
との間で大量のシーケンシヤル・データ・セツト
が迅速に転送される場合に、上記のような問題が
生じた。効率を犠牲にすることなく、記憶容量の
制限を除くため、IBM2305固定ヘツド記憶装置に
代えて階層記憶装置を使用することができる。

ランダム・アクセス排持久性前面ストアと
DASDバツキング・ストアとを有するデータ記憶
階層において、前面ストア（キヤツシユ）と
DASDとの間のデータ転送は適当にグループ化さ
れねばならない。その場合、単純にして効率的な
データ転送グループ化機構が、ホストの介入なし
にそのような転送に必要な時間を減少させるため
に望まれる。特に、キヤツシユの記憶スペースが
他のデータを記憶するために必要とされる前に、
キヤツシユからのDASDへデータを移すことが望
まれる。キヤツシユからDASDへ、スペースが必
要とされる前に、変更されたデータを移す技術
は、1981年５月のIBM技術開示報告第23巻12号の
5426頁及び5427頁に記載されている（IBM
Technical Disclosure Bulletin、Volume 23、
No.12、May 1981）。この文献の記事によれば、
LRU（least recently used）−MRU（most
recently used）リストにおいて変更されたデー
タが走査される。それは、前面ストア（キヤツシ
ユ）からバツキング・ストアへ、変更されたデー
タの複写を転送して、置換アルゴリズムが呼出さ
れた時、データがキヤシユからバツキング・スト
アへ転送される必要がないようにするためであ
る。この先行技術は、置換アルゴリズムを有効に
働かせるため、LRU端部からLRU−MRUリスト
を走査して、キヤツシユからDASDデータを転送
する技術を教えている。しかし、それは、データ
のブロツク転送を実行するため、関連したデータ
をバツチしたりグループ化したりする技術を教示
していない。

〔本発明の要約〕

本発明の目的は、データ記憶階層のために、効
率的なデータ・グループ化制御装置を提供するこ
とである。

本発明に従えば、キヤツシユ（通常、非持久性
を有する）置換オーバレイ制御リストが維持され
る。そのようなリストは、LRUに基いているこ
とが望ましいが、他の基準を使用してもよい。所
定時間の間に、バツキング・ストア（保存性を有
する）へ移動されるべきキヤツシユ中の変更され
たデータを発見するため、キヤツシユ置換オーバ
レイ制御リストが走査される。バツキング・スト
アはDASDであつてよい。キヤツシユ置換オーバ
レイ制御リストは、前面ストアにおけるアドレス
可能記憶スロツトの全ての所定の百分率である利
用可能閾値（可用閾値）を有する。キヤツシユ置
換オーバレイ制御リスト上のスロツトであつて可
用閾値より下のスロツトが走査されると、キヤツ
シユからDASDへデータ転送が開始される。その
ような転送を開始する前に、第２のより高い閾値
（グループ化閾値又はバツチ閾値と呼ばれる）の
下にあるキヤツシユの全てのデータ・スロツトが
走査される。それは、キヤツシユ内の所定の限界
に至るまでの全てのデータについて、変更されか
つバツキング・ストアの同じアクセス遅延境界内
に存在するデータを決定するためである。DASD
において、遅延境界は、トラツクの１つのシリン
ダからトラツクの他のシリンダへ切換えられる。
所定の限界は、キヤツシユへの（及びキヤツシユ
からの）データ転送特性によつて決定される。１
度、関連したデータ・ブロツクの全てが決定され
ると、それらデータ・ブロツクは１つの待ち行列
へグループ化される。次いで、データ転送が開始
される。

本発明の第２の局面に従えば、放棄リストが維
持される。放棄されるべきデータ・ブロツクを発
見するため、先ず放棄リストが検査される。デー
タ書込転送を開始する前に、放棄されるべきブロ
ツクの全てが先ず放棄される。このようにして、
キヤツシユのアドレス可能記憶領域は、第１に放
棄されることのできるデータに基いて、第２にバ
ツキング・ストアに記憶されねばならないデータ
に基いて、データ記憶のために割当可能とされる
か、又は自由に（解放）される。

〔実施例の説明〕

ここで図面を参照する。これらの図面におい
て、同一の番号は同一の構成部分を示す。階層周
辺データ記憶システム１０は、ホスト・プロセツ
サ（以下、ホストともいう）１１のためにデータ
信号を受取り、それを記憶し、又はそれを供給す
るため、ホスト１１へ接続される。記憶システム
１０の典型的アプリケーシヨンにおいて、ホスト
１１は中央処理ユニツト（CPU）を含む。他の
アプリケーシヨンにおいて、ホスト１１は１つの
仮想計算機であつても、ハードウエアCPUの上
で走る１組の仮想計算機であつてもよい。更に、
ホスト１１は多重プロセツサであつても、付加プ
ロセツサなどを有する単一プロセツサであつても
よい。本発明は非常に多様な記憶システム１０に
適用することができるが、望ましい実施態様とし
ては、データ・セツトのページング及びスワツピ
ングを処理するページング周辺データ記憶システ
ムに応用する場合もある。概して、そのようなペ
ージング及びスワツピング・データ・セツトは、
ホスト１１のためにプログラム・データ・セツト
を記憶することに関連している。そのような場
合、記憶システム１０は、通常、単一のホストへ
付加される。しかし、一般的アプリケーシヨンの
周辺記憶システムは、複数のホストへ付加される
ことができる。本発明は、周辺データ記憶システ
ムのいずれの型式に対しても適用することができ
る。

記憶システム１０とホスト１１との間の通信
は、複数のＩ／Ｏ接続１２−１５を介して実行さ
れる。Ｉ／Ｏ接続１２−１５は、IBMシステム／
370の入出力週辺チヤンネルに従つて構成され
る。そのようなＩ／Ｏ接続（通常、システム及び
サブチヤンネルと呼ばれる）は周知であるから、
これ以上説明しない。記憶システム１０は、複数
のDASD１６（Ｄ０，Ｄ１と表示される）を含む
低位（又はバツキング）記憶装置部分を有する。
記憶システム１０に関して、ホスト１１によつて
実行されるデータのアクセス及び記憶の全ては、
DASD１６をアドレスすることによつてなされ
る。このアドレシングは、チヤンネル指令ワード
（CCW）１９及びＩ／Ｏ接続１２−１５のアーキ
テクチヤーを使用することによつて達成される。
典型的には、チヤンネル指令ワード１９は、アド
レス・バイト２０を含む。アドレス・バイト２０
は、指令を受取るべき制御ユニツト（CU）を指
定する複数のビツトを含む。第２群のビツトは、
アクセスされるべきDASD１６を独特に指定す
る。記憶システム１０において、DASD１６の
各々は複数の論理装置アドレスを有する。例え
ば、装置Ｄ０は４つのアドレスの１つによつてア
ドレスされることができる。そのような複数アド
レシングは、IBM2305固定ヘツド記憶装置におい
て、制限された範囲で実行されてきた。各装置に
対する論理アドレスはアドレス・バイト２０の他
のビツトによつても表示される。本実施例におい
ては、４つの論理アドレスの１つを指定して
DASD１６をアドレスするため、２つの論理装置
アドレス・ビツトがホスト１１によつて使用され
るものと仮定する。即ち、アドレス・ビツト00
は、DASD１６に対する直接アクセスを指示す
る。この場合、ホスト１１は、あたかも記憶シス
テム１０が階層システムではないかの如く、
DASD１６に関して動作する。アドレス・ビツト
が01、10、11に等しい時、後述するように、
DASD１６のみかけの効率がそれらの３つの論理
装置アドレスによつて改善されるように、階層シ
ステムがアクセスされ、DASD１６からデータが
取出され、又はそこへデータが与えられる。

CCW１９の第２のバイトは指令バイト２１で
ある。指令バイト２１は、どのような機能が実行
されるべきかを、記憶システム１０へ指示するコ
ードを含む。例示された指令SPPは、ページン
グ・パラメータ・セツト（モード・セツト）指令
である。第３のバイトは指令修飾バイト２２であ
る。指令修飾バイト２２は複数の制御フイールド
を有し、これらの制御フイールドは、記憶システ
ム１０に対して、指令バイト２１で示された指令
を実行するための各種のモードを表示する。例え
ば、１つのビツトSEQは、記憶システム１０に
対して、来たるべき転送動作で転送されるべきデ
ータがシーケンシヤル・データであることを知ら
せる。バイト２２のSEQビツトがシーケンシヤ
ル・データであることを示す時、追加の指令修飾
バイト（図示されず）がCCW１９に含まれる。
この指令修飾バイトは、DASD１６からホスト１
１へ（又は、この逆方向へ）シーケンシヤルなデ
ータ・セツトとして転送されるべきデータ・ブロ
ツク又はデータ・セグメントの数を示す。そのよ
うなシーケンシヤルなデータ・セツトは、ページ
ング環境においてしばしばスワツピング・デー
タ・セツトと呼ばれる。更に、バイト２２はRD
ビツトによつて「読出し及び放棄」を指定するこ
とができる。これは、１度ホスト１１が階層シス
テムからデータを取出した後は、そのデータはキ
ヤツシユから放棄されることができることを意味
する。DASD１６にあるデータは保存される。更
に、他の制御ビツトを使用することができる。

データ記憶階層は、半導体ランダム・アクセス
型のシステム・ストレージ３０を含む。システ
ム・ストレージ３０はDASD１６のためのキヤツ
シユ４０を有する。キヤツシング（貯蔵）原理は
周知であるから、DASD１６に対するキヤツシユ
４０の目的及び意味は詳細に説明しない。制御機
構３１はホスト１１から周辺指令を受取り、かつ
論理装置アドレスの１つを使用してDASD１６へ
アクセスするとともに、他の３つの論理装置アド
レスに基いてキヤツシユ４０とアクセスする。デ
ータは、キヤツシユ４０とDASD１６との間で、
ホスト動作に関して非同期的にかつ自動的に記憶
システム１０によつて転送される。その転送は、
ホスト１１とDASD１６との間のデータ転送と同
じ原理に基いて達成される。例えば、ホスト１１
は、直接モードにおいて、チヤネル・アダプタ３
２（個別的にCAA、CAB、CAC、CADと示され
る）、バス７０、直接アクセス・コントロール
（DAC）５６によつて制御されるデータ回路３
３、装置アダプタ３４、及び装置制御アタツチメ
ント（DCA）３５を介してDASD１６へアクセス
する。受取られたCCW１９は制御機構３１によ
つて解釈され、ホスト１１とDASD１６との間の
データ・フローの方向が決定されるとともに、こ
の種の周辺データ記憶装置を制御するための他の
機能が決定される。このような機能は周知であ
る。キヤツシユ４０とDASD１６との間の関係
は、実質的にホスト１１とDASD１６との間の関
係に等しい。即ち、ホスト１１は一連のCCWに
よつて制御機能を実行するが、制御機構３１は複
数の内部制御ワード（ICW）を使用して、キヤ
ツシユ４０とDASD１６との間のアクセスを実現
する。ICWは、後に説明するように、CCWと同
じような構成を有する。CCW１９に関してICW
２４を変更することによつて、データ転送動作の
或る程度の効率性が達成される。制御機構３１は
キヤツシユ・アクセス・コントロール（CAC）
６１を含む。CAC６１はシステム・ストレージ
３０を動作させ、ICW２４を使用しかつ直接ア
クセス・コントロール（DAC）５６を介して
DASD１６にアクセスする。チヤネル・アダブタ
３２に代つて、リンケージ・ポート（LKP）・レ
ジスタ２５がCAC６１とDAC５６との間の転送
を実現する。LKPレジスタ２５については、後
に第３図に関して説明する。

ICW２４は、CCWの指令バイト２１に対応す
る指令バイト２６を含む。同じ指令に対するコー
ドは同一であることに注意すべきである。追加の
指令が与えられてもよく、またCCW指令の或る
ものは無くてもよい。指令修飾バイト２７は連鎖
制御ビツトＣを含む。このビツトは、通常、チヤ
ネル・アダプタ３２を介してホスト１１から制御
機構３１へ与えられる連鎖表示と置換される。ホ
スト１１によつて与えられる連鎖表示は、抑制ア
ウト・タグ信号である。ICW２４のアドレス・
バイト２３は、DASD１６のアドレスの記憶され
たロケーシヨンを指定する。ICWでは、論理ア
ドレスは使用されない。事実として、制御機構３
１は、記憶階層へ与えられた論理アドレスの全て
を、実際の装置アドレス・ビツトへ変換する。ア
ドレス・バイト２８は、装置アドレスの記憶され
たロケーシヨンを指定するのみならず、シリン
ダ・アドレス(C)、ヘツド・アドレス（トラツク・
アドレス）（Ｈ）、レコード・アドレス（Ｒ）を指
定する。ブロツク・アドレスの中にあるデータ・
レコードは、大部分のデイスク記憶装置をアドレ
スする時に使用されるセクタ・アドレスに対応す
る。実施例において、１本のトラツク（Ｈアドレ
ス）の上に４つのレコードが与えられる。従つ
て、レコード・アドレスは１、２、３、４であ
り、これらは基準の回転地点に関してデイスクの
０゜、90゜、180゜、270゜の方向に対応する。設
計パラメータによつて、直交する方向とは異つた
実際の回転方向を指示するようにしてもよい。受
取られたレコード・アドレスは、全て４つの回転
レコード・アドレスの１つへ変換される。

キヤツシユ４０は、チヤネル・アダプタ３２及
びバス４１を介してホスト１１との間でデータ信
号を転送する。同様に、データ信号は、DASD１
６とキヤツシユ４０との間で、データ回路３３及
びバス４２を介して転送される。キヤツシユ４０
とホスト１１又はDASD１６との間で同時的転送
が望まれないならば、バス４１及び４２が１本の
バスへ結合され、このバスがデータ転送によつて
時分割される。数メガバイトを含む比較的大きな
メモリであるようなキヤツシユ４０にアクセスす
る場合、キヤツシユ・アクセス・コントロール６
１が、バス６４を介してハツシユ回路４４へ、装
置アドレス、シリンダ・アドレス及びレコード・
アドレスCHRを送る必要がある。マイクロコー
ドによつて機能が実行されてよいハツシユ回路４
４は、DASDアドレスをハツシユ・クラス・イン
デイケータへ変換する。キヤツシユ４０の記憶容
量はDASD１６よりはるかに小さいから、アクセ
スを容易にするため、DASD１６のアドレス範囲
は、ハツシユ・クラスと呼ばれるクラスへ集中さ
せられる。分散指標テーブル（SIT）４５は、ハ
ツシユ回路４４によつて限定されるクラスの各々
について１つのレジスタを有する。分散指標テー
ブル４５にあるレジスタの内容は、登録簿
（DIR）４３に対するアドレス・ポインタであ
る。登録簿４３は、DASD１６をアクセスするた
めに使用されるアドレスDCHRを含む。データが
キヤツシユ４０に記憶される時、DASD１６へ
DCHRアドレスとキヤツシユ４０のアドレスと
が、登録簿４３のエントリイ・レジスタに記憶さ
れる。複数の装置アドレスが１つのハツシユ・ク
ラスに対応するから、ハツシユ法を用いてキヤツ
シユ４０を走査するには、所与のハツシユ・クラ
ス内のエントリイ・レジスタを走査すればよいよ
うに、単一的にリンクされたハツシユ・クラス・
リストが登録簿４３のエントリイ・レジスタ中に
設けられる。登録簿４３の内容に基き、キヤツシ
ユ４０は既知の手法を用いてアクセスされる。も
し関連したエントリイが登録簿４３の中に発見さ
れなければ、キヤツシユ・ミスが生じる。これ
は、キヤツシユ・アクセス・コントロール６１に
よつて、ホスト１１からデータを受取るためキヤ
ツシユ４０の中でスペースを割当てるか、ICW
２４及びリンケージ・ポート・レジスタ２５を用
いてDASD１６からデータを転送することを必要
とする。

更に、制御機構３１は、ホストへ接続される制
御ユニツトの通常の制御部分を含む。例えば、
「アドレス及び指令」評価器（ACE）５０は、ホ
スト１１から指令信号を受取りかつ状況信号をホ
スト１１へ与えるため、バス５１，５２，５３，
５４を介してチヤネル・アダプタ３２と通信す
る。「アドレス及び指令」評価器５０はCCW１９
を評価し、かつ命令された機能を実行するよう記
憶システム１０へ命令を与えるとともに、連鎖条
件を表示し、また記憶システムの他の部分から状
況信号を受取つてそれをホスト１１へ送る。直接
モードでは、「アドレス及び指令」評価器５０
は、バス５５を介して指令信号を直接アクセス・
コントロール５６へ与える。従つて、データ信号
は、既知のDASD周辺記憶装置手法を使用するこ
とにより、データ回路３３と適当なチヤネル・ア
ダプタ３２との間で、バス７０を介して転送され
ることができる。直接アクセス・コントロール
（DAC）５６がその機能を実行する時、DAC５６
は通常の方式に従つてデータ回路３３を制御す
る。

データ記憶装置の動作は階層的に実行される。
即ち、シーケンシヤル・データ・セツトは、最小
サイズのキヤツシユ及び最小の割当制御動作を使
用してキヤツシユ４０の中に置かれる。また、デ
ータの順次性は効率的な方法で維持され、かつホ
スト１１の動作要件を満足させるため、十分な数
のデータ・ブロツクがキヤツシユ４０の中に維持
される。「アドレス及び指令」評価器（ACE）５
０が、アドレス・バイト２０の中にある論理装置
アドレスを受取つた時、記憶階層へのアクセスを
指示するため、ACE５０は、論理アドレスに従
つて、３つのバス６０の１つを介して、受取つた
指令信号をキヤツシユ・アクセス・コントロール
（CAC）６１へ与える。３つのバスは、キヤツシ
ユ４０のそれぞれのアクセスを指示する論理バス
である。CAC６１は、受取つた指令及び修飾デ
ータを論理装置制御ブロツク（LDCB）レジスタ
６２に記憶する。装置の各々について３つの論理
装置アドレスがあることを想起されたい。従つ
て、もし８個のDASD１６があれば、２４個の
LDCBレジスタ６２がある。

各論理装置の識別情報及び動作状況は、論理装
置制御ブロツク・レジスタ６２の１つに保存され
る。論理装置へのアクセス（これは、キヤツシユ
４０の中のレジスタを装置アドレスへ割当てるこ
とによつて表わされる）は、ハツシユ回路４４へ
至るアドレス・バス６４を介して行なわれる。シ
ーケンシヤル・データ及びDASD１６に対するシ
ーケンシヤル・アドレス（CHR部分）が処理さ
れる或る場合には、分散指標テーブル４５にある
連続したレジスタをアクセスすることができる。
従つて、キヤツシユ・アクセス・コントロール６
１は、ハツシユ回路４４における遅延を避けるた
め、バス６５を介して分散指標テーブル４５にア
クセスする。この動作は、シーケンシヤル・デー
タが処理されている時、ホスト１１に対する記憶
システム１０の応答を早める。

キヤツシユ・アクセス・コントロール６１が、
読出リクエストについて、登録簿４３のハツシ
ユ・クラスを探索した結果、ミス表示信号を受取
ると、DASD１６からキヤツシユ４０へのデータ
転送リクエストが、バス６６及びリンケージ・ポ
ート・レジスタ２５を介して直接アクセス・コン
トロール（DAC）５６へ与えられる。バス６６
上の信号は、そのリクエストに対してDAC５６
の注意を向けさせ、かつICWがリンケージ・ポ
ート・レジスタ２５を介してアドレス可能である
ことを教える。後に明らかになるように、実施例
において、リンケージ・ポート・レジスタ２５は
マイクロコード・リンケージ・ポート・レジスタ
である。直接アクセス・コントロール５６は、そ
れがCCW１９に対して応答するように、ICW２
４へ応答する。リンケージ・ポート・レジスタ２
５を介してリクエストされたデータ転送（DASD
１６からキヤツシユ４０へ）が完了すると、直接
アクセス・コントロール５６はバス６７を介して
キヤツシユ・アクセス・コントロール６１へ状況
信号を与える。その時点で、キヤツシユ４０はホ
スト１１で利用可能なデータを有する。書込ミス
が起ると、通常、キヤツシユ４０のスペースが割
当てられ、次いでホストからデータが受取られ
る。

更に、キヤツシユ・アクセス・コントロール６
１と直接アクセス・コントロール５６との間の通
信は、バス６８を介して行なわれる。このような
通信は、メツセージ・データをリンケーン・ポー
ト・レジスタ２５に記憶することを含む。DASD
１６は複数の論理装置アドレスを介してアクセス
されるので、１群の待ち行列レジスタ（Ｑ）６９
は、キヤツシユ・アクセス・コントロール６１に
よつてリクエストされた、装置に関連した動作を
待ち行列として含む。このようにして、直接アク
セス・コントロール５６は、論理装置アドレスに
よるリクエストに関与せず、ホスト１１又はキヤ
ツシユ・アクセス・コントロール６１のために、
直接アクセスDASDモードで動作することができ
る。このようにして、直接アクセス・コントロー
ル５６は階層システムと関連して使用されるのみ
ならず、階層構成をとらない周辺記憶システムの
中で使用されることができる。

更に、キヤツシユ・アクセス・コントロール
（CAC）６１は、他の制御機構を含む。例えば、
ADEBレジスタ７６は、CAC６１が現在一緒に
動作している登録簿４３の１つのエントリイを含
む。キヤツシユ４０のヒツトを生じたDASD１６
のアドレス、又はキヤツシユ４０の１部はホスト
１１によつて与えられるデータへ割当てられる。
レジスタ７６にエントリイを置くことによつて、
キヤツシユ・アクセス・コントロール６１の動作
が改善される。即ち、登禄簿４３はシステム・ス
トレージ３０の１部であり、レジスタ７６にアク
チブなエントリイを入れることによつて、システ
ム・ストレージ３０は解放され、制御機構３１か
ら独立して、バス４１及び４２を介して、データ
を転送することができる。装置バツフア（DEV
BUF）レジスタ７７は、DASD１６に関連した制
御情報を含み、直接アクセス・コントロール５６
を介してアクセスを設定する場合に、キヤツシ
ユ・アクセス・コントロール６１によつて使用さ
れる。このようなレジスタは、マイクロコード実
施例中の書込可能制御ストア中に設けられる。レ
ジスタ７７は単に制御ストア中の割当てられた部
分であり、データ構造は指定されない。バツフ
ア・シーケンス・テーブル（BST）７８につい
ては、第３図を参照して後に説明する。BST７
８は、バス４２を介してデータ・ブロツクのシー
ケンスとして転送される各データ・ブロツクのた
めに、登録簿４３に対するポインタを含む。ま
た、BST７８は、シーケンシヤル転送の間に、
どの登録簿指標がキヤツシユ４０のアクセスに使
用されるべきかを決定する走査制御機構を含む。
このようにして、シーケンシヤル転送はアドレス
の設定を必要とせず、後に明らかになるように、
DASD１６からのブロツクが中断を生じることな
く迅速に転送される。チヤネル制御ブロツク
（CCB）レジスタ６３は、チヤネル・アダプタ３
２を介して現在実行されつつあるデータ転送につ
いての制御情報を含む。自由ブロツク・リスト
（FBL）・レジスタ７９は、キヤツシユ４０のア
ドレス可能記憶領域（ブロツク・スロツトなど）
のいずれが、ホスト１１又はDASD１６から来る
データ信号を受取りかつ記憶するために、現在割
当て可能であるかを決定する。本発明の１つの目
的は、FBLレジスタ７９が所与の最大数のエン
トリイを含むようにすることがである。

登録簿４３はキヤツシユ置換LRUリスト４６
を含む。リスト４６は、置換制御に備えて、キヤ
ツシユ４０のアドレス可能領域のリストを配列す
る基準として、LRU法を使用する。リスト４６
の詳細は第４図に示される。説明の順序として、
本発明を容易に理解させるため、リスト４６は第
１図の下方にも示される。リスト４６は第１の部
分４７及び第２の部分４８を有する。第１の部分
４７は、アドレス可能領域に含まれるデータが変
更されたかどうかを示す（ビツト１は変更、ビツ
ト０は変更なし。Ｍビツト。）。アドレス可能領域
は、ホスト１１によつてチヤネル・アダプタ３２
を介して最も最近時に使用された（MRU）順序
に従つてリストされている。キヤツシユ４０のア
ドレス可能記憶領域の中で、最も最後に参照され
た領域が、最も最近時に使用されたアドレス可能
記憶領域である。そのような記憶領域は、LRU
リスト４６の中でMRU−０としてリストされ
る。第１図に示されるように、例えばキヤツシ
ユ・アドレスによつて指定されたMRU−０は変
更されている。即ち、最後の参照動作は書込みで
あつた。同様に、次の「最も最近時に使用され
た」アドレス可能記憶領域はMRU−１である。
第１図では、MRU−１も変更されている。従つ
て、キヤツシユ４０の中のデータは、対応する
DASD１６に記憶されたデータとは異つている。
しかし、第３の「最も最近時に使用された」アド
レス可能記憶領域は、対応するDASD１６に記憶
されたデータと同じデータをキヤツシユ４０に記
憶されている。使用時点が新しくない記憶領域
は、最も使用時点が新しくない記憶領域LRU＋
０に至るまで、順序に配列される。従つて、次の
「最も使用時点が新しくない」記憶領域はLRU＋
１である。以下同様である。大型のキヤツシユ４
０では、例えば何千という多数のエントリイが
LRUリスト４６に存在することは注意された
い。

LRUリスト４６の中で、LRU＋０とLRU＋Ｎ
との間にある、キヤツシユ４０のアドレス可能記
憶領域の全ては、可用閾値４９の下にある。
LRUリスト４６が走査され、かつアドレス可能
記憶領域が変更されたデータを有することを、エ
ントリイが表示する時、それぞれの変更されたア
ドレス可能記憶領域のために、キヤツシユ４０に
記憶されたデータがDASD１６へ転送され始め
る。第２の閾値は上位閾値（又はグループ化閾
値）５７である。この閾値は、データをDASD１
６へ単一のデータ・ストリームとして転送するた
め、キヤツシユ４０のアドレス可能記憶領域から
データをグループ化するために使用される。前述
したように、このグループ化は、所与のDASD１
６における１つのシリンダ（多くのトラツクを含
む）に限定される。シリンダ上のトラツクは、全
て同じ半径位置にある。即ち、これらのトラツク
は、１群の変換器を半径方向に移動させることな
く、電気的切換えによつてアクセスされることが
できる。従つて、データ転送がLRU＋０と可用
閾値４９との間の走査によつて開始される時、
DASD１６へ書込まれるデータ・ブロツクのグル
ープをアセンブルするため、走査はグループ化閾
値５７まで続けられる。例えば、LRU＋１はキ
ヤツシユ４０で最も使用時点の古い、変更された
データ・ブロツクであるとする。これは、複数の
ブロツクをDASD１６へ転送させる。例えば、
LRU＋ＮはLRU＋１と同じシリンダにあるとす
る。従つて、LRU＋Ｎは書込みのためにLRU＋
１とグループ化される。可用閾値４９の上にある
MRU−Ｍは異なつたシリンダにあるとする。従
つて、それはグループの外に置かれる。キヤツシ
ユ４０にある他のデータ・ブロツク、例えばグル
ープ化閾値５７の下にあるMRU−（Ｋ＋１）は変
更されており、かつLRU＋１と同じシリンダに
あるものとする。グループ化閾値５７の上方にあ
るデータは、全てDASD１６へ書込まれない。何
故ならば、使用時点が新しいため、近い将来、デ
ータが再びホスト１１によつて参照される可能性
が強いからである。そのようなデータの参照は、
書込み参照であるかも知れない。従つて、グルー
プ化閾値５７の上にあるデータをキヤツシユ４０
から移動させることは、不要なデータ転送とな
る。これは効率を低下させる。

可用閾値４９及びグループ化閾値５７は、記憶
システム１０がホスト１１と共に現在動作してい
る特定の動作特性に基いて選択される。これは、
閾値４９及び５７が或る時間の間で変化してもよ
いことを意味する。大切な事は、先ず可用閾値４
９まで走査が実行されると、データ転送が開始さ
れることである。次に走査がグループ化閾値５７
まで続けられると、DASD１６へグループ・デー
タ転送を開始するため、データ・ブロツクのグル
ープ化が行なわれる。このグループ化は、DASD
１６が選択されねばならない回数を減少させ、従
つてデータ転送の効率を高める。

第２図は、第１図に示した記憶システムの変更
例である。この変更例は制御機構３１の中にプロ
グラム化されたマイクロプロセツサ３１Ｐを含
む。バス７０は、チヤネル・アダプタ３２からデ
ータ回路３３へ接続され、第１図の場合と同じよ
うに動作する。バス４１及び４２は、それぞれチ
ヤネル・アダプタ３２及びデータ回路３３からシ
ステム・ストレージ３０へ接続される。バス４１
及び４２は１つのバスへ結合されてよく、その場
合、データ転送は１本のバスを時分割して使用す
る。マイクロプロセツサ３１Ｐは、データ回路３
３とシステム・ストレージ３０との間でデータ転
送を制御するに当つて、バス７１を介してデータ
回路３３へ制御信号を与え、バス７２を介してシ
ステム・ストレージ３０へアドレス信号及びシー
ケンス制御信号を与える。複数のシステム・スト
レージ・アドレス・レジスタ（SSAR）５８は、
システム・ストレージ３０へアドレスを与える。
例えば、８個又は16個のSSAR５８が設けられて
よい。マイクロプロセツサ３１Ｐがシステム・ス
トレージ３０へアクセスする時、それはシステ
ム・ストレージ３０のアドレスをSSAR５８へ与
えるだけでなく、システム・ストレージへアクセ
スする場合にどのSSARを使用すべきかを指示す
る。１つのメモリに対して多重のアドレス・レジ
スタを使用することは既知であり、従つてこれ以
上説明しない。SSAR５８はシーケンシヤル・デ
ータ・ブロツクの各バーストのために設けられ、
マイクロプロセツサ３１Ｐのキヤツシユ４０のア
ドレスをSSAR５８へロードすることによつて、
システム・ストレージ３０を起動する。従つて、
アドレスは、連続したシーケンシヤル・ブロツク
の中間で、SSAR５８へロードされる必要はな
い。シーケンシヤル転送の間、マイクロプロセツ
サ３１Ｐは、キヤツシユ４０とDASD１６との間
でデータ信号の転送を開始するため、単にSSAR
を参照するだけでよい。ここで注意すべきは、キ
ヤツシユ４０がシステム・ストレージ３０の中で
所定のアドレス・スペースを有することである。
登録簿４３は、異つた範囲のアドレスを有する。
SSAR５８は、システム・ストレージ３０のメモ
リ・アレイの外に設けられた別個の電子レジスタ
である。マイクロプロセツサ３１Ｐは、バス５１
−５４を介してチヤネル・アダプタ３２と通信す
る。

マイクロプロセツサ３１Ｐの動作は、制御スト
ア７３に記憶されたマイクロコード・プログラム
に従う。制御ストア７３は書込可能であることが
望ましいが、１部が書込可能であつて、プログラ
ムを含む他の部分は読出専用であつてよい。バス
７４は、マイクロプロセツサ３１Ｐを制御ストア
７３へ接続する。制御ストア７３の中には、「ア
ドレス及び指令」評価器５０の機能を実行する
ACEプログラム５０Ｐ、直接アクセス・コント
ロール５６の機能を実行するDACプログラム５
６Ｐ、キヤツシユ・アクセス・コントロール６１
の機能を実行するCACプログラム６１Ｐ、記憶
システム１０の動作に必要な他のプログラムであ
るOPプログラム７５がある。しかし、OPプログ
ラム７５は、本発明を理解するために必要ではな
い。プログラム５０Ｐ，５６Ｐ，６１Ｐによつて
記憶システム１０を制御するため、マイクロプロ
セツサ３１Ｐによつて使用されるデータを記憶す
るレジスタとしては、CCBレジスタ６３、LDCB
レジスタ６２、待ち行列レジスタ６９、ADEBレ
ジスタ７６、SITレジスタ４５、バツフア・レジ
スタ７７、LKPレジスタ２５、及びBSTレジス
タ７８がある。更に後述するように、FBLレジ
スタ７９、Ｊカウンタ３７、放棄リスト（DL）
３８が使用される。キヤツシユ４０が非常に大き
い場合、SITレジスタ４５をシステム・ストレー
ジ３０に記憶することができる。効率を向上させ
るためには、SITレジスタ４５にあるページを貯
蔵するため、１組のレジスタを制御ストア７３に
予約しておくことができる。

第２図に示された記憶システム１０の動作は、
第３図から第１２図までを参照すれば、最も良く
理解することができる。第３図から第１２図まで
は、データ構造を詳細に示すとともに、本発明の
理解に必要なマイクロコードについてのマシン動
作流れ図を示す。第３図は、記憶システム１０を
動作させるため、マイクロプロセツサ３１Ｐによ
つて使用されるデータ構造を示す。LDCBレジス
タ６２は制御ストア７３の中でデータ信号を含む
一連のレジスタであり、４つの部分より構成され
る。最初の部分８０は、基礎データ構造
（FOUND）部分である。部分８０は、記憶シス
テム１０の機能を一般的に限定するとともにサポ
ートする。PPARMS部分８１は、後に説明する
セツト・ページ・パラメータ指令によつて設定さ
れたページング及びスワツピング機能を限定する
パラメータに関連している。CPARMS部分８２
は、ホスト１１によつて出されたセツト・セク
タ・シーク・サーチID指令のような指令パラメ
ータを含む。これらの指令は既知のデイスク記憶
装置周辺記憶システムと組合せて使用される。
RPARMS部分８３は、読出活動（即ち、DASD
１６からキヤツシユ４０へデータ信号を転送する
こと）をサポートするパラメータを含む。

部分８０はODEフイールド９０を含む。フイ
ールド９０は、装置終了（DE）信号が記憶シス
テム１０からホスト１１へ送られるべきか否かを
示す。CNL MASKフイールド９１は、チヤネ
ル・アダプタ３２のいずれが現在の指令を受取つ
たか、即ち、論理装置がどのチヤネルと提携関係
を有するかを示すビツト・パターンを含む。
LDADDRフイールド９２は、指令とともに受取
られた論理アドレスを指示するコードを含む。
CMDフイールド９３は、第１図のバイイ２１か
ら取られたコードを含む。SEQフイールド９４
は、第１図のバイト２２から取られた内容を含
む。CCRフイールド９５は、記憶システム１０
によつてチヤネル指令再試行（CCR）信号がホ
スト１１へ送られたかどうかを示す。キヤツシ
ユ・ミスがMISSフイールド９６で表示される
と、チヤネル指令再試行信号がホスト１１へ送ら
れる。従つて、フイールド９６は、キヤツシユ４
０についてミスがいつ生じたか、記憶システム１
０が適当なCCR信号を与えたかどうかを示す。
CCR信号は、単にホスト１１に対して、受取ら
れた周辺指令を実行する場合に遅延が必要である
かどうかを示す。記憶システム１０が指令を実行
できる状態に達すると、それはホスト１１へ装置
終了信号を送る。次に、ホストは前の周辺指令を
再び送り、その指令が記憶システム１０によつて
実行されることになる。

PPARMS部分８１は、バイト２２にあるシー
ケンシヤル・ビツトに対応するSEQフイールド
１００を含み、かつバイト２２のRD部分から取
られたRDフイールド１０１を含む。Ｂ
COUNTフイールド１０２は、シーケンシヤル・
データとして転送されるべきブロツクの数を含
む。シーケンシヤル・データの各ブロツクがホス
ト１１へ転送される度に、Ｂ COUNTフイール
ド１０２は１だけ減少される。従つて、それはキ
ヤツシユ４０を介してホスト１１へ転送されるべ
きブロツクの数を示す。BASE CYLフイールド
１０３は、シーケンシヤル・データがDASD１６
から転送される場合のシリンダ・アドレスＣを含
む。即ち、多重シリンダ・リクエストにおいて、
BASE CYLフイールド１０３は、仮想計算機
（VM）ミニデイスクの値Ｃを含む。

CPARMS部分８２は、SEEK ADDRフイール
ド１０４にDASDシーク・アドレスを含み、SID
フイールド１０５に最後又は現在のサーチID引
数を含み、SECTORフイールド１０６に最後又
は現在のセツト・セクタ値を含む。

RPARMS部分８３は、DASD１６からキヤツ
シユ４０へのデータ転送が必要であることを示す
REQDフイールド１１０を含む。RIPフイールド
１１１は、DASD１６からキヤツシユ４０への読
出しが進行中であることを示す。RAフイールド
１１２は、DASD１６からの読出しが完了したこ
と、またある後処理機能が実行されていることを
示す。DADDRフイールド１１３は、アドレスさ
れている実際のDASD１６を示すため、バイト２
０（第１図）からの装置アドレスを含んでいる。
DIR INDEXフイールド１１４は、登録簿４３の
指標値を含む。この指標値は、どの登録簿エント
リイが、特定のLDCBレジスタ６２で指定された
論理装置に対応するエントリイを含むかを表示す
る。SSARフイールド１１５は、DASD１６とキ
ヤツシユ４０との間のデータ転送において、どの
SSAR５８がキヤツシユ４０をアクセスするとき
に使用されるかを示す。SAVEフイールド１１７
は、各種の動作（割込動作を含む）の間、制御デ
ータ信号を保存するため、マイクロプロセツサ３
１Ｐが使用するLDCBレジスタ６２の領域を示
す。

ADEBレジスタ７６の構成は、登録簿４３の各
エントリイの構成と同じである。従つて、ADEB
レジスタ７６の説明は、登録簿４３についてもあ
てはまる。登録簿４３及びADEBレジスタ７６の
各エントリイにおいて、INDEXフイールド１０
７は登録簿エントリイの論理アドレスである。こ
のフイールドは、各エントリイのために自己識別
データを含む。フイールド１０８は、キヤツシユ
中に記憶されたデータ、又は記憶のために割当て
られたデータに対応するDASD１６のアドレスを
含む。CCPは物理シリンダ・アドレス、即ち
DASD１６のためのシリンダの実際の物理アドレ
スである。Ｈはヘツド・アドレスであり、Ｒはレ
コード・アドレスであり、Ｄは装置アドレスであ
り、SECTORは実際のセクタ値である。このセ
クタ値は、データ・アクセスが開始されるデイス
クの回転位置を示す。４つのレコードを有するト
ラツクに対するＲ値は、１から４まで変化するこ
とができ、セクタ値は実際のセクタ・アドレスを
示す。DASDをアドレスする場合、Ｒ値は、通常
のDASDアドレシング手法におけるように、バイ
ト・レベルの回転位置指示情報へ変換される。Ｒ
値は、ある種のホスト・オペレーテイング・シス
テムにおいて１から120またはそれ以上の数をと
ることができる。120を超える場合、Ｒ値は１つ
のトラツクにあるレコード数Ｎのモジユロ値へ減
少させられる。次いで、モジユロＮのＲ値は、デ
イスクの回転アドレスへ変換される。そのような
セクタ値は、待ち時間の遅延を最小にして、レコ
ードへのアクセスを開始させるのに適している。
CLLは、物理装置上で限定される論理装置のた
めに与えられるような、論理シリンダ・アドレス
である。LINKフイールド１０９は、１つのハツ
シユ・クラスの全てのエントリイを一緒に結合す
るため、単一的にリンクされたリストのデータ信
号コードを含む。所与のハツシユ・クラスの最後
のエントリイは、特定のコード・パターン（ゼ
ロ）を有する。このコード・パターンは、連鎖の
終り、又はクラスの終りを示す。Ｍフイールド
（Ｍビツト）１２４は、キヤツシユ４０にあるデ
ータが、DASD１６から受取られた後、変更され
たかどうかを示す。Ｍフイールド１２４は第１図
の部分４７に対応する。MRUPフイールド１２５
は、キヤツシユ４０の次の「使用時点がより新し
い」アドレス可能記憶領域を指すポインタであ
り、MRUP１２６は、キヤツシユ４０の次の「使
用時点がより新しくない」アドレス可能記憶領域
を指すポインタである。これらのポインタは、そ
れぞれのエントリイに対するフイールド１０７の
指標値である。MRUPフイールド及びLRUPフイ
ールドは、後に第４図を参照して説明する二重リ
ンクのリストと共に使用される。それぞれの登録
簿エントリイに対しては、他のコードを付け加え
てよいが、これらのコードは、本発明の理解に必
要ではない。

LKPレジスタ２５は、制御ストア７３にある
プログラム５０Ｐ，５６Ｐ，６１Ｐによつてアク
セス可能な領域である。この領域は、これらマイ
クロコード・プログラムの実行の相互作用を制御
するため、リンケージ・ポート又はメツセージ領
域を形成する。１つの実施態様では、プログラム
５０Ｐ及び５６Ｐは１つのコード・セグメントと
して処理され、LKPフイールド２５は、これら
２つのマイクロコード部分によつて１つのユニツ
トとしてアクセスされる。コード・ポイント
（CP）フイールド８５は、制御データをポートに
置いたマイクロコード部分を指定する。プログラ
ム６１ＰがエントリイをLKPレジスタ２５に置
くと、プログラム５６Ｐはその制御データを取出
し、その機能を実行する。プログラム５６Ｐが、
プログラム６１Ｐからのリクエストに応答して、
新しいデータをLKPレジスタ２５に置くと、CP
フイールド８５は、連続した処理のために、プロ
グラム５６Ｐが応答したコード実行中の地点がど
こであるかを、プログラム６１Ｐに教える。
PRIORITYフイールド８６は、LKPフイールド
２５に置かれたリクエストが高優先順位である
か、低優先順位であるか、または連続処理を示す
ものであるかを表示するコードを含む。Ｖフイー
ルド（Ｖビツト）８７は、LKPレジスタ２５の
エントリイが有効であるかどうか（即ち、それが
アクシヨンを必要とする最近のエントリイである
かどうか）を示す。DADDRフイールド８８は、
DASD１６のどれがLKPレジスタ２５の現在の制
御データ信号に関連しているかを表示するため、
バイト２０から取られた装置アドレスを含む。
PARMSフイールド８９は、メツセージ（即ち、
どの機能が実行されるべきであるか、状況など）
と関連した各種のパラメータを含む。

BSTレジスタ７８は、DASD１６の各々に対す
る１組のレジスタを有する。最初のレジスタは
DELEPフイールド１２０を含む。フイールド１
２０は、登録簿指標フイールド１２２−１２３を
指定する指標値１−８を含む。これらの指標値
は、削除されるべき登録簿エントリイを指定す
る。EKフイールド１２１は、テーブル中にある
有効なエントリイの数を含む。更に、それはアド
レスとして使用される。例えば、最初の登録簿ポ
インタ指標は、常にフイールド１２２に記憶さ
れ、第８番目の指標は、常にフイールド１２３に
記憶される。EKフイールド１２１に３の値があ
ると、第３番目の登録簿指標がアクセスされる。
登録簿指標は登禄簿４３のエントリイの論理アド
レスであり、従つて登録簿４３への迅速なアクセ
スが可能となる。

システム・ストレージ３０とDASD１６との間
の動作は非同期的であり、かつホスト１１と
DASD１６との間の動作、及びホスト１１とシス
テム・ストレージ３０との間の動作から実質的に
独立している。そのため、読出待ち行列１２８及
び書込待ち行列１２７が待ち行列レジスタ６９に
設定される。書込待ち行列１２７は、装置Ｄ０，
Ｄ１，Ｄ２，Ｄ３，Ｄ４の各々のために別個の待
ち行列を有する。書込待ち行列は、書込動作を表
示するエントリイについて、INDEXフイールド
１０７に記憶された指標を含む。更に、書込待ち
行列は、DASD１６へアクセスするために必要な
アドレスを記憶している。これらのアドレスはシ
ーク引数、サーチ引数、セクタを含んでいる。更
に、書込待ち行列は、キヤツシユ・ブロツク・ア
ドレスやシステム・ストレージ・アドレス・レジ
スタ５８のようなキヤツシユ４０をアクセスする
のに必要なアドレス部分、及び装置マスクを含
む。各装置について、書込待ち行列１２７にある
次のエントリイを指定し、または次の装置書込動
作（即ち、キヤツシユ４０中のどのレコードが次
にDASD１６へ書込まれるべきか）を指定するた
め、リンク・フイールドを設けることができる。
従つて、書込待ち行列１２７は、DASD１６の
各々へ書込まれるべきデータ・ブロツクにアクセ
スするため、キヤツシユ４０のアドレス可能記憶
領域に対する１つ又は複数の参照項目を含むこと
ができる。各書込待ち行列はフラグ・カウンタ１
２７Ｆを含む。フラグ・カウンタ１２７Ｆがゼロ
でない時、それはフラグ・カウンタ１２７Ｆにあ
る計数値に等しいエントリイが書込待ち行列１２
７にあることを示し、フラグ・カウンタ１２７Ｆ
がゼロである時、それは関連した書込待ち行列１
２７が空であることを示す。書込待ち行列カウン
タ（WQK）１２７Ｋは８ビツトのシフト・レジ
スタであつて、書込待ち行列１２７のいずれが次
にエントリイを走査されるべきかを指定するた
め、上記シフト・レジスタの１ビツトがセツトさ
れる。各走査はWQK１２７Ｋを１ビツトだけシ
フトし、それによつて次の書込待ち行列１２７が
指定される。

更に、待ち行列レジスタ６９は読出待ち行列１
２８を含む。読出待ち行列１２８の各々はポイン
タ１２９を有する。ポインタ１２９はラウンド・
ロビン待ち行列である。読出待ち行列１２８は、
どの論理装置がDASD１６からキヤツシユ４０へ
のデータ転送を必要とするかを指定するLDCBレ
ジスタ６２のアドレスを含む。ポインタ１２９
は、どの論理装置が次にサービスされるべきかを
示すため、各読出待ち行列の中にある３個の可能
なエントリイの１つを指定する。ゼロのポインタ
１２９は、空の待ち行列を表示する。例えば、装
置Ｄ０のポインタ１２９は２を含むが、これは
LDCBレジスタ２が次にサービスされるべきこと
を示す。LDCBレジスタ２の次にLDCBレジスタ
３がサービスされる。その次にLDCBレジスタ１
がサービスされる。Ｄ０は、それに関連した全て
の論理装置について、満杯の読取待ち行列を有す
る。装置Ｄ１の読出待ち行列は２つのエントリイ
を有する。それらは、LDCB１及びLDCB３であ
る。ポインタ１２９の数は３であるから、これは
LDCBレジスタ３が次にサービスされるべきこと
を示している。読出待ち行列１２８にアクセスす
ることによつて、マイクロプロセツサ３１Ｐは、
データがホスト１１によつてリクエストされた順
序に関して、適当なシーケンスでDASD１６から
キヤツシユ４０へデータを転送するため、正しい
LDCBレジスタ６２へアクセスすることができ
る。本発明を実施するに当つて、他の優先順位決
定方式を使用することができる。第３図に示され
たレジスタの外に、記憶システム１０を構成する
ため他のレジスタを使用することができる。この
ようなレジスタは、本発明を理解するためには必
要でないので、説明を省略する。

LRUリスト４６は、第１図に示されるような
後入れ先出し単一リンク型スタツクではなく、第
４図に示されるような二重リンク型リストである
ことが望ましい。第４図のリストは、登録簿４３
の指標に従つて構成される。この指標は、欄１１
６に示されるようにキヤツシユ・アドレス
CADDRに対応する。１の値を有するCADDR
は、キヤツシユ４０の最低メモリ・アドレスに対
応し、２の値を有するCADDRは、第２のアドレ
ス可能データ記憶領域のための、キヤツシユ４０
のメモリ・アドレスを示す。以下同様である。欄
１２５は、キヤツシユ４０の中で使用時点がより
新しいアドレス可能データ記憶領域であるような
エントリイを、LRUリスト４６の中で指定す
る。第４図の例では、Ｍ＋２のCADDRや、欄１
２５のゼロによつて示されるように、キヤツシユ
のMRUアドレス可能データ記憶領域である。同
様に、欄１２６は、次の「使用時点が新しくな
い」アドレス可能データ記憶領域を指定する。使
用時点が最も新しくないものは、欄１２６にゼロ
があることによつて知られるように、Ｋ＋２であ
る。注意すべきは、マイクロプロセツサ３１Ｐの
中にある作業レジスタ（図示せず）がMRU及び
LRUのアドレス可能記憶領域のアドレスを含ん
でおり、LRUリスト４６は、LRU端部又はMRU
端部（第１図参照）のいずれからも走査できるこ
とである。MRU及びLRUのポインタ値は、通常
の二重リンク型リスト・パターンで設定される。
例えば、CADDRがＫ＋２のMRUPは１の値に等
しい。１の値を有するCADDRを探すと、LRUP
はＫ＋２の値を有し、MRUPはＭの値を有する。
これは、次の「使用時点がより新しい」エレメン
トである。CADDRがＭであるエレメントを探す
と、LRUP値は１を有し、MRUP値は２つのハイ
フンを有する。２つのハイフンは、リストの中に
追加のエントリイがあることを示す（説明を簡略
にするため、これ以上説明しない）。同様に、
CADDRが２である場合、LRUP値は２つのハイ
フンであり、これはエントリイが省略されている
ことを示す。可用閾値４９及びグループ化閾値５
７は、LRUリスト４６の中でどこにあつてもよ
い。そのような閾値を走査する場合、走査された
エレメントの数がカウントされ、閾値に達したか
どうかを決定するため、ある数値と比較される。
これについては、第１０図を参照して詳細に説明
する。

第５図は、読出データ転送及び書込データ転送
におけるCCW及びICWのシーケンスを示す。読
出転送は、DASD１６からホスト１１へ信号を転
送し、書込転送はその反対におけるデータ転送で
ある。CCW連鎖１３０は、セツト・ページーパ
ラメータ（SPP）指令１３２で始まる。第１２図
は、そのような指令が記憶システム１０によつて
実行される有様を示す。基本的には、SPP指令１
３２は、キヤツシユ４０からホスト１１へ読出さ
れたデータが放棄されることができるかどうかを
設定するとともに、CCW１９（第１図）のバイ
ト２２で指定された他のパラメータを設定する。
１度SPP指令が動作パラメータを記憶システム１
０へ指示すると、シーク指令１３３によつて、シ
ーク指令が周辺記憶システムへ転送される。１つ
の実施例において、シーク・パラメータはSPP指
令に含まれている。通常のDASDアーキテクチヤ
ーに従えば、シーク指令の次にセツト・セクタ指
令１３４が来る。セツト・セクタ指令の次にはサ
ーチID等価（SIDE）指令１３５が来る。ここで
記憶システムは、読出指令１３６によつて、アド
レスされたDASD１６からデータを読取る準備を
完了する。読出指令を受取ると、記憶システム１
０は、スタツク１３１で示される動作を準備す
る。先ず、シーク指令、セツト・セクタ指令、
ID指令が１４０でスタツクされる。１３７で
は、第１図に関して説明したように、登録簿４３
のサーチが実行される。キヤツシユ・ヒツトの場
合（即ち、リクエストされたデータがキヤツシユ
４０にある場合、矢印１３８で示されるように、
データは、直ちにキヤツシユ４０からホスト１１
へ、指令を受取つたチヤネル・アダプタ３２を介
して転送される。他方、登録簿４３によつて、デ
ータがキヤツシユにないことが示されると、矢印
１４１で示されるように、キヤツシユ・ミスが生
じる。そして、矢印１４２で示されるように、チ
ヤネル指令再試行（CCR）信号が記憶システム
１０によつて与えられる。CCR信号は、いつ装
置終了信号が記憶システム１０から受取られた
か、及び同じ読出指令を記憶システム１０へ送る
ことによつて、読出指令１３６がチヤネルによつ
て再実行されねばならないことをホスト１１へ知
らせる。これが起つている間に、記憶システム１
０は、シークICW１４３で始まるICW連鎖１４
３−１４８を組立てる。シークICW１４３は、
ホスト１１から受取られたスタツクのシーク指令
から引出される。多重トラツク動作においては、
ICWはサーチIDパラメータから引出される。シ
ークICW１４３の次にセツト・セクタICW１４
４が来る。セツト・セクタICW１４４は、レコ
ード番号から計算されたセクタを有する。１４５
において、局所入力によつてセツト・キヤツシユ
ICW１４５が生じる。このICWによつて、プロ
グラム５６Ｐは、読出されるべきデータが記憶さ
れるシステム・ストレージ３０のアドレスを、適
当なシステム・ストレージ・アドレス・レジスタ
へ入れる。もし複数のデータ・ブロツクが転送さ
れるべきであれば、１４６で示されるように、複
数のセツト・キヤツシユICWが起る。次に、
SIDE指令１３５に対応するサーチID等価ICW１
４７が起る。サーチID等価ICW１４７は、最初
のセツト・キヤツシユICW１４５に対応する。
これは、複数のデータ・ブロツクが、１つの
SIDE指令１４７を使用して順次に読出されるこ
とを意味する。次に、転送されるべきデータ・ブ
ロツクの数に等しい読出ICW１４８がプログラ
ム５６Ｐへ与えられる。それは、セツト・キヤツ
シユICWの数によつて示されたデータ・ブロツ
クの数を読出すためである。アドレスされた
DASD１６から、キヤツシユ４０のシステム・ス
トレージ・アドレス・レジスタ５８によつて指定
されたアドレスへ、データを転送する読出動作が
完了すると、記憶システム１０は、ホスト１１へ
矢印１５０によつて示されるように装置終了
（DE）信号を与える。ホスト１１は、指令１３６
に対応する周辺指令を１５１で再び出すことによ
つて、直ちに応答する。勿論、記憶システム１０
は１５２で登録簿４３をサーチし、その結果、
ICW連鎖が実行されたばかりであるから、キヤ
ツシユ・ヒツトを生じる。次に、データは、矢印
１５３で示されるように、キヤツシユ４０からホ
スト１１へ転送される。１３６において、リクエ
ストされたデータ・ブロツクについて、データが
転送されなかつた場合、他のキヤツシユ・ミスが
生じ、エラー状況がホスト１１へ報告される。こ
のエラー状況は、記憶システム１０が、DASD１
６のリクエストされたシリンダ及びヘツド・アド
レスからデータを転送できなかつた事実を反映す
る。その場合、ホスト１１は、標準のデイスク記
憶装置回復手法を使用して、直接アクセスの経路
からデータを転送することができる。省略符号１
５４は、前述した動作が反復されること、及び複
数のDASD１６について複数のCCW連鎖が間挿
されてよいことを示す。ICW連鎖は、必ずしも
CCW連鎖の順序に従わなくてもよい。状況に応
じて、ICW連鎖は、後に発生するCCW連鎖によ
つて組立てられかつ使用されてよい。そのような
可能性は、CCW連鎖に関してICW連鎖の非同期
的局面を示す。通常、最初のCCW連鎖によつ
て、最初に発生するICW連鎖を生じる。任意の
時点で、別個のICW連鎖が各装置に対してアク
チブであつてよい。シーク、セツト・セクタ、
SIDEの指令１３３−１３５は周知であるから、
これ以上説明しない。

第６図はシーケンシヤルな読出データを転送す
るためのマシン動作を示す。１６０において、受
取られた指令は、プログラム５０Ｐによつて処理
される。次に、LKPレジスタ２５を介して、プ
ログラム６１Ｐがマイクロプロセツサ３１Ｐによ
つて能動化される。１６１で、指令は再びプログ
ラム６１Ｐによつてデコードされる。それは読出
指令であるから、第１図に関して説明したように
して、登録簿４３がサーチされる。１６３で、登
録簿のサーチの結果、キヤツシユ・ヒツトが生じ
たか、キヤツシユ・ミスが生じたかを、マイクロ
プロセツサ３１Ｐが決定する。キヤツシユ・ミス
の場合、１６４で、指令及びその制御情報を待ち
行列レジスタ６９に置くことによつて、受取られ
た指令が待ち行列に入れられる。また、CCR信
号がホスト１１へ送られる。待ち行列６９は任意
の様式を有してよい。待ち行列６９は、DASD１
６の各々に対する先入れ先出し（FIFO）待ち行
列である。即ち、８個のDASD１６があれば、８
つの待ち行列が存在する。FIFO待ち行列を使用
することによつて、所与の装置に関して、ホスト
に対する応答の順序が、確実にホストによつて送
られた指令の順序に対応することとなる。待ち行
列レジスタ６９から、プログラム６４Ｐは、スタ
ツク１３１を形成することによつて、アドレスさ
れたDASD１６からの読出しを起動する。

１６３で、登録簿サーチによつてキヤツシユ・
ヒツトが生じると、キヤツシユ４０は、１７０
で、適当なチヤネル・アダプタ３２を介して、自
動的にデータをホスト１１へ転送する。キヤツシ
ユからホストへの、そのような自動的転送は周知
であるから、詳細に説明しない。自動的データ転
送の間に、エラーが起る場合がある。従つて、エ
ラーが検出されると、マイクロプロセツサ３１Ｐ
は、エラー報告分析ルーチンへ行く。概して、デ
ータ転送にエラーは生じない。１７１で、データ
転送が成功裡に終了すると、マイクロプロセツサ
３１ＰはLDCBレジスタ６２にアクセスして、
RDフイールド１０１を検査する。もしRDフイー
ルド１０１に「読出し及び放棄」が表示されてい
れば、１７３で、マイクロプロセツサ３１Ｐは、
キヤツシユ中に読出したばかりのデータ・ブロツ
クについて、制御ストア７３の放棄リスト３８の
中に「放棄」を表示する。放棄は、指令が実行さ
れていない時、マイクロプロセツサ３１Ｐがシス
テム・ストレージ３０の登録簿４３にアクセスし
て、そのエントリイを消去することにより実行さ
れる。置換アルゴリズムが呼出される前に、デー
タを放棄することは、キヤツシユ４０を効率的に
管理するのに必要な制御手順を減少させる。即
ち、自由な（解放された）アドレス可能データ記
憶領域は、それらが必要とされる前に確保される
ことになる。１７１で、RD＝０であれば（読出
し及び放棄でない）、１７５で、マイクロプロセ
ツサ３１Ｐは、登録簿４３の或るフイールドによ
つて（図示せず）、データがキヤツシユ４０へ固
定されるべきかどうかを決定する。キヤツシユ４
０へのデータの固定は、登録簿４３の固定フラグ
（図示せず）がホスト１１の指令によつて消去さ
れるまで、そのデータをキヤツシユ４０から消去
できないことを意味する。もしデータがキヤツシ
ユへ固定されるのでなければ、１７６で、読出さ
れたばかりのブロツクは、登録簿４３のLRUリ
スト中で、「使用時点の最も新しい」（MRU）ブ
ロツクとされる。１７７で、本発明と無関連の論
理ステツプがマイクロプロセツサ３１Ｐによつて
実行される。次に１８０で、LDCBレジスタ６２
が再びアクセスされて、SEQフイールド１００
が検査される。もしアドレスされたDASD１６に
関してシーケンシヤル・データが表示されていれ
ば、１８２で、マイクロプロセツサ３１Ｐは
LDCBレジスタ６２のＢ COUNTフイールド１
０２を検査する。それは、ブロツク・カウント
（BK）が０に等しいかどうか、即ち、転送された
ばかりのブロツクが、データのシーケンス中最後
のブロツクであるかどうかを調べるためである。
もしそれが最後のブロツクでなければ、１８３
で、ブロツク・カウントが１だけ減少される。ス
テツプ１８０，１８２，１８３及び論理通路１８
１は、マイクロプロセツサ３１Ｐをプログラム５
０Ｐへ導く。それは、通常の態様で、最終状況を
ホスト１１へ報告するためである。

第７図及び第８図は、待ち行列レジスタ６９の
中の読出待ち行列を走査し、記憶システム１０の
内部指令であるICW連鎖を発生する動作フロー
を示す。リクエストされた読出指令が待ち行列に
入れられた後、マイクロプロセツサ３１Ｐは記憶
システム１０に各種の機能を実行させる。例え
ば、そのような機能は、チヤネル・アダブタ３２
を介して受取られた指令に応答すること、読出指
令を転送したチヤネル・アダプタ３２から受取ら
れた他の指令を実行したりすることを含む。ホス
トからの周辺指令の受取りが休止すると、シーク
指令及びセツト・セクタ指令がマイクロプロセツ
サ３１ＰによつてDASD１６へ送られる。キヤツ
シユ４０がデータをホスト１１へ送つたり、ホス
ト１１からデータを受取つたり、DASD１６へデ
ータを送つたり又はそこからデータを受取つてい
る間に生じる制御活動が休止すると、マイクロプ
ロゼツサ３１Ｐは、そのタスク指名マイクロコー
ド（これは第２図に示されるOP７５の１部であ
る）を介して、待ち行列レジスタ６９を含む作業
テーブル（図示せず）を走査する。もし待ち行列
レジスタ６９の中の待ち行列が空であれば（即
ち、読出しも書込みも起るべきでない）、マイク
ロプロセツサ３１Ｐは論理通路１９２をたどつて
１９０へ戻る。もし１９１で、ポインタ１２９
（第３図）を走査することによつて、読出指令が
待ち行列に入れられていることが検出されると、
１９３で、読出待ち行列１２８からマイクロプロ
セツサ３１Ｐの内部レジスタ（図示せず）へ行列
のエントリイが転送される。もしこの転送の間に
エラーが生じると、エラー報告及び回復手順が１
９４で開始される。待ち行列レジスタ６９からの
エントリイの読出しが成功すると、１９５で
LDCBレジスタ６２がアクセスされ、ODEフイー
ルド９０が１ヘセツトされる。それは、読出しが
成功裡に完了した時、装置終了信号を出すべきで
あることを示す（第５図の矢印１５０を参照）。
１９６で、本発明と無関連の機能が実行される。
次に２００で、アドレスされたDASDに対応する
バツフア・レジスタ７７（第２図）の中で、第１
図のバイト２７にあるビツトがセツトされる。そ
れは、論理連鎖が生じること、即ちアドレスされ
たDASD１６に対する来たるべきアクセスで、１
つ以上のICWが使用されることを示す。２０１
で、LDCBレジスタ６２が再びアクセスされて、
SEQフイールド１００の値が検査される。シー
ケンシヤル・データが表示されていれば、マイク
ロプロセツサ３１Ｐはステツプ２０２へ進す。そ
れは、来たるべきICW連鎖のためのブロツク・
カウント（BK）を、受取られたページング・パ
ラメータ（PA）に等しくセツトするためであ
る。

所与のICW連鎖を介して転送されることので
きるブロツクの最大数は、システム・ストレー
ジ・アドレス・レジスタ（SSAR）５８の数に等
しい。例えば、SSARが８個の場合、転送される
ブロツクの数は、最大８個である。更に、遅延境
界を考慮に入れなければならない。例えば、転送
されるべき８個のブロツクが２個のシリンダにア
クセスすることを必要とすれば、最初にアクセス
されたシリンダにあるブロツクのみが転送され
る。もし８個のブロツクの中で、最初のシリンダ
に４個のブロツクがあり、第２のシリンダに４個
のブロツクがあれば、ブロツク数は４にセツトさ
れる。この方法は、一連のブロツクを転送するた
めに必要な時間を最小にし、全ての転送が電子的
速度で完了することを可能にする。所与のシリン
ダの最初のブロツクでミスが生じた場合、８個の
ブロツクまで自動的に転送される。更に、ブロツ
クの最大数は、Ｂ COUNTフイールド１０２に
ある数値より決して大きくない。ICWの構成
は、シリンダ境界が所与のICW連鎖によつて決
して交差されないようになつている。このような
計算は、通常のプログラミング手法によつて実行
することができ、これ以上詳細に説明しない。ス
テツプ２０１で、もしシーケンシヤル・データが
表示されなければ、ステツプ２０３で、転送され
るべきブロツクの数は、１へセツトされる。これ
らの数値は、連鎖フラグ、DASDアドレス、及び
他の装置制御データと共にバツフア・レジスタ７
７へ与えられる。２０４で、SSAR５８の識別記
号が０へセツトされる。これは、マイクロプロセ
ツサ３１Ｐが、識別記号０を有するSSARにアク
セスすることを意味する。

２０５で、第１図のCCW１９を介して受取ら
れた論理アドレスLDADDRが、DASD１６の物
理アドレス（DADDR）へ変換される。この動作
は、論理アドレス表示ビツトを削除するため、単
に論理アドレスをマスクすることによつて達成さ
れる。２０６で、本発明と無関連の機能が実行さ
れる。論理コネクタ２０７は、第８図で説明され
るマシン動作流れ図の論理コネクタ２４３から接
続される。即ち、１９０から２０６までの論理ス
テツプの全ては、準備ステツプであり、次に説明
するステツプは、連続したデータ・ブロツク転送
を実行するため、ループとして反復可能なステツ
プである。

ループ中の最初のステツプ２１０は、キヤツシ
ユ４０の中でスロツト又はアドレス可能データ記
憶スペースを割振る。通常の割振手順がとられ
る。即ち、自由リスト中のアドレス可能ユニツト
（スロツト）が、DASD１６から来た最初の信号
ブロツクを受取るため、アドレス可能のユニツト
又はスロツトとして指定される。次に、そのスロ
ツトは自由リスト（FBLレジスタ７９）から除
かれ、マイクロプロセツサ３１Ｐの中にある内部
レジスタに表示される。それは、キヤツシユ４０
の中のスロツトを指定するため、登録簿４３の中
のどのエントリイが使用されるべきかを示す。注
意すべきは、キヤツシユ４０にある各アドレス可
能スロツトのために、登録簿４３の中に１つのエ
ントリイ・レジスタが設けられていることであ
る。従つて、キヤツシユ４０にあるデータの実際
のアドレスは、登録簿４３のエントリイを含むレ
ジスタから直接に引出すことができる。

ステツプ２０２又は２０３で設定されたブロツ
ク数に等しい数のスロツトが割振りを試みられた
後、２１１で、マイクロプロセツサ３１Ｐは割振
プロセスでエラーが生じたかどうかを決定する。
もしエラーが生じたのであれば、DASD１６から
キヤツシユ４０へ、ブロツクの全数が成功裡に転
送されなかつたのかも知れない。従つて、エラー
条件が生じると、２１２で、マイクロプロセツサ
３１Ｐは、LDCBレジスタ６２のSEQフイールド
１００を調べて、データ転送がシーケンシヤル転
送であるかどうかを決定する。もしそれがシーケ
ンシヤル転送でなければ、マイクロプロセツサ３
１Ｐは論理通路２１３をたどつて、プログラム５
０Ｐへ戻り、１つのブロツクに対しスペースを利
用可能とするため、置換アルゴリズムの制御を待
機する。シーケンシヤルなデータ転送である場
合、２１４でマイクロプロセツサ３１Ｐは、転送
されるべき最初のブロツク上でエラーが生じたの
かどうかを決定する。もしそれが最初のブロツク
であれば、マイクロプロセツサ３１Ｐは論理通路
２１６を介してプログラム５０Ｐへ戻る。そし割
振りのエラーが最初のブロツクについて生じたの
でなければ、先行するブロツクのデータ転送が起
る。マイクロプロセツサ３１Ｐは通路２１７をた
どつてステツプ２２０へ至る。それは、割振され
ない領域において転送されるべきブロツクの数を
ICWから除去するためである。即ち、割振エラ
ーに関連させることのできるブロツクから始まる
全ての所望のブロツクが、ICW連鎖から除去さ
れる。

次にステツプ２１１に戻つて、もし割振エラー
が起らなかつたのであれば、２１８で本発明と無
関連の機能が実行される。これらの機能は、割振
りに関連しないマイクロコード論理エラーを分析
することを含む。もしそのようなマイクロコー
ド・エラーのために、スロツトが割振られなかつ
たのであれば、除去ステツプ２２０が実行され
て、DASD１６からキヤツシユ４０へ転送される
ブロツクの数が減少される。エラーが生じない場
合、又は除去ステツプの後、マイクロプロセツサ
３１Ｐは２２１で本発明と無関連の論理ステツプ
を実行する。２２２で、LDCBレジスタ６２の
SEQフイールド１００が検査される。もしSEQ
フイールド１００がゼロに等しければ（即ち、シ
ーケンシヤルでないデータ）、２２３で、データ
を受取るべきキヤツシユ４０中のスロツトに対応
する、登録簿４３のエントリイの指標が、
RPARM部分８３のフイールド１１４へ入れられ
る。シーケンシヤル・データの場合、又は指標が
LDCBレジスタ６２へ入れられた後、２２４で、
後にシステム・ストレージ・アドレス・レジスタ
５８へ挿入されるべきキヤツシユ・アドレスが、
LDCBレジスタ６２へ挿入されたばかりの登録簿
指標から発生される。この発生は、単にオフセツ
トを登録簿指標の各々へ付け加えることによつて
なされる。次に２２５で、SEQフイールド１０
０がシーケンシヤル・モードを示すと、ブロツ
ク・カウント（BK）が１より大きいかどうかを
調べるため、マイクロプロセツサ３１ＰはＢ
COUNTフイールド１０２を検査する。次に２３
２で、マイクロプロセツサ３１Ｐは、転送されつ
つあるブロツクのシーケンス中にある最初のデー
タ・ブロツクが、現在処理されているかどうかを
調べる。もし処理されていなければ、２３３で、
第２のブロツクに対する新しいキヤツシユ・アド
レスが与えられる。次に２３４で、バツフア・レ
ジスタ７７の中で、第２又は他のブロツクに対応
するシステム・ストレージ・アドレス・レジスタ
（SSAR）５８がキヤツシユ・アドレスへセツト
され、フラグがセツトされ、登録簿４３に対する
ポインタがセツトされ、キヤツシユ・アドレスを
受取るべきSSAR５８が指定される。更に、バツ
フア・レジスタ７７の中に、実行すべき他の機能
を限定してよい。

ステツプ２２５，２３１，２３２へ戻つて、論
理通路２２６は本発明と無関連のステツプ２２７
へ進み、次いでマイクロプロセツサ３１Ｐは
LDCBレジスタ６２へ進んで、RPARMS部分８
３のフイールド１１６に発生されたキヤツシユ４
０のアドレスを記憶する。次いでマイクロプロセ
ツサ３１Ｐは本発明と無関連のステツプ２２９を
実行し、論理コネクタ２３５を介して第８図の論
理ステツプへ進む。

第７図の論理コネクタ２３５は、第８図の論理
コネクタ２４０へ接続される。２４１で、マイク
ロプロセツサ３１Ｐは、第３図のEKフイールド
１２１を増加することによつて、SSAR５８への
ポインタを更新する。２４２において、マイクロ
プロセツサ３１Ｐは、キヤツシユ４０へ転送され
るべきデータ・ブロツクの全てが、キヤツシユ４
０の中でスペースの割振りを受けたかどうかを決
定する。もし受けていなければ、マイクロプロセ
ツサ３１Ｐは、論理コネクタ２４３を介して、第
７図の論理コネクタ２０７へ戻り、他のデータ・
ブロツクのためにキヤツシユ４０のスロツトを割
振る。このループは、EKフイールド１２１が転
送されるべきブロツク数に等しいカウントを含む
ようになるまで反復される。

前記のループを完了した後、本発明と無関連の
論理ステツプが２４４で実行される。２４５で、
読出指令がICWにセツトされて、DASD１６のた
めのデータ読出指令が表示される。２５０で、
LDCBレジスタ６２がアクセスされて、
PRARMS部分８１にあるSEQフイールド１００
がセツトされているかリセツトされているかが決
定される。セツトされていれば、２５１で、マイ
クロプロセツサ３１Ｐは、受取られたブロツク・
カウントが１より大きいかどうかを決定する。も
しそれが１より大きければ、ICW２４の指令修
飾バイト２７の中にセツトされる。１より大きく
なければ、ステツプ２５０又は２５１から、バイ
ト２７の連鎖表示をリセツトすることによつて、
連鎖終了表示EOCが表示される。２５４で、制
御ストア７３にあるバツフア・レジスタ７７は、
ICWを受取る。即ち、コード、フラグ、及び他
の記憶動作表示（STOROP）が受取られる。２
５５で、マイクロプロセツサ３１Ｐは再びLDCB
レジスタ６２のSEQフイールド１００を調べ
て、それが０に等しいかどうか（即ち、シーケン
シヤルでないかどうか）を決定する。もし１つの
ブロツクだけが転送されるのであれば、マイクロ
プロセツサ３１Ｐは論理通路２５６をたどり、構
成されたばかりのICWをLKPレジスタ２５を介
してDACプログラム５６Ｐへ転送するため、ス
テツプ２５７を実行する。

シーケンシヤル・データ転送の場合、マイクロ
プロセツサ３１Ｐはステツプ２５５からステツプ
２６０へ進み、EKフイールド１２１を次のエン
トリイへ調整する。次に２６１で、もし残りのブ
ロツク・カウントが１より大きくなければ、２５
７で、ICW２４がLKPレジスタ２５を介して
DACプログラム５６Ｐへ転送される。残つてい
るブロツク数が１より大であれば、ループ２７０
が実行されて、連鎖中の残りのICW２４が設定
される。２７１で、「カウント、キー、データ」
読出指令及び多重トラツク指令がセツトされる。
２７２で、マイクロプロセツサ３１Ｐは、シーケ
ンシヤルなブロツク群の中の最後のブロツクが処
理されるべきか否かを決定する。もし処理される
べきでなければ、形成されつつあるICWのバイ
ト２７にある連鎖フラグが１ヘセツトされる。処
理されるべきであれば、２７４で、連鎖フラグを
リセツトすることによつて、連鎖状態の終り
（EOC）が表示される。２７５で、形成されたば
かりのICW２４がバツフア・レジスタ７７へ転
送される。２７６で、キヤツシユ・アドレス
CADDRがバツフア・レジスタ７７に記憶され、
それが直ちにバースト転送のためにSSAR５８へ
転送されることができるようになる。２７７で、
マイクロプロセツサ３１Ｐは、データ・ブロツク
が最後のブロツクであるかどうかを決定する。も
し最後のブロツクでなければ、ループは２７８で
調整され、通常の制御手法を用いて、内部レジス
タ内のカウントが調整される。最後のブロツクで
あれば、ステツプ２５７が実行される。ループが
２７８で調整された時、ステツプ２７１から２７
７までが実行される。

プログラム５６ＰがICW連鎖を受取ると、そ
れはチヤネル・アダプタ３２を通して受取つた連
鎖指令を実行するようにして、ICW連鎖を実行
する。このような動作は周知であるから、ICW
連鎖の実行はこれ以上説明しない。注意すべき
は、DASD１６からキヤツシユ４０へ信号を転送
する時、プログラム５６ＰはDASD１６へアドレ
シングするのみならず、バツフア・レジスタ７７
のキヤツシユ・アドレスをSSAR５８へ与え、数
ブロツクのデータが単一のデータ・ストリームで
転送されることができるようにする。即ち、多重
トラツク転送ができるようにする。転送が終る
と、プログラム５６Ｐは、エラー表示を含む結果
の状況をLKPレジスタ２５へロードする。次に
マイクロプロセツサ３１Ｐの動作は、プログラム
５６ＰからCACプログラム６１Ｐへ切換えられ
る。

第９図は、キヤツシユ・ミスに続いて、マイク
ロプロセツサ３１Ｐを介して実行されるマシン動
作を示す。これらのマシン動作は、例えば、第６
図のステツプ１６４で起る。２８０で、マイクロ
プロセツサ３１Ｐはアドレスされた論理装置に対
するLDCBレジスタ６２にアクセスし、FOUND
部分８０のCCRフイールド９５及びMISSフイー
ルド９６を１へセツトする。その動作は、キヤツ
シユ・ミスが生じたため、チヤネル指令再試行信
号がホスト１１へ送られたことを示す。これにつ
いて、後に第１１図を参照して説明する。次に２
８１で、マイクロプロセツサ３１Ｐは、FBL４
自由ブロツク・リスト）レジスタ７９を検査し
て、キヤツシユ４０のアドレス可能データ記憶領
域又はブロツクが割振りのために解放されている
かどうかを決定する。キヤツシユ４０からDASD
１６へ、データを早期に転送しておれば、可能性
としていくつかのブロツクが解放されているであ
ろう。FBLレジスタは、LRUリスト４６の部分
４７がゼロに等しいことを必要とするように構成
するのが望ましい。LRUリスト４６の中に解放
されたブロツクを表示することによつて、指定さ
れたデータのアドレス可能性が維持される。ステ
ツプ３０１−３０７はこの動作を示す。解放され
たブロツクを発見すると、マイクロプロセツサ３
１Ｐはステツプ２８４への論理通路２８２をと
る。ステツプ２８４では、FBLレジスタ７９か
ら解放された自由ブロツクの表示が除去され、登
録簿４３の対応するエントリイが現在の識別表示
から変更され、その時キヤツシユ４０へ割振られ
つつあるDASD１６のアドレス可能記憶領域が表
示される。そのような割振動作の間にエラーが発
生すると、マイクロプロセツサ３１Ｐはステツプ
２８４から論理通路２８５をたどつてエラー回復
手順へ進む。別個のFBLレジスタ７９が設けら
れている場合、割振ステツプ２８４は、第１１図
を参照して説明するように、論理コネクタ２８３
を介してデータ転送動作に続いて実行されてよ
い。

２８４で、キヤツシユ４０のアドレス可能デー
タ記憶領域の割振りが成功すると、２８６で、マ
イクロプロセツサ３１ＰはLDCBレジスタ６２の
CMDフイールド９３にアクセスし、キヤツシ
ユ・ミスがチヤネル読出型の指令から生じたの
か、チヤネル書込型指令から生じたのかを決定す
る。チヤネル書込型指令の場合、２８７で、装置
終了（DE）信号がホスト１１へ与えられる。即
ち、書込指令に対するキヤツシユ・ミスを処理す
る場合、必要なことは、ホスト１１からデータを
受取るため、キヤツシユ４０の中でスペースを割
振ることである。マイクロプロセツサ３１Ｐが十
分に早い時、書込指令のミスに対してCCR信号
を送らなくてもよい。その場合、ステツプ２８４
及び２８６がステツプ２８０に先行する。次にス
テツプ２８０が、ステツプ２９１の前にあるよう
に、キヤツシユ読出ミスのサーチに対してのみ実
行される。２８６において、読出動作が表示され
ると、２９１で、マイクロプロセツサ３１Ｐは関
連したDASD１６のために読出待ち行列（第３
図）をセツトする。例えば、装置Ｄ２の場合、そ
れに関連したLDCBレジスタ２に対するキヤツシ
ユ・ミスは、読出待ち行列１２８に図示されたエ
ントリイを生じる。マイクロプロセツサ３１Ｐ
は、読出待ち行列を設定した後に、２９２の動作
へ進む。２９２の動作は、記憶システム１０の中
で実行されるべき作業をサーチするタスク指令ス
テツプ１９０を実行することを含む。ステツプ１
９０を実行した結果として、実行すべくスケジユ
ールされた読出動作を決定するため、読出待ち行
列１２８が走査される。次に、２９３で、マイク
ロプロセツサ３１Ｐは、リクエストされたデー
タ・ブロツクをDASD１６（例えば装置Ｄ２）か
らキヤツシユ４０へ転送する。勿輪、これは、マ
イクロプロセツサ３１Ｐが読出待ち行列１２８の
情報を、プログラム５６Ｐによつて使用される
LKPレジスタ２５へ与えることを含む。１度、
プログラム５６ＰがICW連鎖から必要な情報を
受取ると、データは、既知のDASD読出手法を用
いて、アドレスされたDASD１６からキヤツシユ
４０へ転送される。その読出動作が終了すると、
２９４で、マイクロプロセツサ３１Ｐは、装置Ｄ
２に対するLDCBレジスタ６２のCCRフイールド
９５及びMISSフイールド９６を検査する。その
検査によつて、マイクロプロセツサ３１Ｐは、
DASD１６からキヤツシユ４０への読出動作がキ
ヤツシユ・ミスから生じたことを確認する。これ
は、２９４で示されるように、装置終了信号がホ
スト１１へ与えられることを必要とする。

キヤツシユ・ミスを生じたチヤネル指令の再実
行は、少し遅れて起る。即ち、ホスト１１は、チ
ヤネル指令を再び出すことによつて、ステツプ２
８７又は２９４で送られた装置終了信号に応答す
る。程なく、２８８で、記憶システム１０は、ホ
スト１１によつてリクエストされた全ての種類の
データ記憶動作及び非同期的動作を実行するた
め、本発明と無関連の指令を受取る。２９０で、
ホスト１１は第２回目の指令を与え、登録簿４３
をサーチしている記憶システム１０は、今や第６
図のステツプ１６３で生じるようなキヤツシユ・
ヒツトを有し、その結果、データはキヤツシユ４
０からホスト１１へ転送される。２回目に出され
た指令が完了すると、記憶システム１０は、タス
ク指名ステツプ１９０を介して、他のデータ動作
へ進む。

FBLレジスタ７９によつて、キヤツシユ４０
に解放されたブロツクがないか、又はLRUリス
ト４６を走査した結果、部分４７がゼロであるエ
ントリイがない場合、キヤツシユ４０のアドレス
可能記憶領域のあるものが解放されて、割振ステ
ツプ２８４の実行を可能にしなければならない。
そのような解放はキヤツシユ・ミスの結果だけで
なく、タスク指令ステツプ１９０の動作が作業を
走査している時にも生じる。例えば、所定の優先
順位に従つて、ステツプ１９０はマイクロプロセ
ツサ３１Ｐをして論理通路２９９をたどらしめ、
定期的又は非定期的に、次に説明するループ３０
０のマシン動作を実行させる。それは、FBLレ
ジスタ７９が、キヤツシユ・ミスから生じた割振
要件を満足させるエントリイを有するようにさせ
るためである。その場合、FBLレジスタ７９が
空でないと、キヤツシユ・ミスを有する書込指令
について、割振ステツプ２８４を迅速に実行さ
せ、前述したようにホスト１１へチヤンネル指令
再試行（CCR）信号を送るのをやめることがで
きる。CCR信号の送信中止は、記憶システム１
０の望ましい動作モードである。

本発明の場合、キヤツシユ４０からDASD１６
へのデータ転送動作（以下、カースト・アウト動
作ともいう）では、転送されるデータが指定され
るのみならず、キヤツシユ４０のいくつかのアド
レス記憶領域からの複数のデータ・ブロツクが、
グループとしてまとめられる。DASD１６が、電
気的切換えにより複数の変換器によつてアクセス
可能な複数のシリンダを有する場合、シリンダに
記憶可能なデータ・ブロツクの全て、及び最初に
指令されたデータ・ブロツクは、DASD１６の１
回の選択の間に、記録のためにグループ化され
る。ある情況の下では、データ・ブロツクの数
は、所与のシリンダにおけるトラツクの全数より
少ない数に制限されてよい。例えば、システム・
ストレージ・アドレス・レジスタ５８が８個しか
ない時、最大８個のデータ・ブロツクを転送する
ことができる。キヤツシユ・アドレスを即時に利
用可能とすることから独立して、全ての転送を十
分に早く処理するように動作するキヤツシユ４０
の場合、転送されるデータ・ブロツクのグループ
におけるデータ・ブロツクの最大数は、シリンダ
におけるトラツク数に等しい。データ・ブロツク
がトラツクのサブセツトである場合（例えば、各
データ・ブロツクがトラツクの４分の１を占める
場合）、SSAR５８が８つであれば、８つのブロ
ツクが転送される。同じように、所与のシリンダ
において、２つのトラツクでデータの記憶が起
る。グループ化の要件については、他の順序置換
方法を採用してよい。そのようなグループ化及び
書込みは、第１０図を参照して説明するように、
タスク指令ステツプ１９０の動作によつて生じ
る。

これまで説明した走査及びグループ化は、マイ
クロプロセツサ３１Ｐのかなりの動作時間を必要
とする。従つて、第９図のステツプ２８１で自由
なブロツクがない時、マイクロプロセツサ３１Ｐ
は、カースト・アウト動作へ行かないで、LRU
リスト４６を調べて、キヤツシユ４０で変更され
ないで記憶されているデータ・ブロツクがあるか
どうかを調べる。LRUリスト４６の中で、部分
４７（第１図）にある変更（Ｍ）ビツトが０のエ
ントリイは、割振可能な（即ち、自由な）ブロツ
クのリストを構成する。第３図のADEBレジスタ
７６にあるＭフイールド１２４は、そのようなエ
ントリイについてゼロである。従つて、部分４７
の変更ビツトが検査される。そして、LRUリス
ト４６の中でＭビツトがゼロである最初のエント
リイが、ホスト１１又はDASD１６からデータを
受取るように割振られる。そのような走査は、
LRUリスト４６のLRU端部（LRU＋０）のとこ
ろで始まる。LRUリスト４６の走査は、制御ス
トア７３（第２図）のＪカウンタ３７によつて制
御される。Ｊカウンタ３７は、それをオール・ゼ
ロへセツトすることによつて３０１で初期化され
る（第９図）。Ｊカウンタ３７がゼロの時、LRU
リスト４６を走査しているマイクロプロセツサ３
１Ｐは、キヤツシユ４０で使用時点の最も古いデ
ータ・ブロツクを指定するエントリイにアクセス
する。ステツプ３０１の初期化の後、ループ３０
０は、LRUリスト４６の走査を制御する。先
ず、３０２で、LRU＋Ｊのエントリイがマイク
ロプロセツサ３１Ｐへ読出される。これは、
LRUリスト４６でINDEXフイールド１０７を通
して指定された登録簿４３のエントリイが、シス
テム・ストレージ３０からADEBレジスタ７６へ
略読出されることを意味する。３０３で、登録簿
４３から読出されたばかりのエントリイが調べら
れ、Ｍフイールド１２４がゼロであるかどうか決
定される。もしＭフイールド１２４がゼロであれ
ば、それは変更されていないデータであり、キヤ
ツシユ４０に記憶されたデータは、DASD１６中
に記憶された対応するデータに等しい。次に３０
４で、決定されたデイレクトリイ４３のエントリ
イ及びADEBレジスタ７６の内容を削除すること
によつて、キヤツシユ４０の決定されたばかりの
アドレス可能記憶領域が、割振りのために解放さ
れる。次にループ３００は終了し、通路２８２が
とられて、割振ステツプ２８４へ進む。もしＭビ
ツトがゼロなければ、マイクロプロセツサ３１Ｐ
は、ループ３００を通つて、LRUリスト４６の
次の「使用時点が最も古い」エントリイを指定す
るように進行する。３０５で、Ｊカウンタ３７へ
１が加えられる。３０６で、マイクロプロセツサ
３１Ｐは、新しいＪカウンタの値と、（Ｎ＋１）
の値と比較する。Ｎ＋１は、第１図の可用閾値４
９のすぐ上にあるLRUリスト４６のエントリイ
に対応する。MRU−ＭはLRU＋（Ｎ＋１）と同じ
値であることに注意されたい。ＪカウンタがＮ＋
１より小さい時、マイクロプロセツサ３１Ｐはス
テツプ３０２へ戻り、３０３のブランチによつて
データが変更されていないことが決定されるか、
可用閾値４９に達するまで、ループ３００が反復
される。次に、３０７で、マイクロプロセツサ３
１Ｐは、タスク指名ステツプ１９０へ戻る前に、
いくつかの無関連の機能を実行する。ステツプ３
０６から１９０へ戻つた時、キヤツシユ・ミスの
結果（読出しであつても書込みであつても）、キ
ヤツシユ４０に記憶されるべきデータについて、
キヤツシユ４０内にスペースは割振られていな
い。所望されたデータ転送は、キヤツシユ４０中
のデータがDASD１６へ転送されるまで待たなけ
ればならない。データのDASD１６への転送は、
変更されないブロツクを２８４で割振らせること
になる。

キヤツシユ・ミスが生じた後、又はタスク指名
ステツプ１９０の定期的走査中に、キヤツシユ４
０の中で変更されないデータ・ブロツクが存在し
なければ、記憶システム１０は第１０図の流れ図
に従つてLRUリスト４６を走査する。書込み又
は読出されるべきデータについて、キヤツシユ４
０中に利用可能なスペースを作るため、自由ブロ
ツクを設定する上記の走査は、２つの大きな段階
で行なわれる。第１の段階は、放棄リストDL３
８を調べて、データの放棄が可能がどうかを決定
することである。第２の段階は、LRUリスト４
６が最も使用時点の古いエントリイから可用閾値
４９まで走査される。この走査でヒツト（変更さ
れたデータ）が生じると、そこからグループ化閾
値５７まで第２の走査が始まり、所与のDASD１
６上に記録されるべきデータ・ブロツクの群が設
定される。DASD１６は上記ヒツトによつて決定
された、キヤツシユ４０の変更されているデータ
を記憶する。

自由なリストがLRUリスト４６の１部として
含まれている時、キヤツシユ・ミスの後の検査は
ステツプ２８１を省略し、ステツプ３０１を介し
てループ３００へ直接に進む。勿論、２９９の論
理入力は、種々の理由で生じてよい。

ここで第１０図を参照すると、マイクロプロセ
ツサ３１Ｐは論理通路３１０をたどつて、なされ
るべき作業を探す。３１１で、第２図の放棄リス
ト３８がエントリイを有するかどうかを検査され
る。もし放棄リスト３８の中にエントリイがあれ
ば、３１２で、そのエントリイが取出される。そ
れは、登録簿４３のどのエントリイが削除される
べきであるか（ステツプ３１３）を決定し、かつ
指標値（ADEBレジスタ７６のINDEXフイール
ド１０７）をFBLレジスタ７９へ転送するため
である。これらの動作は、キヤツシユ４０のため
に自由ブロツクを作る。次に、マイクロプロセツ
サ３１Ｐは、LRUリスト４６の走査のためにル
ープ３１６及び３３０へ進むことができる。ステ
ツプ３１４では、LDCBレジスタ６２のCCRフイ
ールド９５及びMISSフイールド９６が１へセツ
トされる論理装置であるかどうか検査される。も
しそのような論理装置であれば、マイクロプロセ
ツサ３１Ｐは論理コネクタ３１９を介して第９図
のステツプ２８４へ進む。次いでステツプ２８４
から２９４までが、LDCBレジスタに表示された
CCRフイールド９５に関して、記憶システム１
０の動作を完了する。この時点で、マイクロプロ
セツサ３１ＰはCCRフイールド９５をクリアし
ない。なぜならば、それは次に受取られた指令を
検査して、その指令がチヤネル指令再試行の結果
として送られたかどうかを決定するからである。

ステツプ３１１で、放棄リスト３８にエントリ
イがないか、３１４で、CCRフイールドをセツ
トされているLDCBレジスタがなければ、マイク
ロプロセツサ３１ＰはLRUリスト４６を走査す
るステツプへ進む。３１５で、Ｊカウンタ３７を
ゼロへセツトすることによつて、走査が開始され
る。次にループ３１６が開始され、LRUリスト
４６の最も使用時点が古い指標値から可用閾値４
９まで走査が実行される。ループ３１６は、
LRU＋Ｊに記憶された指標値によつて指定され
た登録簿４３のエントリイを読出すステツプを含
む。ループ３１６を最初に通る時のＪカウンタは
ゼロである。従つて、マイクロプロセツサ３１Ｐ
はLRUリストの使用時点が最も古いエントリイ
を読出して、３１８でＭフイールド１２４を調べ
る。Ｍフイールドがゼロである時、３２０でＪカ
ウンタは１だけ増加される。次に３２１で、Ｊカ
ウンタの値がＮ＋１（LRUリスト４６で可用閾
値４９のすぐ上にあるエントリイ）と比較され
る。ＪカウンタがまだＮ＋１に等しくなければ、
ループ３１６が反復される。ループ３１６が完了
すると、論理通路３３７がとられて、マイクロプ
ロセツサ３１Ｐはタスク指名ステツプ１９０へ戻
される。この場合、LRU＋０と可用閾値４９と
の間で指定された全てのデータ・ブロツクは、変
更されたデータを有しない。即ち、第１０図に示
されたマシン動作は十分な回数だけ実行された
か、他のアルゴリズムによつて、可用閾値４９の
下にあるエントリイによつて表わされるキヤツシ
ユ４０の全ての変更されたデータが、DASD１６
へ転送されている。この場合、キヤツシユ４０か
らデータを転送する必要はない。第９図のステツ
プ３０３で、新しい割振りによつて変更されない
データ・ブロツクが発見されるからである。

第１０図において、検査されている登録簿４３
のエントリイのＭフイールド１２４、又はLRU
リスト４６中の部分（Ｍビツト）４７が１である
時、走査中に書込ヒツトが起つている。次にマイ
クロプロセツサ３１Ｐは論理通路３２５をたど
り、現在検査されているエントリイで指定された
装置について、書込待ち行列（WQ）１２７へ
LRU＋Ｊの指標値を転送する。上記の装置は、
ADEBレジスタ７６のフイールド１０８にあるＤ
フイールドで指定されている。例えば、もし装置
Ｄ２がＤフイールドに指定されていれば、対応す
る書込待ち行列１２７は、ADEBレジスタ７６の
フイールド１０７から指標値を受取る。この時点
で、装置Ｄ２に対応するフラグ・カウンタ１２７
Ｆは、１だけ増加される。もし書込待ち行列が空
であつたならば、フラグ・カウンタは１の値を含
む。空でなければ、フラグ・カウンタは書込待ち
行列におけるエントリイの数を反映している。こ
の指標値は、キヤツシユ４０からDASD１６へ転
送されるべき、最初の指定されたデータ・ブロツ
クを表わす。ヒツトの発生はループ３１６を終了
させ、マイクロプロセツサ３１Ｐにループ３３０
を実行させる。

ループ３３０はLRUリスト４６を走査する
が、その走査はヒツト位置（例えばLRU＋１）
からグループ化閾値５７まで、又は最初に決定さ
れたデータ・ブロツクとグループにすることがで
きる、適当な数のデータ・ブロツクが決定される
までである。キヤツシユ４０中でグループにする
ことができるデータ・ブロツクは、最初に決定さ
れたデータ・ブロツクのCCP値（ADEBレジスタ
７６のフイールド１０８参照）に等しいCCP値
を有するデータ・ブロツクである。勿論、これら
のデータ・ブロツクは同一のアドレスされた装置
の中にある。

グループ化閾値５７までの第２の走査は、ヒツ
トがループ３１６で生じた時にのみ起る。それ
は、マイクロプロセツサ３１ＰがＪカウンタを１
だけ増加させるステツプ３３１で始まる。第１図
の例では、走査されるべき次のLRUエントリイ
は、LRU＋２に対応する。従つて、登録簿４３
のそのエントリイはADEBレジスタ７６へ転送さ
れる。次にマイクロプロセツサ３１Ｐは、３３２
でＭフイールド１２４を検査する。その値はゼロ
に等しいから、マイクロプロセツサ３１Ｐは論理
通路３３３をたどつて、ステツプ３３１へ戻り、
ループ３３０を繰返す。もしＭフイールド１２４
がゼロでなければ、３３４でマイクロプロセツサ
３１ＰはADEBレジスタ７６のCCP値、及び最初
に指定されたツデータ・ブロツク（これは書込待
ち行列１２７にある）のCCP値とを検査する。
他の実施例としてマイクロプロセツサ３１Ｐの中
にある作業レジスタへ、ADEBレジスタ７６のフ
イールド１０８で表わされた装置アドレスを含ま
せ、現在のADEBレジスタ７６のエントリイにお
けるCCP値と、最初に指定されたデータ・ブロ
ツクのCCP値とを比較するようにしてもよい。
注意すべきは、CCP値が装置上の物理シリン
ダ・アドレスを表わすことである。こうして、
DASD１６内部の実際のデイスク構成は、LRUリ
スト４６の走査を変更せず、またそれに影響を及
ぼさない。

もしシリンダ・アドレス（CCP値）が異つて
いれば、論理通路３３３がとられ、ループ３３０
の次の走査が開始される。双方のデータ・ブロツ
クが同一のシリンダにあれば、３３５で、マイク
ロプロセツサ３１ＰはLRU＋（Ｊ＋１）の指標値
を書込待ち行列（WQ）１２７へ転送し、フラ
グ・カウンタ１２７Ｆを増加させる。次に３３６
で、マイクロプロセツサ３１ＰはWQ１２７を検
査し、CCP値を有するシリンダについて、８個
のエントリイがあるかどうか決定する。もし８個
のエントリイがあれば、キヤツシユ４０から
DASD１６へ転送するためのデータ・ブロツクの
完全なグループが決定されたことになる。ループ
３３０の走査は不完全のままである。従つて、タ
スク指名ステツプ１９０への戻りが生じ、第１１
図を参照して説明する書込待ち行列の走査が、グ
ループ化されたデータの転送をスケジユールす
る。もしグループ化が上限に達していなければ、
３３８で、マイクロプロセツサ３１ＰはＪカウン
タ３７の内容を検査し、その値をMRU−Ｋ（グ
ループ化閾値５７のすぐ上にある、LRUリスト
４６のエントリイ）と比較する。もし比較が一致
すれば、それは第２走査の完了を意味し、タスク
指名ステツプ１９０への通路３３７がとられる。
その時点で、転送されるべきデータ・ブロツクが
１個だけであつてもよく、７個までのブロツクが
あつてよい。Ｊカウンタの値がまだMRU−Ｋに
達していなければ、、通路３３３がとられて、も
う１回のループ３３０が実行される。

第１１図は、キヤツシユ４０に記憶されたデー
タであつて、DASD１６へ転送されるべきものを
探すため、書込待ち行列１２７の全てを走査する
マイクロプロセツサ３１Ｐのマシン動作を示す。
マシン動作は、タスク指名ステツプ１９０から論
理通路３４０を介して起動される。３４１で、検
査されるべき書込待ち行列１２７を決定するた
め、書込待ち行列カウンタ（WQK）１２７Ｋの
内容が検査される。WQK１２７Ｋは、DASD１
６の数に等しいデイジツト位置を有するシフト・
レジスタとして処理される。１つのビツトが１へ
セツトされており、そのビツト位置はどの書込待
ち行列が検査されるべきかを示す。１つの書込待
ち行列の検査が完了すると、１のビツトが次のデ
イジツト位置へシフトされ、次の書込待ち行列の
検査が可能となる。このようにして、ラウンド・
ロビン式の待ち行列検査が実行される。

ループ３４２はフラグ・カウンタ１２７Ｆを検
査して、関連した書込待ち行列が空であるか（フ
ラグ・カウンタ１２７Ｆがゼロに等しい）、又は
非ゼロであつて１つ又はそれ以上のエントリイを
指示するかどうかを決定する。３４３で、書込待
ち行列カウンタ（WQK）１２７Ｋに対応するフ
ラグ・カウンタ１２７Ｆが、制御ストア７３から
取出される。フラグ・カウンタ１２７Ｆは３４４
で検査される。もしフラグ・カウンタ１２７Ｆが
ゼロであれば、３４５でWQK１２７Ｋが１だけ
増進される。３４６で、シフトされた値が、３４
１で取出された初期値と比較される。もしそれら
の値が等しければ、走査は完了している。次にマ
イクロプロセツサ３１Ｐは、通路３４７をたどつ
てタスク指名ステツプ１９０へ戻る。比較が一致
しなければ、ステツプ３４３−３４５が反復され
る。フラグ・カウンタ１２７Ｆがゼロでなけれ
ば、マイクロプロセツサ３１Ｐは通路３４８をた
どり、３５０で指定された装置が使用中であるか
どうかを検査する。もし装置が使用中であれば、
その装置について作業はスケジユールされず、マ
イクロプロセツサ３１Ｐは論理通路３５１をたど
つて、ステツプ３４３へ戻り、ループ３４２を実
行して走査を継続する。３５０で、もし装置が使
用中でなければ、３５２で、前述した手順を用い
てICW連鎖が形成される。３５３で、形成され
たICW連鎖がLKPレジスタ２５を介してDACプ
ログラム５６Ｐへ転送され、そこで実行される。
次に３５４で、キヤツシユ４０からアドレスされ
たDASD１６へ、実際のデータ転送が起る。３５
５で、本発明と無関連の事後転送動作が起る。３
５６で、第１図のLRUリスト４６にあるＭビツ
ト（部分４７）がリセツトされ、FBLレジスタ
７９にあるエントリイは、DASD１６へ転送され
たばかりのデータ・ブロツクを含む、キヤツシユ
４０のアドレス可能データ記憶領域の指標値を受
取る。これは記憶システム１０を準備して、
FBLレジスタ７９に従つてキヤツシユ４０の中
でスペースを割振らせる。３５７で、LDCBレジ
スタ６２が検査され、CCRフイールド９５及び
MISSフイールド９６が１へセツトされているか
どうかが決定される。もしキヤツシユ・ミスがあ
れば、３５８でFBLレジスタ７９が読出され、
キヤツシユ４０で解放されたばかりのアドレス可
能記憶領域の１つの指標値が得られる。３５９
で、FBLレジスタ７９が検査され、それが空で
あるかどうか決定される。もしそれが空であれ
ば、エラーが生じている。即ち、ステツプ３５８
は成功裡に実行されない。次にマイクロプロセツ
サ３１Ｐは、通路３６０をたどつて、エラー回復
手順へ進む。空でなければ、マイクロプロセツサ
３１Ｐは、第１１図の論理コネクタ３６１及び第
９図の論理コネクタ２８３を介して第９図の割振
ステツプ２８４へ進む。もし３５７で示されるよ
うに、LDCBレジスタのCCRフイールド及び
MISSフイールドが１でなかつたために、キヤツ
シユ・ミスが生じて、書込待ち行列の走査が起ら
なかつたのであれば、マイクロプロセツサ３１Ｐ
は、３６２で本発明と無関係の機能を実行し、タ
スク指名ステツプ１９０へ戻る。

代替方法として、マイクロプロセツサ３１Ｐ
は、書込待ち行列１２７の走査を完了するため、
ステツプ３６２からループ３４２へ戻つてよい。
しかし、或る設計上の制限が存在する場合、マイ
クロプロセツサ３１Ｐにとつて、書込待ち行列の
中に現われるDASD１６への全ての書込みを完了
するのではなく、実行されるべき各種の作業を走
査するため、タスク指名ステツプ１９０を使用す
るのが適切であろう。他の設計の制限がある場合
には、ループ３４２を反復するため、直ちに通路
３５１へ戻るのがよいかも知れない。

第１２図は、例えば第１図のセツト・ページ・
パラメータ（SPP）指令のようなモード設定型の
指令に対する、マイクロプロセツサ３１Ｐのマシ
ン動作を示す。このような指令は、チヤネル・ア
ダプタ３２を通して受取られる。指令は３６５で
第１図の「アドレス及び指令」評価器５０によつ
てデコードされ、３６６で、マイクロプロセツサ
は、その指令がモード設定型の指令であるかどう
かを決定する。もしモード設定型の指令でなけれ
ば、マイクロプロセツサ３１Ｐは論理通路３６７
をたどつて、その指令を実行する。もしモード設
定型の指令であれば、３６８で、マイクロプロセ
ツサ３１ＰはCCW１９（第１図）のアドレス・
バイト２０に関連した適当なLDCBレジスタ６２
にアクセスし、RD（読出し及び放棄）フイール
ド１０１をバイト２２の値へセツトするととも
に、SEQフイールド９４及び１００をセツトす
る。本発明の実施に関する限り、アドレスされた
論理装置に対するLDCBレジスタ６２の更新は、
モード設定指令の実行を完了する。セツト・ペー
ジ・パラメータ指令は、他の制御パラメータを含
んでよく、このような制御パラメータは、記憶シ
ステム１０の制御データ構造（制御ストア７３に
置かれるのが望ましい）の中で更新されねばなら
ない。３６９で、マイクロプロセツサ３１Ｐは、
通常の如くホスト１１へ終了状況信号を送る。マ
イクロプロセツサ３１Ｐが追加の仕事を探してタ
スク指名ステツプ１９０に戻る前に、３７０で他
の機能を実行してよい。

【図面の簡単な説明】

第１図はホストへ接続された周辺データ記憶シ
ステムを示す、本発明を含む論理図である。更
に、本発明を実施するに当つて使用されるチヤネ
ル指令、内部指令ワード、及びキヤツシユ置換制
御リストが示される。第２図は周辺データ記憶シ
ステムを制御するためプログラム化されたプロセ
ツサを使用する、第１図のシステムの変更例を示
す論理ブロツク図である。第３図は第１図及び第
２図に示された周辺データ記憶システムで使用さ
れる各種のデータ構造を示す図である。第４図は
LRUキヤツシユ置換（又はオーバレイ）基準を
使用するキヤツシユ置換制御リストを示す図であ
る。第５図はチヤネル指令ワード及び内部指令ワ
ードを使用する、第１図及び第２図の記憶システ
ムの動作を示す図である。第６図は読出指令を実
行するときのマシン動作流れ図、及び第１図及び
第２図に示された記憶システムのキヤツシユ・ヒ
ツト論理フローを示す図である。第７図及び第８
図は第１図及び第２図に示される記憶システムに
おいてバツキング・ストアから前面ストア（キヤ
ツシユ）へシーケンシヤル・データを転送すると
きのマシン動作流れ図（準備部分及び内部指令ワ
ード部分を含む）である。第９図はキヤツシユ・
ミスに続く制御処理を示すマシン動作流れ図であ
る。第１０図は非同期的書込動作の書込グループ
化を示すマシン動作流れ図である。第１１図はキ
ヤツシユからDASDへ書かれる、グループ化され
たデータの待ち行列走査を示すマシン動作流れ図
である。第１２図はモード設定指令の実行を示す
マシン動作流れ図である。 １０……階層周辺データ記憶システム、１１…
…ホスト、１２〜１５……Ｉ／Ｏ接続（チヤン
ル、サブチヤネル）、１６……DASD、１９……
チヤネル指令ワード（CCW）、２０……アドレ
ス・バイト、２１……指令バイト、２２……指令
修飾バイト、２３……アドレス・バイト、２４…
…内部指令ワード（ICW）、２５……リンケー
ジ・ポート（LKP）レジスタ、２６……指令バ
イト、２７……指令修飾バイト、２８……アドレ
ス・バイト、３０……システム・ストレージ、３
１……制御機構、３２……チヤネル・アダプタ、
３３……データ回路、３４……装置アダプタ、３
５……装置制御アタツチメント、３７……Ｊカウ
ンタ、３８……放棄リスト（DL）、４０……キヤ
ツシユ、４３……登録簿、４４……ハツシユ回
路、４５……分散指標テーブル、４６……キヤツ
シユ置換LRUリスト、４７………Ｍ（変更）ビ
ツト部分、４９……可用閾値、５０……「アドレ
ス及び指令」評価器（ACE）、５６……直接アク
セス・コントロール（DAC）、５７……グループ
化閾値、５８……システム・ストレージ・アドレ
ス・レジスタ（SSAR）、６１……キヤツシユ・
アクセス・コントロール（CAC）、６２……論理
装置制御ブロツク（LDCB）レジスタ、６３……
チヤネル制御ブロツク（CCB）レジスタ、６９
……待ち行列（Ｑ）レジスタ、７３……制御スト
ア、７５……他のプログラム、７６……ADEBレ
ジスタ、７７……装置バツフア（DEVBUF）レ
ジスタ、７８……バツフア・シーケンス・テーブ
ル（BST）、７９……自由ブロツク・リスト
（FBL）、３１Ｐ……マイクロプロセツサ、５０
Ｐ……ACEプログラム、５６Ｐ……DACプログ
ラム、６１Ｐ……CACプログラム。

Claims (1)

【特許請求の範囲】
1. １ それぞれ多数のデータ記憶領域を含むキヤツ
   シユ及びバツキング記憶装置と、上記キヤツシユ
   及びバツキング記憶装置の間でデータを転送する
   転送手段とを有する周辺データ記憶システムにお
   いて、上記キヤツシユのデータ記憶領域の中で、
   上記バツキング記憶装置に記憶されたデータに対
   応してデータを記憶しているデータ記憶領域であ
   ることを表示するエントリイ、及びキヤツシユに
   記憶されたデータが上記バツキング記憶装置に記
   憶された対応するデータから変更されているかど
   うかを示す変更表示を含むキヤツシユ置換制御リ
   ストを保持する手段と、上記キヤツシユ置換制御
   リストにおいて間もなく置換されるべき最初の部
   分を走査して、上記キヤツシユのデータ記憶領域
   に記憶されたデータの中で変更されたデータを含
   む最初のデータ記憶領域を識別する第１の走査手
   段と、上記キヤツシユ置換制御リスト及び上記第
   １走査手段へ接続され、上記最初のデータ記憶領
   域が識別された後に、上記キヤツシユ置換制御リ
   ストの残りの部分を走査して、上記最初のデータ
   記憶領域に記憶されたデータと所定の関係を有す
   るデータを記憶したデータ記憶領域を識別する第
   ２の走査手段と、上記転送手段及び上記第１及び
   第２の走査手段へ接続され、上記識別されたデー
   タ記憶領域に記憶されたデータを、上記キヤツシ
   ユから上記バツキング記憶装置へ転送されるべき
   データ・ブロツクへグループ化する手段とを具備
   する周辺データ記憶システム。