JPH06348597A - キャッシュ制御方法および回転形記憶装置 - Google Patents

キャッシュ制御方法および回転形記憶装置

Info

Publication number
JPH06348597A
JPH06348597A JP5136320A JP13632093A JPH06348597A JP H06348597 A JPH06348597 A JP H06348597A JP 5136320 A JP5136320 A JP 5136320A JP 13632093 A JP13632093 A JP 13632093A JP H06348597 A JPH06348597 A JP H06348597A
Authority
JP
Japan
Prior art keywords
data
cache
area
rotary storage
storage medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5136320A
Other languages
English (en)
Inventor
Akira Kojima
昭 小島
Tsuneo Hirose
恒夫 広瀬
Masahiko Sato
雅彦 佐藤
Toshiyuki Haruna
利之 春名
Tetsuzo Kobashi
徹三 小橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5136320A priority Critical patent/JPH06348597A/ja
Priority to US08/255,942 priority patent/US5584012A/en
Publication of JPH06348597A publication Critical patent/JPH06348597A/ja
Priority to US08/728,791 priority patent/US5742933A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 低コストでヒット率の向上およびミスヒット
時の処理時間の短縮を実現することが可能なキャッシュ
制御技術および回転形記憶装置を提供する。 【構成】 複数台のディスク装置６ｘ、上位インタフェ
ース回路２、キャッシュコントローラ３およびキャッシ
ュメモリ４、ＣＰＵ７を含み、ディスク装置６ｘの各々
では、内部に備えられた回転形記憶媒体の記憶領域は、
通常のユーザデータエリア６ｘｂと、連続したシリンダ
群からなる２次キャッシュデータ格納エリア６ｘａに区
分けされ、キャッシュメモリ４で溢れたデータはディス
ク装置６ｘの２次キャッシュデータ格納エリア６ｘａに
シーケンシャルに書き込まれ、上位のＩ／Ｏ処理が比較
的空いている時間に、ユーザデータエリア６ｘｂの本来
のアドレスに転送される。リード時、キャッシュメモリ
４がミスヒットの場合は、２次キャッシュデータ格納エ
リア６ｘａ、ユーザデータエリア６ｘｂの順にアクセス
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディスクキャッシュ制
御方法および回転形記憶装置に関し、特に、情報処理装
置に外部記憶装置として接続される磁気ディスクサブシ
ステム等に適用して有効な技術に関する。
【０００２】
【従来技術】たとえば、情報処理技術の分野では、コン
ピュータの分散処理化により、高速にランダムデータ処
理を行うディスクサブシステムが要求されている。その
際、ディスクへのランダムリード／ライトにおいて生じ
る、機械的なシーク時間、回転待ち時間による平均処理
時間の低下を防ぐため、ディスクよりも高速な半導体メ
モリからなるキャッシュメモリをデータ転送経路に介在
させて高速化を図ることが知られている。但し、半導体
メモリは、ディスク媒体に比べてビットコストが高いた
め、実現できるキャッシュメモリの容量は限られる。
【０００３】一例として、図２３に一般的な、キャッシ
ュメモリ搭載のディスク装置の構成例を示す。ライト命
令を、ホストコンピュータ１０１から上位インタフェー
ス回路１０２を経て受領すると、ＣＰＵ１０７はキャッ
シュコントローラ１０３を経由してキャッシュメモリ１
０４の当該アドレスに書き込む。リード命令を、受領し
た場合、ＣＰＵ１０７はキャッシュコントローラ１０３
内のキャッシュ管理テーブルを参照し、キャッシュメモ
リ１０４にある場合（ヒット）はキャッシュコントロー
ラ１０３を起動してキャッシュメモリ１０４内のデータ
を送信する。
【０００４】キャッシュメモリ１０４に無い場合（ミ
ス）、ディスクコントローラ１０５を起動してディスク
装置１０６１〜１０６Ｎ（６１が１台のみの場合もあ
る）より当該アドレスのデータを読みだしキャッシュコ
ントローラ１０３により、キャッシュメモリ１０４にデ
ータを格納するとともに、上位インタフェース回路１０
２を介してホストコンピュータ１０１にデータを転送す
る。
【０００５】上記、上位インタフェース回路１０２、キ
ャッシュコントローラ１０３、ディスクコントローラ１
０５の動作は、ＣＰＵ１０７の命令及び監視を必要とせ
ず、自動的に行う方式も考えられる。
【０００６】ライト時、キャッシュメモリ１０４におい
ては、ヒット率が１００％となるものの、最終的には各
ディスク装置１０６１〜１０６Ｎ上の目的の格納位置に
ランダムに書き込む必要性が生じる。
【０００７】このように、キャッシュメモリ１０４の容
量不足でミスヒットする場合や、ライトキャッシュデー
タをディスクへ書き込む場合、やはりディスク装置１０
６１〜１０６Ｎへのランダム処理が生じることになる。
【０００８】一方、特開昭６０−２５８６６１号公報の
『キャッシュメモリ管理装置』に開示された技術では、
ディスクアクセスを削減する目的としてのキャッシュメ
モリの利用、および有効なキャッシュメモリの制御方法
については述べられているが、キャッシュがミスヒット
した場合のデータの読みだし、および電源断時、あるい
は上位処理上の要求によりキャッシュデータをディスク
へ書き込む際の制御は、実際のディスク上のランダムな
アドレスをアクセスするものであることは、図２３に例
示したディスク装置となんら変わりがない。
【０００９】
【発明が解決しようとする課題】前記従来技術において
は、キャッシュメモリの容量を増やしてヒット率を向上
させようとすれば、必然的に装置の原価が増大し、ま
た、キャッシュメモリでミスヒットしたためにディスク
へ書き込む必要が生じた場合、ディスクへのランダムア
クセスが発生し、シーク時間、回転待ち時間が加わり処
理時間は長くなる、という問題がある。
【００１０】例えば、キャッシュ容量が１６ＭＢｙｔｅ
ｓで、データ処理単位が１６ＫＢｙｔｅｓの場合、上位
の終了処理によりデータを退避する場合、１０００個の
Ｉ／Ｏ処理が発生することになる。その１個のＩ／Ｏ処
理の所要時間は、 （１個のＩ／Ｏ処理時間）＝（ディスク装置の平均シー
ク時間）＋（平均回転待ち時間）＋（１６ＫＢｙｔｅｓ
データのディスク書き込み時間）＋（コントローラのオ
ーバヘッド時間） となる。現在の一般的な回転速度が５４００ＲＰＭの５
インチディスク装置の値を入れてみると、 ＝（１2.８ｍｓ）＋（１1.１ｍｓ）／２ ＋（１1.１ｍｓ）×（３２／８０） ＋（１ｍｓ） ＝２3.８ｍｓ となる。
【００１１】この装置で、上記１０００回のＩ／Ｏ行う
と、２3.８秒かかる。
【００１２】注）回転速度が５４００ＲＰＭの装置で
は、１回転時間は１1.１ｍｓとなり、その１／２が平均
回転待ち時間となる。５１２Ｂｙｔｅｓ／セクタで８０
セクタ／トラックを例に挙げると、１６Ｋバイト（＝３
２セクタ）のアクセス時間は１回転時間の３２／８０と
なる。
【００１３】本発明の目的は、低コストでヒット率の向
上およびミスヒット時の処理時間の短縮を実現すること
が可能なキャッシュ制御技術を提供することにある。
【００１４】本発明の他の目的は、回転形記憶媒体への
多様なアクセス形態に応じて効果的にヒット率を向上さ
せることが可能なキャッシュ制御技術を提供することに
ある。
【００１５】本発明のさらに他の目的は、回転形記憶媒
体へのキャッシュメモリのデータの退避を短時間に行う
ことが可能なキャッシュ制御技術を提供することにあ
る。
【００１６】本発明のさらに他の目的は、低コストでキ
ャッシュメモリのヒット率の向上およびミスヒット時の
処理時間の短縮を実現することが可能な回転形記憶装置
を提供することにある。
【００１７】本発明のさらに他の目的は、回転形記憶媒
体への多様なアクセス形態に応じて効果的にキャッシュ
メモリのヒット率を向上させることが可能なキャッシュ
制御技術を提供することにある。
【００１８】本発明のさらに他の目的は、回転形記憶媒
体へのキャッシュメモリのデータの退避を短時間に行う
ことが可能な回転形記憶装置を提供することにある。
【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２０】
【課題を解決するため手段】本願において開示される発
明のうち、代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００２１】すなわち、請求項１記載の発明は、回転形
記憶媒体と上位装置との間で授受されるデータの転送経
路に、回転形記憶媒体上のデータの写しを保持するキャ
ッシュメモリを介設し、上位装置による回転形記憶媒体
からのデータ読みだし要求、および回転形記憶媒体に対
するデータ書込み要求の少なくとも一方に対して、キャ
ッシュメモリを用いて応答するキャッシュ制御方法にお
いて、回転形記憶媒体を通常のユーザ領域および２次キ
ャッシュ領域に区分し、回転形記憶媒体に対するキャッ
シュメモリから溢れたデータの退避書き込み処理、およ
び読みだし要求されたデータがキャッシュメモリになか
った場合の回転形記憶媒体からの読みだし処理の少なく
とも一方を、２次キャッシュ領域に対して優先して実行
するものである。
【００２２】また、請求項２記載の発明は、請求項１記
載のキャッシュ制御方法において、キャッシュメモリを
管理するための第１の管理テーブルおよび２次キャッシ
ュ領域を管理するための第２の管理テーブルの写しを２
次キャッシュ領域に格納するものである。
【００２３】また、請求項３記載の発明は、請求項１ま
たは２記載のキャッシュ制御方法において、上位装置か
らの回転形記憶媒体に対するアクセス状況に応じて、キ
ャッシュメモリと２次キャッシュ領域の記憶容量の比率
を設定するものである。
【００２４】また、請求項４記載の発明は、請求項１，
２または３記載のキャッシュ制御方法において、２次キ
ャッシュ領域の記憶容量を可変とし、当該２次キャッシ
ュ領域の記憶容量の利用率が所定の閾値を越えた時、当
該２次キャッシュ領域を拡張するものである。
【００２５】また、請求項５記載の発明は、回転形記憶
媒体と、この回転形記憶媒体と上位装置との間における
データ転送経路に介設され、回転形記憶媒体上のデータ
の写しを保持するキャッシュメモリとからなり、上位装
置による回転形記憶媒体からのデータ読みだし要求、お
よび回転形記憶媒体に対するデータ書込み要求の少なく
とも一方に対して、キャッシュメモリを用いて応答する
回転形記憶装置において、回転形記憶媒体は、通常のユ
ーザ領域および２次キャッシュ領域に区分され、回転形
記憶媒体に対するキャッシュメモリから溢れたデータの
退避書き込み処理、および読みだし要求されたデータが
キャッシュメモリになかった場合の回転形記憶媒体から
の読みだし処理の少なくとも一方が、２次キャッシュ領
域に対して優先して実行されるようにしたものである。
【００２６】また、請求項６記載の発明は、請求項５記
載の回転形記憶装置において、回転形記憶媒体は、互い
に独立して稼働する複数の回転形記憶媒体からなり、複
数の回転形記憶媒体の中の特定の一つに、他の回転形記
憶媒体のための２次キャッシュ領域を配置したものであ
る。
【００２７】また、請求項７記載の発明は、請求項５ま
たは６記載の回転形記憶装置において、上位装置とキャ
ッシュメモリとの間におけるデータの授受、およびキャ
ッシュメモリと２次キャッシュ領域との間におけるデー
タの授受を監視し、最適なタイミングでキャッシュメモ
リから２次キャッシュ領域へのデータ転送、および２次
キャッシュ領域からユーザ領域へのデータ転送を実行す
る第１の制御論理を備えたものである。
【００２８】また、請求項８記載の発明は、請求項５，
６または７記載の回転形記憶装置において、回転形記憶
媒体のユーザ領域における特定のデータへのアクセス頻
度を計測し、実際の稼働に先立ってアクセス頻度の高い
当該データをユーザ領域から２次キャッシュ領域に予め
複写する第２の制御論理を備えたものである。
【００２９】また、請求項９記載の発明は、請求項５，
６，７または８記載の回転形記憶装置において、回転形
記憶媒体は、データ記録領域としての同一半径の複数の
トラックを含むシリンダを同心円状に配置して構成さ
れ、シリンダの配列方向の中央部に位置する連続したシ
リンダ群を２次キャッシュ領域に割り当てたものであ
る。
【００３０】また、請求項１０記載の発明は、請求項
５，６，７，８またはまたは９記載の回転形記憶装置に
おいて、回転形記憶媒体は、データ記録領域としての同
一半径の複数のトラックを含むシリンダを同心円状に配
置して構成され、複数のシリンダは、連続したシリンダ
群からなる幾つかのゾーンに区分され、ゾーン毎に、当
該ゾーンに含まれる連続した一部のシリンダを用いて２
次キャッシュ領域を設定したものである。
【００３１】また、請求項１１記載の発明は、請求項
５，６，７，８，９または１０記載の回転形記憶装置に
おいて、回転形記憶媒体は、データ記録領域としての同
一半径の複数のトラックを含むシリンダを同心円状に配
置して構成され、内外周の複数のシリンダの各々に帰属
するトラックにおける単位長さ当たりのビット記録密度
は、トラック半径に関係なくほぼ一定であり、シリンダ
当たりの情報記録容量の大きな外周部のシリンダを用い
て２次キャッシュ領域を設定したものである。
【００３２】
【作用】本発明のキャッシュ制御方法および回転形記憶
装置においては、キャッシュメモリが溢れて回転形記憶
媒体に書き込む必要が発生した場合にも、回転形記憶媒
体上の通常のユーザ領域のランダムな実際のアドレスで
はなく、一時的に、例えば、最外周から数シリンダの範
囲で設けられ、ユーザに解放されない『２次キャッシュ
領域』の連続するアドレスへ書き込む事により、回転形
記憶媒体のアクセスをシーケンシャル動作とし、シーク
時間、回転待ち時間をなくし処理時間を最小とする。
【００３３】回転形記憶媒体の実際のアドレスへの書き
込みは、上位装置のＩ／Ｏ処理が比較的空いている時間
に行う。
【００３４】また、キャッシュメモリには無いが、この
『２次キャッシュ領域』にあるデータを上位装置から要
求された場合、この２次キャッシュ領域のデータをキャ
ッシュメモリに転送する。この時の回転形記憶媒体への
アクセスは範囲が限られているため、転送操作は高速と
なり実際のユーザ領域にアクセスする場合に比較して遙
に短時間で完了する。
【００３５】例えば、銀行のオンライン端末の場合、昼
間はキャッシュメモリおよび『２次キャッシュ領域』を
アクセスし、業務終了後に、回転形記憶媒体上の実際の
ユーザ領域に書き込むようにする。
【００３６】本発明のキャッシュ制御方法および回転形
記憶装置では、前述の、“発明が解決しようとする課
題”の項目で例示したキャッシュメモリ上の１６ＭＢｙ
ｔｅｓのデータの退避は『２次キャッシュ領域』に対す
る１個のＩ／Ｏ処理となり、 （１個のＩ／Ｏ処理時間）＝（１６ＭＢｙｔｅｓデータ
のディスク書き込み時間）＋（ヘッド切り替えによる遅
延）＋（コントローラのオーバヘッド時間） 現在の一般的な５インチディスク装置の値を入れてみる
と、 ＝（１1.１ｍｓ）×（３２７６８／８０） ＋（２ｍｓ） ×（３２７６８／８０） ＋（１ｍｓ） ＝5.３秒 となり、従来方式の約１／５に大幅に短縮される。
【００３７】また、キャッシュメモリのヒット率向上の
ため、仮に１６ＭＢｙｔｅｓのキャッシュメモリの容量
を３２ＭＢｙｔｅｓとした場合、現状の、たとえば１６
Ｍｂｉｔ−ＤＲＡＭと、通常の磁気ディスク媒体のＭＢ
ｙｔｅ当たりのコスト比がほぼ、６０：１であることを
考慮すると、本発明の場合には、従来技術に比較してヒ
ット率向上のためのコスト増は、ほぼ１／６０で済む。
【００３８】また、その際犠牲にする回転形記憶媒体の
ユーザ領域は、 ３２７６８セクタ÷８０セクタ／トラック÷２０トラッ
ク／シリンダ ＝約２０シリンダ となり、全体のシリンダ数約３０００シリンダの0.６７
％にすぎない。
【００３９】本発明者らの研究によれば、回転形記憶装
置からなるディスクサブシステムの総ディスク容量を１
０ＧＢとした場合、キャッシュ容量１６ＭＢ（0.１６
％）と３２ＭＢ（0.３２％）のキャッシュヒット率の差
をシミュレートしたＲＤＢ（リレーショナル・データ・
ベース）ベンチマークの一例において、１６ＭＢでは約
１０％であったが、３２ＭＢでは約２０％となるという
結果が得られており、回転形記憶媒体の一部に２次キャ
ッシュ領域を設けてヒット率を向上させることは、実際
の業務に極めて有効である。
【００４０】本発明のキャッシュ制御方法および回転形
記憶装置を用いた場合、例えば、銀行のオンライン端末
処理や、医療機関の患者のカルテの記入などの処理を想
定すると、昼間の通常稼働時に、回転形記憶媒体のユー
ザ領域の全データを対象とする大量の小データのランダ
ムリードモディファイライトでキャッシュメモリよりデ
ータが溢れた場合でも、回転形記憶媒体の特定の連続す
るエリアに設けられた２次キャッシュ領域のシーケンシ
ャルライト動作とすることにより、シーク時間、回転待
ち時間を最小とし、応答時間を早くできる。２次キャッ
シュ領域に昼間蓄えたデータは、夜間に本来格納すべき
ユーザ領域へ書き込むことにより、作業上の不具合は発
生しない。
【００４１】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
【００４２】（実施例１）図１は本発明の一実施例であ
るキャッシュ制御方法が回転形記憶装置の構成の一例を
示す概念図である。
【００４３】本実施例の回転形記憶装置は、各々が、磁
気ディスクなどの回転形記憶媒体７０を備え、ディスク
コントローラ５の配下で稼働する複数台のディスク装置
６ｘ（ｘ＝１〜Ｎ）、ホストコンピュータ１との間にお
けるコマンドやデータの授受を制御する上位インタフェ
ース回路２、この上位インタフェース回路２とディスク
装置６ｘ（ディスクコントローラ５）との間におけるデ
ータ転送経路に配置されたキャッシュコントローラ３お
よびキャッシュメモリ４、全体の制御を司り、後述のよ
うな制御動作を行う制御論理を備えたＣＰＵ７、などを
含んでいる。また、キャッシュコントローラ３には、半
導体メモリなどからなるキャッシュメモリ４およびディ
スクコントローラ５との間での実際のデータの授受を制
御するＤＭＡコントローラ３３が設けられている。
【００４４】この場合、複数台のディスク装置６ｘの各
々では、内部に備えられた回転形記憶媒体７０の記憶領
域は、通常のユーザデータエリア６ｘｂと、２次キャッ
シュデータ格納エリア６ｘａに区分けされている。こ
の、２次キャッシュデータ格納エリア６ｘａは、ユーザ
がリード・ライトするユーザデータエリア６ｘｂとは明
確に区別される。
【００４５】そして、２次キャッシュデータ格納エリア
６ｘａには、後述のような一連の手順によって、たとえ
ば、キャッシュメモリ４から溢れたキャッシュデータ４
ａ等を、２次キャッシュデータエリア６ｘａ３に退避す
る操作や、キャッシュメモリ４がミスヒットした場合
に、目的のデータを２次キャッシュデータエリア６ｘａ
３から読みだす操作などが、ユーザデータエリア６ｘｂ
のユーザデータ６ｘｂ１に優先して実行される。
【００４６】また、キャッシュコントローラ３には、図
３に例示されるように、キャッシュメモリ４に格納され
たキャッシュデータ４ａの管理に用いられるキャッシュ
管理テーブル３２ａ、さらには、図４に例示されるよう
に、２次キャッシュデータ格納エリア６ｘａに保持され
た２次キャッシュデータエリア６ｘａ３の管理に用いら
れる２次キャッシュ管理テーブル３２ｂが構築されてい
る。これらのキャッシュ管理テーブル３２ａおよび２次
キャッシュ管理テーブル３２ｂは、２次キャッシュデー
タ格納エリア６ｘａの所定の領域に、キャッシュ管理テ
ーブル６ｘａ１および２次キャッシュ管理テーブル６ｘ
ａ２として随時、退避される。
【００４７】２次キャッシュデータ格納エリア６ｘａの
容量の決定方法は種々考えられる。必ずしもキャッシュ
メモリ４と同じ容量とする必要はなく、使用システム形
態においては、キャッシュメモリ４の容量の整数倍ある
いは整数分の１、あるいは、全くキャッシュメモリ４の
容量と関係しない容量に設定してもよい。
【００４８】図１７は、本実施例の回転形記憶媒体７０
の構成の一例を示す概念図である。回転形記憶媒体７０
の一つの記録面には、データ等の記憶領域としての複数
のトラックが同心円状に配置され、同軸に回転する複数
の記録面をもつ場合、同一の半径を有するトラック群
は、一つのシリンダ７０ａとして管理される。同一のシ
リンダ７０ａに属するトラック群は、図示しないヘッド
のシーク動作（径方向における移動および位置決め動
作）なしに、電気的な切替え動作のみによってアクセス
できるので、通常、データの書き込みは、同一のシリン
ダ７０ａ内に属するトラックを優先して使用することで
実行される。
【００４９】たとえば、図１７に例示されるように、最
外周側の連続したいくつかのシリンダ７０ａに２次キャ
ッシュデータ格納エリア６ｘａを割当て、その内側のシ
リンダ７０ａをユーザデータエリア６ｘｂに割り当てる
ことが考えられる。
【００５０】また、図１８に例示されるように、同心円
状に配列されたシリンダ７０ａ群の中央部のいくつかの
連続したシリンダ７０ａを２次キャッシュデータ格納エ
リア６ｘａに割当て、その外側および内側のシリンダ７
０ａ群をユーザデータエリア６ｘｂに割り当ててもよ
い。この図１８の場合には、２次キャッシュデータ格納
エリア６ｘａの位置から内外周のユーザデータエリア６
ｘｂへのアクセスにともなうシーク距離が短縮される。
【００５１】さらに、図１９に例示されるように、同心
円状に配列されたシリンダ７０ａ群を複数のゾーンＺ１
およびゾーンＺ２に分け、各ゾーン毎に、ユーザデータ
エリア６ｘｂと、それに対応した２次キャッシュデータ
格納エリア６ｘａを配置してもよい。
【００５２】さらに、図２０に例示されるように、トラ
ックの半径に関係なく、トラックの単位長さ当たりのビ
ット記録密度をほぼ一定にする、いわゆるＣＤＲ（Cons
tantDensity Recording）方式の場合、すなわち、より
外周側に位置するトラック（シリンダ）ほど１トラック
（シリンダ）内に記録可能なデータ量（いいかえれば、
単位データ量が格納されるセクタ７０ｂの数）が多くな
る場合には、最外周のいくつかの連続したシリンダ７０
ａ群に２次キャッシュデータ格納エリア６ｘａを割当
て、その内側に、ユーザデータエリア６ｘｂを配置す
る。これにより、同一の容量の２次キャッシュデータ格
納エリア６ｘａを確保するために必要なシリンダ７０ａ
の数が最少となり、当該２次キャッシュデータ格納エリ
ア６ｘａをアクセスする際の所要時間をより短くするこ
とができる。
【００５３】以下、上述のような構成の本実施例の回転
形記憶装置の作用の一例を説明する。
【００５４】ＣＰＵ７はホストコンピュータ１からリー
ド／ライトに伴って受領した上位コマンド要求ＬＢＡ
（Logical Block Address ）３１のデータがキャッシュ
メモリ４にあるか、ディスク装置６ｘ内の２次キャッシ
ュデータエリア６ｘａ３にあるか、どちらにもないか、
をキャッシュ管理テーブル（メモリ）３２ａおよび２次
キャッシュ管理テーブル（２次キャッシュ）３２ｂを参
照して調べる。但し、この確認作業の全てあるいは一部
をキャッシュコントローラ３が行ってもよい。
【００５５】キャッシュメモリ４内に当該データがある
ことが確認された場合、ＤＭＡコントローラ３３によ
り、キャッシュメモリ４または２次キャッシュデータ格
納エリア６ｘａに対してデータが読み出されたり上書き
されたりする。
【００５６】図２１のフローチャートに例示されるよう
に、リード時、当該データがキャッシュメモリ４内に無
いが、ディスク装置６ｘ内の２次キャッシュデータエリ
ア６ｘａ３にあるとき、ディスクコントローラ５より当
該２次キャッシュデータ格納エリア６ｘａのディスクア
ドレスがアクセスされる。
【００５７】ここで、上位のホストコンピュータ１での
処理形態により２次キャッシュデータエリア６ｘａ３に
ヒットするケースが比較的多い場合、このシーク動作の
範囲は、２次キャッシュデータエリア６ｘａ３の限られ
た連続したシリンダ間に収まる。このため、所要時間は
通常、ユーザデータエリア６ｘｂの実際のディスクアド
レスにランダムに書き込む従来技術の動作に比較して遙
に短時間となる。
【００５８】キャッシュメモリ４および２次キャッシュ
データエリア６ｘａ３のいずれにもヒットしない場合、
ディスクコントローラ５より、ユーザデータエリア６ｘ
ｂの当該ディスクアドレスがアクセスされる。この場合
のシーク動作はランダムアドレス対象となる。
【００５９】一方、図２２のフローチャートに例示され
るように、ライト時、当該データがキャッシュメモリ４
内に無い場合、キャッシュメモリ４内の空きエリアに書
き込まれた時点でコマンド終了となる。
【００６０】キャッシュメモリ４に空きが無い場合、キ
ャッシュメモリ４内の任意のデータ（たとえば、ＬＲ
Ｕ：Least Recently Used 等のアルゴリズムに従いキャ
ッシュから追い出されるに最もふさわしいと判断された
データ）はディスク装置６ｘの２次キャッシュデータエ
リア６ｘａ３に、ＤＭＡコントローラ３３およびディス
クコントローラ５により退避される。
【００６１】ここで、このシーク動作の範囲は、２次キ
ャッシュデータエリア６ｘａ３のシリンダ間で収まる。
このため、所要時間はユーザデータエリア６ｘｂの実際
のディスクアドレスにランダムに書き込む従来技術の動
作に比較して遙に短くなる。
【００６２】この際、２次キャッシュデータエリア６ｘ
ａ３のエリアに空きが無い場合、２次キャッシュデータ
格納エリア６ｘａ内の任意の２次キャッシュデータ６ｘ
ａ４（ＬＲＵ：Least Recently Used 等のアルゴリズム
に従いキャッシュから追い出されるに最もふさわしいと
判断されたデータ）はディスク装置６ｘの、ユーザデー
タエリア６ｘｂの当該アドレスに、ＤＭＡコントローラ
３３およびディスクコントローラ５により退避される。
【００６３】電源断時、あるいは上位の処理の都合上、
キャッシュメモリ４の内容をディスク装置６ｘにセーブ
する必要がある場合、キャッシュメモリ４内のキャッシ
ュデータ４ａ及びキャッシュ管理テーブル３２ａ，２次
キャッシュ管理テーブル３２ｂをＤＭＡコントローラ３
３及びディスクコントローラ５により、２次キャッシュ
データ格納エリア６ｘａへシーケンシャルアクセスで一
時退避する。この操作におけるシーク範囲は、２次キャ
ッシュデータ格納エリア６ｘａを構成する連続したシリ
ンダ７０ａ群に限定されるため、実際のユーザデータエ
リア６ｘｂをランダムにアクセスする従来技術の場合に
比較して退避処理の所要時間を大幅に短縮できる。
【００６４】２次キャッシュデータ格納エリア６ｘａ
へ、一時的に退避したキャッシュデータはアクセスが比
較的来ない時点で、ユーザデータエリア６ｘｂの実際の
ディスクアドレスへ転送する。
【００６５】電源投入時に、 １）この２次キャッシュデータを、キャッシュメモリ４
にロードすることにより、電源断時と電源再投入時で処
理が継続するアプリケーションのキャッシュヒット率を
向上させる操作、または、 ２）電源再投入時に、その後アクセスする確立が高いデ
ータがあらかじめ分かっている場合、キャッシュメモリ
４のみ、あるいは２次キャッシュデータ格納エリア６ｘ
ａのみ、あるいはその両方に同じデータあるいは補助す
るデータをロードする操作を行ってもよい。
【００６６】この操作により、キャッシュヒット率は向
上する。
【００６７】図３に、本実施例におけるキャッシュメモ
リ４及びキャッシュ管理テーブル３２ａの構成の一例
を、図４に２次キャッシュデータエリア６ｘａ３及び２
次キャッシュ管理テーブル３２ｂの構成の一例を示す。
【００６８】行（０〜Ｒ−１）および列（０〜Ｃ−１）
で定められる升目の位置は、キャッシュメモリ４，２次
キャッシュデータエリア６ｘａ３およびキャッシュ管理
テーブル３２ａ，２次キャッシュ管理テーブル３２ｂ間
では対応している。
【００６９】図３において、キャッシュメモリ４に対応
するキャッシュ管理テーブル３２ａの升目には、該当す
るキャッシュデータ４ａのキャッシュ管理フラグ３２ａ
−１（Ｆ１）が格納されている。キャッシュ管理フラグ
３２ａ−１は、ＬＢＡ（データの論理アドレス）およ
び、２つの管理フラグＣ２（キャッシュデータ４ａと２
次キャッシュデータ６ｘａ４が一致している場合＝１を
示す）、管理フラグＣＤ（キャッシュデータ４ａとディ
スク上のユーザデータ６ｘｂ１が一致している場合＝１
を示す）で構成される。
【００７０】図４において、２次キャッシュデータエリ
ア６ｘａ３に対応する２次キャッシュ管理テーブル３２
ｂの升目には、該当する２次キャッシュデータ６ｘａ４
の２次キャッシュ管理フラグ３２ｂ−１（Ｆ２）が格納
されている。
【００７１】２次キャッシュ管理フラグ３２ｂ−１は、
ＬＢＡ（データの論理アドレス）および、２つの管理フ
ラグＤ２（ディスク装置６ｘ上のユーザデータ６ｘｂ１
と２次キャッシュデータ６ｘａ４が一致している場合＝
１を示す）、管理フラグＯ２（２次キャッシュデータ６
ｘａ４がキャッシュメモリ４から溢れでたデータである
場合＝１を示す）で構成される。
【００７２】図５〜図１１に一般的な処理の一例と、キ
ャッシュメモリ４、２次キャッシュデータ格納エリア６
ｘａに格納されるデータ、およびそれぞれに対応したキ
ャッシュ管理テーブル３２ａ，２次キャッシュ管理テー
ブル３２ｂの推移を示す。
【００７３】ディスク装置のユーザエリアのアドレス＃
ａ〜ｈにそれぞれ初期データ（ａａａ０）〜初期データ
（ｈｈｈ０）が書かれている状態で、 処理図５：アドレス＃ａ、ｂ、ｃにそれぞれ データ
（ａａａ１），データ（ｂｂｂ１），データ（ｃｃｃ
１）をライトする命令が発行されると、キャッシュメモ
リ４に書き込まれた時点で上位にはコマンド完了報告さ
れる。
【００７４】その際、キャッシュメモリ４のデータに対
応するキャッシュ管理テーブル３２ａへは、ＬＢＡ（論
理アドレス）と管理フラグＣ２、管理フラグＣＤが設定
される。
【００７５】この時点で、キャッシュメモリ４の内容
は、ディスク装置６ｘのユーザデータ６ｘｂ１より新し
いので管理フラグＣＤ＝０、２次キャッシュデータ格納
エリア６ｘａには未登録なので管理フラグＣ２＝０がセ
ットされる。
【００７６】処理図６：上記の処理の後、アドレス
＃ａ、ｄ、ｅをリードする命令が発行されると、＃ａの
最新データはキャッシュメモリ４上にあるのでキャッシ
ュメモリ４からデータ（ａａａ１）がホストコンピュー
タ１に送られる。＃ｄ、ｅのデータはキャッシュメモリ
４にも２次キャッシュデータ格納エリア６ｘａにも無い
のでユーザデータエリア６ｘｂからキャッシュメモリ４
を経由してホストコンピュータ１に送られる。この事に
より、キャッシュメモリ４上のデータとユーザデータ６
ｘｂ１は一致するので、管理フラグＣＤ＝１となる。
【００７７】処理図７：上記処理の後、キャッシュ
メモリ４の内容を２次キャッシュデータ格納エリア６ｘ
ａに退避する場合、キャッシュメモリ４と２次キャッシ
ュデータ格納エリア６ｘａの内容は一致するので、管理
フラグＣ２＝１となり、管理フラグＣＤ＝１のデータは
管理フラグＣ２＝１のため管理フラグＤ２＝１となる。
【００７８】処理図８：上記処理の後、アドレス＃
ａ、ｆ、ｇにそれぞれ データ（ａａａ２），データ
（ｆｆｆ１），データ（ｇｇｇ１）をライトする命令が
発行されると、キャッシュメモリ４に書き込まれた時点
で上位にはコマンド完了報告される。
【００７９】＃ａのキャッシュデータ４ａは（ａａａ
２）に更新され、２次キャッシュデータ６ｘａ４と不一
致となり、管理フラグＣ２＝０となる。
【００８０】＃ｆ、ｇのデータ（ｆｆｆ１），データ
（ｇｇｇ１）は新規データのため、管理フラグＣＤ＝
０、管理フラグＣ２＝２となる。但し、＃ｇをキャッシ
ュメモリ４に書き込むため、＃ｂ（ｂｂｂ１）はキャッ
シュメモリ４から溢れるが、２次キャッシュデータ格納
エリア６ｘａには残っているので、管理フラグＯ２＝１
となる。
【００８１】処理図９：上記処理の後、アドレス＃
ａ、ｂ、ｈをリードする命令が発行されると、＃ａの最
新データはキャッシュメモリ４にあるので、当該キャッ
シュメモリ４からデータ（ａａａ２）がホストコンピュ
ータ１に送られる。
【００８２】＃ｂのデータはキャッシュメモリ４には無
いが、２次キャッシュデータ格納エリア６ｘａにはある
ので当該２次キャッシュデータ格納エリア６ｘａからキ
ャッシュメモリ４を経由して送られる。この事により、
キャッシュメモリ４上のデータと２次キャッシュデータ
格納エリア６ｘａ上のデータは一致するので、管理フラ
グＣ２＝１となり、キャッシュメモリ４から溢れていた
が、また戻されたことにより、管理フラグＯ２＝０とな
る。
【００８３】＃ｈのデータはキャッシュメモリ４にも２
次キャッシュデータ格納エリア６ｘａにも無いのでユー
ザデータエリア６ｘｂからキャッシュメモリ４を経由し
てホストコンピュータ１に送られる。この事により、キ
ャッシュメモリ４上のデータとユーザデータエリア６ｘ
ｂのユーザデータ６ｘｂ１は一致するので、管理フラグ
ＣＤ＝１となる。但し、＃ｂをキャッシュメモリ４に書
き込むため、＃ｃ（ｃｃｃ１）はキャッシュメモリ４か
ら溢れるが、２次キャッシュデータ格納エリア６ｘａに
は残っているので、管理フラグＯ２＝１となる。
【００８４】処理図１０：上記処理の後、２次キャ
ッシュデータ格納エリア６ｘａの内容をユーザデータエ
リア６ｘｂに書き込む場合、２次キャッシュデータ格納
エリア６ｘａ上のデータとユーザデータエリア６ｘｂの
データの内容は一致するので、管理フラグＤ２＝１とな
り、管理フラグＣ２＝１のデータは管理フラグＤ２＝１
のため管理フラグＣＤ＝１となる。
【００８５】処理図１１：上記処理の後、キャッシ
ュメモリ４の内容をユーザデータエリア６ｘｂに書き込
む場合、まず、処理を行った後、キャッシュメモリ４
上のデータを２次キャッシュデータ格納エリア６ｘａに
退避する。この状態で、キャッシュメモリ４にこれまで
書き込まれたデータは、ユーザデータエリア６ｘｂか２
次キャッシュデータ格納エリア６ｘａに保存された状態
となる（全てのデータにおいて、少なくとも管理フラグ
ＣＤ＝１か管理フラグＣ２＝１）ため電源を落としても
よい。
【００８６】その後、任意の時点で、２次キャッシュデ
ータ格納エリア６ｘａの２次キャッシュデータ６ｘａ４
のうちで、ユーザデータエリア６ｘｂを更新すべきデー
タ（管理フラグＣＤ＝０かつ管理フラグＤ２＝０）につ
いて、２次キャッシュデータ６ｘａ４をユーザデータエ
リア６ｘｂへ書き込む。
【００８７】この間、キャッシュメモリ４上のデータが
保存されていた場合、全て管理フラグが、管理フラグＣ
２＝１、管理フラグＣＤ＝１、管理フラグＤ２＝１、管
理フラグＯ２＝０となる。
【００８８】稼働途中で電源が落とされて再起動の場
合、管理フラグＣ２＝０、管理フラグＣＤ＝０、管理フ
ラグＤ２＝１、管理フラグＯ２＝１となる。この状態
で、２次キャッシュデータ格納エリア６ｘａの内容をキ
ャッシュメモリ４にアップロードすると、管理フラグＣ
２＝１、管理フラグＣＤ＝１、管理フラグＤ２＝１、管
理フラグＯ２＝０となる。
【００８９】図１２〜図１６に、上述の各処理によるキ
ャッシュ管理テーブル３２ａ，２次キャッシュ管理テー
ブル３２ｂの更新状況を示す。
【００９０】図１２が処理：キャッシュメモリ４に空
きがあるケースでのライトコマンドの場合を示す。
【００９１】図１３が処理：ライトコマンドによりキ
ャッシュメモリ４が溢れた場合を示す。
【００９２】図１４が処理：リードコマンドの場合を
示す。
【００９３】図１５が処理：２次キャッシュデータ格
納エリア６ｘａの内容をユーザデータエリア６ｘｂへ退
避する場合を示す。
【００９４】図１６が処理：キャッシュメモリ４の内
容をユーザデータエリア６ｘｂへ退避する場合を示す。
【００９５】それぞれ、処理実行時のキャッシュ管理フ
ラグの状態と、キャッシュメモリ４、２次キャッシュデ
ータ格納エリア６ｘａ、ユーザデータエリア６ｘｂのい
ずれのデータが有効（最新）かを示し、処理によるデー
タ更新の経路と、処理後のキャッシュ管理フラグの状態
をテーブルで示す。
【００９６】このように、本実施例のキャッシュ制御方
法および回転形記憶装置によれば、ビットコストの高価
な半導体メモリ等の媒体で構築されるキャッシュメモリ
４の容量を、キャッシュメモリ４よりも遙にビットコス
トの安価な回転形記憶媒体７０の一部に設けられた２次
キャッシュデータ格納エリア６ｘａによって実質的に拡
張することで、低コストでキャッシュヒット率を向上さ
せることができる。
【００９７】また、キャッシュメモリ４のミスヒット時
の回転形記憶媒体７０のリードが特定の連続したシリン
ダ群に設定された２次キャッシュデータ格納エリア６ｘ
ａに対して実行されるので、シーク時間を最小限にでき
る。
【００９８】すなわち、キャッシュメモリ４のデータの
ディスク装置６ｘへの退避時のディスクアクセスを従来
技術では、回転形記憶媒体７０の全域を対象とするラン
ダムライトであったものが、特定の連続する数シリンダ
で構成される２次キャッシュデータ格納エリア６ｘａへ
のシーケンシャルライトとなり、処理時間を短縮でき、
電源断時のバッテリバックアップ時間を短縮できる。
【００９９】このため、たとえば、キャッシュメモリ４
等におけるバックアップ電源等の設備を簡素化すること
ができ、装置の製造原価の低減に寄与できる。
【０１００】さらに、２次キャッシュデータ格納エリア
６ｘａのアクセスをホストコンピュータ１で実行される
アプリケーションプログラムに最適な方式とすることに
より、２次キャッシュデータ格納エリア６ｘａへのヒッ
ト率を高くできる。
【０１０１】例えば、 １）キャッシュメモリ４から溢れたデータが再度アクセ
スされる可能性の高いアプリケーションに本実施例のキ
ャッシュ制御方法を用いる、 ２）あらかじめアクセス頻度が高いと予想されるデータ
を、２次キャッシュデータ格納エリア６ｘａに入れてお
く、 ことにより、２次キャッシュデータ格納エリア６ｘａが
ヒットする確率が高くなる。
【０１０２】また、アプリケーションプログラムによっ
ては、ユーザデータエリア６ｘｂのデータ容量を犠牲に
してもアクセスを早くしたい場合、２次キャッシュデー
タ格納エリア６ｘａを複数面持つようにしてもよい。こ
の場合でも、半導体メモリ等で構成されるキャッシュメ
モリ４に比べディスク装置６ｘの磁気ディスク等の回転
形記憶媒体７０はビットコストが安いため、コスト増加
を招くことなく容易に拡張でき、またそれにより実装ス
ペースが増えることはない。
【０１０３】（実施例２）図２は本発明の他の実施例で
ある回転形記憶装置の構成の一例を示す概念図である。
この実施例２の場合には、ディスクコントローラ５の配
下のＮ台のディスク装置６ｘ（ｘ＝１〜Ｎ）のうちの特
定の１台のみにＮ台分の２次キャッシュデータ格納エリ
ア６１ａを設定するようにしたところが、前記実施例１
の場合と異なっている。
【０１０４】図２の２次キャッシュデータ格納エリア６
１ａおよびキャッシュコントローラ３の内部構成は図１
で例示した実施例１の場合と同様である。
【０１０５】また、特に図示しないが、ディスクコント
ローラ５の配下のＮ台を幾つかのグループに分け、各グ
ループの中の１台に、当該グループの２次キャッシュデ
ータ格納エリア６１ａを設けるようにしてもよい。
【０１０６】この実施例２の場合にも、前記実施例１の
場合と同様の効果を得ることができる。
【０１０７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【０１０８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０９】本発明のキャッシュ制御方法によれば、低
コストでヒット率の向上およびミスヒット時の処理時間
の短縮を実現できる、という効果が得られる。
【０１１０】また、本発明のキャッシュ制御方法によれ
ば、回転形記憶媒体への多様なアクセス形態に応じて効
果的にヒット率を向上させることができる、という効果
が得られる。
【０１１１】また、本発明のキャッシュ制御方法によれ
ば、回転形記憶媒体へのキャッシュメモリのデータの退
避を短時間に行うことができる、という効果が得られ
る。
【０１１２】本発明の回転形記憶装置によれば、低コス
トでキャッシュメモリのヒット率の向上およびミスヒッ
ト時の処理時間の短縮を実現できる、という効果が得ら
れる。
【０１１３】また、本発明の回転形記憶装置によれば、
回転形記憶媒体への多様なアクセス形態に応じて効果的
にキャッシュメモリのヒット率を向上させることができ
る、という効果が得られる。
【０１１４】また、本発明の回転形記憶装置によれば、
回転形記憶媒体へのキャッシュメモリのデータの退避を
短時間に行うことができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例である回転形記憶装置の構成
の一例を示す概念図である。
【図２】本発明の他の実施例である回転形記憶装置の構
成の一例を示す概念図である。
【図３】キャッシュメモリを管理するキャッシュ管理テ
ーブルの構成の一例を示す概念図である。
【図４】２次キャッシュデータエリアを管理する２次キ
ャッシュ管理テーブルの構成の一例を示す概念図であ
る。
【図５】キャッシュメモリ，２次キャッシュデータ格納
エリアおよびユーザデータエリアの間におけるデータ転
送処理の推移の一例を示す概念図である。
【図６】キャッシュメモリ，２次キャッシュデータ格納
エリアおよびユーザデータエリアの間におけるデータ転
送処理の推移の一例を示す概念図である。
【図７】キャッシュメモリ，２次キャッシュデータ格納
エリアおよびユーザデータエリアの間におけるデータ転
送処理の推移の一例を示す概念図である。
【図８】キャッシュメモリ，２次キャッシュデータ格納
エリアおよびユーザデータエリアの間におけるデータ転
送処理の推移の一例を示す概念図である。
【図９】キャッシュメモリ，２次キャッシュデータ格納
エリアおよびユーザデータエリアの間におけるデータ転
送処理の推移の一例を示す概念図である。
【図１０】キャッシュメモリ，２次キャッシュデータ格
納エリアおよびユーザデータエリアの間におけるデータ
転送処理の推移の一例を示す概念図である。
【図１１】キャッシュメモリ，２次キャッシュデータ格
納エリアおよびユーザデータエリアの間におけるデータ
転送処理の推移の一例を示す概念図である。
【図１２】キャッシュメモリ，２次キャッシュデータ格
納エリアおよびユーザデータエリアの間におけるデータ
転送処理によるキャッシュ管理テーブル，２次キャッシ
ュ管理テーブルの更新状況の一例を示す概念図である。
【図１３】キャッシュメモリ，２次キャッシュデータ格
納エリアおよびユーザデータエリアの間におけるデータ
転送処理によるキャッシュ管理テーブル，２次キャッシ
ュ管理テーブルの更新状況の一例を示す概念図である。
【図１４】キャッシュメモリ，２次キャッシュデータ格
納エリアおよびユーザデータエリアの間におけるデータ
転送処理によるキャッシュ管理テーブル，２次キャッシ
ュ管理テーブルの更新状況の一例を示す概念図である。
【図１５】キャッシュメモリ，２次キャッシュデータ格
納エリアおよびユーザデータエリアの間におけるデータ
転送処理によるキャッシュ管理テーブル，２次キャッシ
ュ管理テーブルの更新状況の一例を示す概念図である。
【図１６】キャッシュメモリ，２次キャッシュデータ格
納エリアおよびユーザデータエリアの間におけるデータ
転送処理によるキャッシュ管理テーブル，２次キャッシ
ュ管理テーブルの更新状況の一例を示す概念図である。
【図１７】本発明の一実施例である回転形記憶装置にお
ける回転形記憶媒体の構成の一例を示す概念図である。
【図１８】本発明の一実施例である回転形記憶装置にお
ける回転形記憶媒体の構成の一例を示す概念図である。
【図１９】本発明の一実施例である回転形記憶装置にお
ける回転形記憶媒体の構成の一例を示す概念図である。
【図２０】本発明の一実施例である回転形記憶装置にお
ける回転形記憶媒体の構成の一例を示す概念図である。
【図２１】本発明の一実施例である回転形記憶装置にお
けるデータリード処理の一例を示すフローチャートであ
る。
【図２２】本発明の一実施例である回転形記憶装置にお
けるデータライト処理の一例を示すフローチャートであ
る。
【図２３】従来の一般的な、キャッシュメモリ搭載のデ
ィスク装置の構成の一例を示す概念図である。
【符号の説明】
１ ホストコンピュータ（上位装置） ２ 上位インタフェース回路 ３ キャッシュコントローラ ４ キャッシュメモリ ４ａ キャッシュデータ ５ ディスクコントローラ ６ｘ ディスク装置 ６ｘａ ２次キャッシュデータ格納エリア（２次キャッ
シュ領域） ６ｘａ１ キャッシュ管理テーブル ６ｘａ２ ２次キャッシュ管理テーブル ６ｘａ３ ２次キャッシュデータエリア ６ｘａ４ ２次キャッシュデータ ６ｘｂ ユーザデータエリア（ユーザ領域） ６ｘｂ１ ユーザデータ ７ ＣＰＵ ３１ 上位コマンド要求ＬＢＡ ３２ａ キャッシュ管理テーブル（第１の管理テーブ
ル） ３２ａ−１ キャッシュ管理フラグ（Ｆ１） ３２ｂ ２次キャッシュ管理テーブル（第２の管理テー
ブル） ３２ｂ−１ ２次キャッシュ管理フラグ（Ｆ２） ３３ ＤＭＡコントローラ ６１ａ ２次キャッシュデータ格納エリア ７０ 回転形記憶媒体 ７０ａ シリンダ（トラック） ７０ｂ セクタ Ｚ１ ゾーン Ｚ２ ゾーン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 春名 利之 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 小橋 徹三 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 回転形記憶媒体と上位装置との間で授受
    されるデータの転送経路に、前記回転形記憶媒体上のデ
    ータの写しを保持するキャッシュメモリを介設し、前記
    上位装置による前記回転形記憶媒体からのデータ読みだ
    し要求、および前記回転形記憶媒体に対するデータ書込
    み要求の少なくとも一方に対して、前記キャッシュメモ
    リを用いて応答するキャッシュ制御方法であって、前記
    回転形記憶媒体を通常のユーザ領域および２次キャッシ
    ュ領域に区分し、前記回転形記憶媒体に対する前記キャ
    ッシュメモリから溢れたデータの退避書き込み処理、お
    よび読みだし要求されたデータが前記キャッシュメモリ
    になかった場合の前記回転形記憶媒体からの読みだし処
    理の少なくとも一方を、前記２次キャッシュ領域に対し
    て優先して実行することを特徴とするキャッシュ制御方
    法。
  2. 【請求項２】 前記キャッシュメモリを管理するための
    第１の管理テーブルおよび前記２次キャッシュ領域を管
    理するための第２の管理テーブルの写しを前記２次キャ
    ッシュ領域に格納することを特徴とする請求項１記載の
    キャッシュ制御方法。
  3. 【請求項３】 前記上位装置からの前記回転形記憶媒体
    に対するアクセス状況に応じて、前記キャッシュメモリ
    と前記２次キャッシュ領域の記憶容量の比率を設定する
    ことを特徴とする請求項１または２記載のキャッシュ制
    御方法。
  4. 【請求項４】 前記２次キャッシュ領域の記憶容量を可
    変とし、当該２次キャッシュ領域の記憶容量の利用率が
    所定の閾値を越えた時、当該２次キャッシュ領域を拡張
    することを特徴とする請求項１，２または３記載のキャ
    ッシュ制御方法。
  5. 【請求項５】 回転形記憶媒体と、この回転形記憶媒体
    と上位装置との間におけるデータ転送経路に介設され、
    前記回転形記憶媒体上のデータの写しを保持するキャッ
    シュメモリとからなり、前記上位装置による前記回転形
    記憶媒体からのデータ読みだし要求、および前記回転形
    記憶媒体に対するデータ書込み要求の少なくとも一方に
    対して、前記キャッシュメモリを用いて応答する回転形
    記憶装置であって、前記回転形記憶媒体は、通常のユー
    ザ領域および２次キャッシュ領域に区分され、前記回転
    形記憶媒体に対する前記キャッシュメモリから溢れたデ
    ータの退避書き込み処理、および読みだし要求されたデ
    ータが前記キャッシュメモリになかった場合の前記回転
    形記憶媒体からの読みだし処理の少なくとも一方が、前
    記２次キャッシュ領域に対して優先して実行されること
    を特徴とする回転形記憶装置。
  6. 【請求項６】 前記回転形記憶媒体は、互いに独立して
    稼働する複数の回転形記憶媒体からなり、前記複数の回
    転形記憶媒体の中の特定の一つに、他の前記回転形記憶
    媒体のための前記２次キャッシュ領域を配置したことを
    特徴とする請求項５記載の回転形記憶装置。
  7. 【請求項７】 前記上位装置と前記キャッシュメモリと
    の間における前記データの授受、および前記キャッシュ
    メモリと前記２次キャッシュ領域との間におけるデータ
    の授受を監視し、最適なタイミングで前記キャッシュメ
    モリから前記２次キャッシュ領域へのデータ転送、およ
    び前記２次キャッシュ領域から前記ユーザ領域へのデー
    タ転送を実行する第１の制御論理を備えたことを特徴と
    する請求項５または６記載の回転形記憶装置。
  8. 【請求項８】 前記回転形記憶媒体の前記ユーザ領域に
    おける特定のデータへのアクセス頻度を計測し、実際の
    稼働に先立ってアクセス頻度の高い当該データを前記ユ
    ーザ領域から前記２次キャッシュ領域に予め複写する第
    ２の制御論理を備えたことを特徴とする請求項５，６ま
    たは７記載の回転形記憶装置。
  9. 【請求項９】 前記回転形記憶媒体は、データ記録領域
    としての同一半径の複数のトラックを含むシリンダを同
    心円状に配置して構成され、前記シリンダの配列方向の
    中央部に位置する連続した前記シリンダ群を前記２次キ
    ャッシュ領域に割り当てたことを特徴とする請求項５，
    ６，７または８記載の回転形記憶装置。
  10. 【請求項１０】 前記回転形記憶媒体は、データ記録領
    域としての同一半径の複数のトラックを含むシリンダを
    同心円状に配置して構成され、複数の前記シリンダは、
    連続したシリンダ群からなる幾つかのゾーンに区分さ
    れ、前記ゾーン毎に、当該ゾーンに含まれる連続した一
    部の前記シリンダを用いて前記２次キャッシュ領域が設
    定されることを特徴とする請求項５，６，７，８または
    ９記載の回転形記憶装置。
  11. 【請求項１１】 前記回転形記憶媒体は、データ記録領
    域としての同一半径の複数のトラックを含むシリンダを
    同心円状に配置して構成され、内外周の複数の前記シリ
    ンダの各々に帰属する前記トラックにおける単位長さ当
    たりのビット記録密度は、トラック半径に関係なくほぼ
    一定であり、シリンダ当たりの情報記録容量の大きな外
    周部の前記シリンダを用いて前記２次キャッシュ領域を
    設定したことを特徴とする請求項５，６，７，８，９ま
    たは１０記載の回転形記憶装置。
JP5136320A 1993-06-08 1993-06-08 キャッシュ制御方法および回転形記憶装置 Pending JPH06348597A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5136320A JPH06348597A (ja) 1993-06-08 1993-06-08 キャッシュ制御方法および回転形記憶装置
US08/255,942 US5584012A (en) 1993-06-08 1994-06-07 Cache control method and rotary storage device having cache control
US08/728,791 US5742933A (en) 1993-06-08 1996-10-10 Rotary memory storage device with cache control method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5136320A JPH06348597A (ja) 1993-06-08 1993-06-08 キャッシュ制御方法および回転形記憶装置

Publications (1)

Publication Number Publication Date
JPH06348597A true JPH06348597A (ja) 1994-12-22

Family

ID=15172472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5136320A Pending JPH06348597A (ja) 1993-06-08 1993-06-08 キャッシュ制御方法および回転形記憶装置

Country Status (2)

Country Link
US (2) US5584012A (ja)
JP (1) JPH06348597A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007265600A (ja) * 2006-03-27 2007-10-11 Toshiba Corp ディスクドライブ書き込み方法
JP2007306604A (ja) * 2003-09-02 2007-11-22 Samsung Electronics Co Ltd 映像記録／再生システムの記録媒体、映像記録／再生システム、映像記録／再生システムのモード設定方法、及び、そのディスプレー方法
US7603517B2 (en) 2005-09-27 2009-10-13 Fujitsu Limited Disk storage device and cache control method for disk storage device
JP2014170325A (ja) * 2013-03-01 2014-09-18 Nec Corp ストレージ装置と方法並びにプログラム

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728832B2 (en) * 1990-02-26 2004-04-27 Hitachi, Ltd. Distribution of I/O requests across multiple disk units
US5680574A (en) * 1990-02-26 1997-10-21 Hitachi, Ltd. Data distribution utilizing a master disk unit for fetching and for writing to remaining disk units
US5829010A (en) * 1996-05-31 1998-10-27 Sun Microsystems, Inc. Apparatus and method to efficiently abort and restart a primary memory access
US5845330A (en) * 1996-07-03 1998-12-01 Sun Microsystems, Inc. Using an intermediate storage medium in a database management system
US5953741A (en) * 1996-11-27 1999-09-14 Vlsi Technology, Inc. Stack cache for stack-based processor and method thereof
US7103797B1 (en) * 1998-03-30 2006-09-05 Emc Corporation Resource allocation throttling in remote data mirroring system
US6260113B1 (en) 1998-11-12 2001-07-10 International Business Machines Corporation Method and apparatus defining a miss list and producing dial-in hit ratios in a disk storage benchmark
JP3812928B2 (ja) * 1999-07-14 2006-08-23 株式会社日立製作所 外部記憶装置及び情報処理システム
US6574682B1 (en) * 1999-11-23 2003-06-03 Zilog, Inc. Data flow enhancement for processor architectures with cache
US20020108016A1 (en) * 2000-12-13 2002-08-08 Seagate Technology Llc System for characterizing performance of data handling systems under particular stimuli
US20040003172A1 (en) * 2002-07-01 2004-01-01 Hui Su Fast disc write mechanism in hard disc drives
US7362772B1 (en) * 2002-12-13 2008-04-22 Nvidia Corporation Network processing pipeline chipset for routing and host packet processing
US7685365B2 (en) * 2004-09-30 2010-03-23 Intel Corporation Transactional memory execution utilizing virtual memory
US20060230226A1 (en) 2005-04-12 2006-10-12 M-Systems Flash Disk Pioneers, Ltd. Hard disk drive with optional cache memory
JP4925230B2 (ja) * 2007-06-08 2012-04-25 株式会社東芝 記憶装置、記憶制御装置及び制御方法
JP4959630B2 (ja) * 2008-05-23 2012-06-27 株式会社東芝 データ記憶装置
WO2011001465A1 (en) * 2009-06-30 2011-01-06 Thomson Licensing An apparatus for ingesting data to a server
US9280477B2 (en) * 2010-12-13 2016-03-08 Seagate Technology Llc Data storage management in a memory device
JP2013250657A (ja) * 2012-05-30 2013-12-12 Toshiba Corp 情報処理装置、記憶装置およびデータ管理方法
US9298391B2 (en) * 2012-12-19 2016-03-29 Dropbox, Inc. Application programming interfaces for data synchronization with online storage systems
US9398090B2 (en) 2013-01-07 2016-07-19 Dropbox, Inc. Synchronized content library
US10019603B2 (en) * 2014-04-16 2018-07-10 Synopsys, Inc. Secured memory system and method therefor
JP2016021133A (ja) * 2014-07-14 2016-02-04 株式会社東芝 磁気ディスク装置、及びライトコマンドを実行する方法
US11157407B2 (en) * 2016-12-15 2021-10-26 Optimum Semiconductor Technologies Inc. Implementing atomic primitives using cache line locking
JP7318612B2 (ja) * 2020-08-27 2023-08-01 横河電機株式会社 監視装置、監視方法、および監視プログラム
JP2023111270A (ja) * 2022-01-31 2023-08-10 株式会社東芝 磁気ディスク装置、および磁気ディスク装置の制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371929A (en) * 1980-05-05 1983-02-01 Ibm Corporation Multiprocessor system with high density memory set architecture including partitionable cache store interface to shared disk drive memory
US4476526A (en) * 1981-11-27 1984-10-09 Storage Technology Corporation Cache buffered memory subsystem
US4636946A (en) * 1982-02-24 1987-01-13 International Business Machines Corporation Method and apparatus for grouping asynchronous recording operations
JPS60258661A (ja) * 1984-06-05 1985-12-20 Mitsubishi Electric Corp キヤツシユメモリ管理装置
EP0452990A3 (en) * 1985-05-29 1992-04-15 Kabushiki Kaisha Toshiba Cache system adopting an lru system
US4843541A (en) * 1987-07-29 1989-06-27 International Business Machines Corporation Logical resource partitioning of a data processing system
JP2780821B2 (ja) * 1989-09-22 1998-07-30 株式会社日立製作所 オンライン中のダンプ方式およびディスクサブシステム
US5353410A (en) * 1992-03-18 1994-10-04 International Business Machines Corporation Method and system for deferred read in lazy-write disk cache systems
US5416915A (en) * 1992-12-11 1995-05-16 International Business Machines Corporation Method and system for minimizing seek affinity and enhancing write sensitivity in a DASD array

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007306604A (ja) * 2003-09-02 2007-11-22 Samsung Electronics Co Ltd 映像記録／再生システムの記録媒体、映像記録／再生システム、映像記録／再生システムのモード設定方法、及び、そのディスプレー方法
US7603517B2 (en) 2005-09-27 2009-10-13 Fujitsu Limited Disk storage device and cache control method for disk storage device
JP2007265600A (ja) * 2006-03-27 2007-10-11 Toshiba Corp ディスクドライブ書き込み方法
JP2014170325A (ja) * 2013-03-01 2014-09-18 Nec Corp ストレージ装置と方法並びにプログラム

Also Published As

Publication number Publication date
US5584012A (en) 1996-12-10
US5742933A (en) 1998-04-21

Similar Documents

Publication Publication Date Title
JPH06348597A (ja) キャッシュ制御方法および回転形記憶装置
US7568068B2 (en) Disk drive with cache having volatile and nonvolatile memory
US9747043B2 (en) Write reordering in a hybrid disk drive
US9128847B2 (en) Cache control apparatus and cache control method
KR101335792B1 (ko) 캐쉬를 탑재한 정보 장치 및 그것을 이용한 정보 처리 장치와, 프로그램을 기록한 컴퓨터 판독가능한 기록 매체
US6601137B1 (en) Range-based cache control system and method
EP0077453B1 (en) Storage subsystems with arrangements for limiting data occupancy in caches thereof
US6961815B2 (en) Multiple disk data storage system for reducing power consumption
JP3697149B2 (ja) キャッシュ・メモリを管理する方法
US20100325352A1 (en) Hierarchically structured mass storage device and method
JP2014160450A (ja) データストレージデバイスおよび書き込み方法
WO1992015933A1 (en) Cache memory system and method of operating the cache memory system
JPS6238731B2 (ja)
JP3568110B2 (ja) キャッシュメモリの制御方法、コンピュータシステム、ハードディスクドライブ装置およびハードディスク制御装置
US10152236B2 (en) Hybrid data storage device with partitioned local memory
US20150277764A1 (en) Multi-mode nand-caching policy for hybrid-hdd
US20140258591A1 (en) Data storage and retrieval in a hybrid drive
US11275684B1 (en) Media read cache
US9959052B1 (en) Media based cache for data storage device
US10552053B2 (en) Hybrid data storage device with performance mode data path
CN102160038A (zh) 管理非易失性磁盘高速缓存的方法和设备
JP2000285022A (ja) ディスク制御装置
CN2603974Y (zh) 磁盘高速缓存装置
JP2854668B2 (ja) ディスク・キャッシュ制御方式
JP3918077B2 (ja) 記憶制御装置の制御方法