JPS6143349A - Input and output control system - Google Patents

Input and output control system

Info

Publication number
JPS6143349A
JPS6143349A JP59164260A JP16426084A JPS6143349A JP S6143349 A JPS6143349 A JP S6143349A JP 59164260 A JP59164260 A JP 59164260A JP 16426084 A JP16426084 A JP 16426084A JP S6143349 A JPS6143349 A JP S6143349A
Authority
JP
Japan
Prior art keywords
input
data
processing unit
central processing
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59164260A
Other languages
Japanese (ja)
Inventor
Kazuo Takagaki
高垣 和雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59164260A priority Critical patent/JPS6143349A/en
Publication of JPS6143349A publication Critical patent/JPS6143349A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

PURPOSE:To improve the security of input data by making two peripheral controllers execute the input/output control actions at a time and transferring the input data given from an input/output device to a central processor via plural routes to collate those input data with each other. CONSTITUTION:The input data given from an input/output device 24 is transferred to a central processor 21 via a peripheral controller 22 together with the first transfer indication. In this case, the input data is written to a main memory 211 inside the processor 21 via a main memory access mechanism 210. The controller 22 informs the end of the transfer of data to the device 24 when the data transfer is over. The device 24 transfers the end of data transfer to the processor 21 via a peripheral controller 23 together with the second transfer indication. The processor 21 collates the data already written with the input data transferred newly through a comparison means 212. When the coincidence is obtained from this comparison, the processing is continued as it is. If no coincidence is obtained, the necessary processing is carried out.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理システムにおける入出力制御方式に
関し、特に、複数のルートにより入出力装置を制御する
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an input/output control method in a data processing system, and particularly to a method for controlling input/output devices through a plurality of routes.

以下、説明の便宜上、上記複数を2として説明する。Hereinafter, for convenience of explanation, the above-mentioned plurality will be described as 2.

〔従来技術〕[Prior art]

従来、この種の入出力制御方式は、中央処理装置より1
つの周辺制御装置を介して入出力装置に接続されるが1
周辺制御動作の信頼性向上の目的で9周辺制御装置を二
重化させて構成をとる場合がある。
Conventionally, this type of input/output control method has been used to
Connected to input/output devices via two peripheral control devices, but one
In order to improve the reliability of peripheral control operations, nine peripheral control devices may be duplicated in some cases.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この入出力制御方式では、中央処理装置と入出力装置と
の間でやシとシされる入出力制御情報および入出力デー
タのデータ正当性チェックについては、データに冗長性
を持たせた符号化によるチェック方法がとられるのが一
般的である。ただし、この様なチェックをルート全般に
わたって施すのは、コスト的、技術的に困難なことが多
く1部分的にはチェック手段がないことが普通である。
In this input/output control method, the input/output control information that is exchanged between the central processing unit and the input/output device and the data validity check of the input/output data are encoded to provide data redundancy. Generally, a checking method is used. However, it is often difficult in terms of cost and technology to perform such checks over the entire route, and it is common for there to be no means for checking one part of the route.

また、チェック手段にも検出機能に限界があシ、入出力
結果のデータの正当性を保証するには不安がある。
Furthermore, the checking means has a limited detection function, and there is concern about ensuring the validity of input/output result data.

これに対し、入出力制御情報および出力データを入出力
制御ルートを多重化することにより。
In contrast, by multiplexing input/output control information and output data over input/output control routes.

照合チェックする入出力制御方式によりこの問題を解決
することが提案されているが、入力データについては対
象外となっている。
It has been proposed to solve this problem by using an input/output control method that performs a verification check, but this does not apply to input data.

本発明は、入力データの保全性の高い入出力。The present invention provides input/output with high integrity of input data.

制御方式を提供しようとするものである。The aim is to provide a control method.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、中央処理装置より二つの周辺制御装置に°同
時に入出力起動をかけることにより。
The present invention enables simultaneous input/output activation of two peripheral control devices by the central processing unit.

同一の制御動作を周辺制御装置に行わせ、一方。On the other hand, the peripheral control device performs the same control operation.

入出力装置は、入力データをまずある1つの周辺制御装
置を介して、中央処理装置に転送し主記憶に書き込んだ
あと、さらに同一の入力データを他の周辺制御装置を介
して中央処理装置に転送し、既に書き込まれた前記入力
データと照合して、不一致があるかどうかをチェックす
るものである。
The input/output device first transfers input data to the central processing unit via one peripheral control unit and writes it into main memory, and then transfers the same input data to the central processing unit via another peripheral control unit. The data is transferred and compared with the input data that has already been written to check whether there is any discrepancy.

本発明による制御方式は、中央処理装置と。The control method according to the present invention uses a central processing unit.

この中央処理装置に対して別々の入出力インタフェース
によ多接続された複数の周辺制御装置と、別々のデバイ
スインタフェースによυそれぞれ別々の前記周辺制御装
置を介して前記中央処理装置に接続される入出力装置と
を具備し。
A plurality of peripheral control devices are connected to the central processing unit through separate input/output interfaces, and a plurality of peripheral control devices are connected to the central processing unit via separate device interfaces, respectively. Equipped with input/output devices.

前記中央処理装置より同一のチャネルプログラムを同時
に別々の前記周辺制御装置に実行する入出力制御システ
ムにおいて、前記入出力装置よ)の入力データをある一
つの前記周辺制御装置を介して中央処理装置に転送し主
記憶に書き込む手段と、前記入力データを他の前記周辺
制御装置を介して中央処理装置に転送し既に書き込まれ
た前記入力データと比較し照合することを少なくとも1
回行う手段とを具備することを特徴とする。
In an input/output control system in which the same channel program is simultaneously executed from the central processing unit to different peripheral control devices, input data from the input/output device is sent to the central processing unit via one of the peripheral control devices. at least one step of transferring the input data to the central processing unit via another peripheral control device and comparing and collating the input data with the input data that has already been written.
The method is characterized by comprising means for performing the same operation twice.

〔作用〕[Effect]

本発明は、中央処理装置より入出力装置までの制御パス
を多重化し、中央処理装置内でそれぞれの系から得られ
た入力データ番比較照合することにより、入力データの
保全性の高い入出力制御を可能ならしめるものである。
The present invention provides input/output control with high integrity of input data by multiplexing control paths from the central processing unit to the input/output devices and comparing and collating input data numbers obtained from each system within the central processing unit. This is what makes it possible.

〔実施例〕〔Example〕

次に2本発明の一実施例について図面を参照して詳細に
説明する。
Next, one embodiment of the present invention will be described in detail with reference to the drawings.

本発明は、第1図に示゛じたように、中央処理装置21
と、中央処理装置21に対して別々の入出力インタフェ
ース部および%によ多接続される周辺制御装置nおよび
乙と、それぞれ別々のデバイスインタフェースnおよび
公により接続される入出力装置ムとから構成される。
The present invention, as shown in FIG.
, peripheral control devices n and B connected to the central processing unit 21 by separate input/output interface sections and %, and input/output devices connected to the central processing unit 21 by separate device interfaces n and public, respectively. be done.

本発明は1周辺制御装置器および乙が中央処理装置21
よりの同一のチャネルプログラムを同時に実行すること
に特徴がある。
The present invention comprises 1 peripheral control device and 2 central processing unit 21.
The feature is that multiple identical channel programs are executed simultaneously.

本発明はまた。中央処理装置21が入出力装置Uよりの
入力データを、ある一つの周辺制御装置22(あるいは
23)を介して転送してもらい。
The present invention also includes: The central processing unit 21 has input data from the input/output device U transferred via a certain peripheral control device 22 (or 23).

そのデータを主記憶に書き込んだあと、他の周辺制御装
置23(あるいは22)を介して転送してもらい、その
データを既に書き込み済のデータと照合することに特徴
がある。
The feature is that after the data is written into the main memory, it is transferred via another peripheral control device 23 (or 22) and the data is compared with the data that has already been written.

これらの特徴のうちチャネルプログラムの実行方法につ
いては、中央処理装置のマイクロプログラムにより容易
に実現できるので、ここでは説明は省略する。
Among these features, the method of executing the channel program can be easily realized by a microprogram of the central processing unit, so a description thereof will be omitted here.

以下、データ照合の実行方法について説明する。The method for performing data matching will be explained below.

第1図は、説明の都合上、中央処理装置21の内部を本
発明に関するところだけに着目して機能ブロックで示し
た図である。
For convenience of explanation, FIG. 1 is a diagram showing the inside of the central processing unit 21 in functional blocks, focusing only on the parts related to the present invention.

ここで、入出力装置冴よりの入力データは。Here, the input data from the input/output device Sae.

11最初の転送指示11どともに仮シに周辺制御装置四
を介して中央処理装置21に転送するとする。
11 Initial transfer instruction 11 is temporarily transferred to the central processing unit 21 via the peripheral control device 4.

入出力装置21からどちらの周辺制御装置22または乙
にまず入力データを転送するかは、チャネルプログラム
の開始要求が先に来た方からとしておく。次に1周辺制
御装置22は、中央処理装置21に11最初の転送指示
11とともに、入力データを転送する。中央処理装置2
1内部では、11最初の転送指示+1に従って入力デー
タを主記憶アクセス機構210を通じて主記憶211に
書込む。
The input data is transferred from the input/output device 21 to the peripheral control device 22 or B first, depending on which one receives the channel program start request first. Next, the first peripheral control device 22 transfers the input data to the central processing unit 21 along with the first transfer instruction 11 . Central processing unit 2
Inside 1, input data is written to main memory 211 via main memory access mechanism 210 in accordance with 11 first transfer instruction +1.

周辺制御装置nは、データ転送後入出力装置スにデータ
転送終了を伝える。入出力装置スは。
After the data transfer, the peripheral control device n notifies the input/output device that the data transfer is complete. I/O devices.

再度同一の入力データを1再送指示IIとともに周辺制
御装置おを介して中央処理装置21に転送する。中央処
理装置21では、11再送指示11に従って主記憶アク
セス機構210に読み出しを行わせて既に書込み済のデ
ータと、新たに転送されてきた入力データとを、比較手
段212により照合する。この照合は一回以上行われる
。比較した結果、不一致があった場合はソフトウェアに
その旨を報告して必要な処理を行わしめ、一致していれ
ば処理を続行する。
The same input data is transferred again to the central processing unit 21 via the peripheral control unit 21 along with the 1 retransmission instruction II. In the central processing unit 21, the comparison means 212 compares the data that has already been written by causing the main memory access mechanism 210 to perform reading according to the retransmission instruction 11 and the newly transferred input data. This matching is performed more than once. As a result of the comparison, if there is a discrepancy, this is reported to the software and the necessary processing is performed, and if there is a match, processing is continued.

〔発明の効果〕〔Effect of the invention〕

本発明には以上説明したように、二つの周辺制御装置に
同時に入出力制御動作を実行させ。
As explained above, the present invention allows two peripheral control devices to simultaneously execute input/output control operations.

入出力装置よりの入力データを複数のルートで中央処理
装置に転送し、それらを照合することにより、入力デー
タの保全性の高い入出力制御動作を行えるという効果が
ある。
By transferring input data from the input/output devices to the central processing unit via multiple routes and collating them, there is an effect that input/output control operations with high integrity of the input data can be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す入出力制御システム図
。 21・・・中央処理装置、 22.23・・・周辺制御
装置。 U・・・入出力装置、 25.26・・・入出力インタ
ーフェース。 n、28・・・テハイスインターフェース。 210・・・主記憶アクセス機構、211・・・主記憶
。 212・・・比較手段。
FIG. 1 is an input/output control system diagram showing an embodiment of the present invention. 21...Central processing unit, 22.23...Peripheral control device. U...I/O device, 25.26...I/O interface. n, 28...Tehice interface. 210... Main memory access mechanism, 211... Main memory. 212...Comparison means.

Claims (1)

【特許請求の範囲】[Claims] 1、中央処理装置と、該中央処理装置に対して別別の入
出力インタフェースにより接続された複数の周辺制御装
置と、別々のデバイスインタフェースによりそれぞれ別
々の前記周辺制御装置を介して前記中央処理装置に接続
される入出力装置とを具備し、前記中央処理装置より同
一のチャネルプログラムを同時に別々の前記周辺制御装
置に実行する入出力制御システムにおいて、前記入出力
装置よりの入力データを、ある一つの前記周辺制御装置
を介し中央処理装置に転送して主記憶に書き込む手段と
、前記入力データを他の前記周辺制御装置を介し中央処
理装置に転送して既に書き込まれた前記入力データと比
較し照合することを少くとも1回行う手段とを具備する
ことを特徴とする入出力制御方式。
1. A central processing unit, a plurality of peripheral control devices connected to the central processing unit through separate input/output interfaces, and a plurality of peripheral control devices connected to the central processing unit through separate device interfaces, respectively. In an input/output control system, the input/output control system includes an input/output device connected to a central processing unit and simultaneously executes the same channel program to different peripheral control devices from the central processing unit. means for transmitting the input data to the central processing unit via one of the peripheral control devices and writing it into the main memory; and means for transmitting the input data to the central processing unit via the other peripheral control device and comparing it with the input data that has already been written. An input/output control method comprising means for performing verification at least once.
JP59164260A 1984-08-07 1984-08-07 Input and output control system Pending JPS6143349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59164260A JPS6143349A (en) 1984-08-07 1984-08-07 Input and output control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59164260A JPS6143349A (en) 1984-08-07 1984-08-07 Input and output control system

Publications (1)

Publication Number Publication Date
JPS6143349A true JPS6143349A (en) 1986-03-01

Family

ID=15789708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59164260A Pending JPS6143349A (en) 1984-08-07 1984-08-07 Input and output control system

Country Status (1)

Country Link
JP (1) JPS6143349A (en)

Similar Documents

Publication Publication Date Title
US3964088A (en) Multi-unit equipment maintenance system
JPS6143349A (en) Input and output control system
JP2626127B2 (en) Backup route test method
JPH0317760A (en) Data write confirming system
JPS5911455A (en) Redundancy system of central operation processing unit
JPS5860361A (en) Real time system available for on-line debugging
JPS61292752A (en) Virtual computer system
JP2588214B2 (en) Key code control device
JPS6370974A (en) Recovery processing system for duplex volume
JP3033586B2 (en) Information processing system
JPS5916067A (en) Data checking system
JPS63249243A (en) Secondary storage information saving system
JPS6152495B2 (en)
JPS6218059B2 (en)
JPS63195746A (en) Log processing system
JPS6391785A (en) Parallel processing type data collation processor
JPS58211269A (en) Multi-processor system
JPS62117054A (en) Confirmation system for state of input and output device
JPH01250118A (en) Data processing system
JPH0512170A (en) Input/output control system
JPS6220037A (en) Command retry system for information processing system
JPS62249250A (en) Memory device
JPS62279411A (en) Checking method for programmable controller
JPS61282937A (en) Information processing device
JPH04199249A (en) Channel control system