JPS6142310B2 - - Google Patents

Info

Publication number
JPS6142310B2
JPS6142310B2 JP54148657A JP14865779A JPS6142310B2 JP S6142310 B2 JPS6142310 B2 JP S6142310B2 JP 54148657 A JP54148657 A JP 54148657A JP 14865779 A JP14865779 A JP 14865779A JP S6142310 B2 JPS6142310 B2 JP S6142310B2
Authority
JP
Japan
Prior art keywords
mark
marks
black pixels
memory
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54148657A
Other languages
Japanese (ja)
Other versions
JPS5672775A (en
Inventor
Hiroshi Ogawa
Masao Hiroyama
Naohiko Kamae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14865779A priority Critical patent/JPS5672775A/en
Publication of JPS5672775A publication Critical patent/JPS5672775A/en
Publication of JPS6142310B2 publication Critical patent/JPS6142310B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Facsimiles In General (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は高信頼度のマーク読取り方式に関する
ものである。 従来のマーク読取り方式においては、マークシ
ートにマークを記入する際に記入マーク数の制約
条件がないため、マークシートを読取り、それに
記入されたマークの有無を判別した直後に、即ち
記入マークの意味づけを行なう前に、マークシー
トに記入されたマークの有無の判別が正確になさ
れたか否かをチエツクすることが困難であるとい
う欠点を有していた。 また、従来のマーク読取り方式においては、鉛
筆等で薄くあるいは細く記入されたマークを、ゴ
ミや消し残り等の雑音混入と区別して正確に読取
ることが困難であつた。 本発明の目的は、マーク読取りの際に、マーク
シート上に記入されたマークが正確に読取れたか
否か判別できるマーク読取り方式を提供すること
にある。 本発明の他の目的は、上記マークが正確に読取
れなかつた場合、マーク読取りを再試行するマー
ク読取り方式を提供することにある。 上記の目的を達成するため、本発明はマークシ
ート上に配列されたマーク欄を複数の部分集合に
分割して、各部分集合に含まれるマーク欄のうち
1個をパリテイマークとして使用するとゝもに、
該部分集合内に記入するマーク数を偶数あるいは
奇数とするマーク記入規則を定め、部分集合中の
記入マークの計数値が偶数であるか奇数であるか
をチエツクして、マークが正常に読取られたか否
か判定し、正常に読取られない場合は、マーク欄
の記入マークの有無の判別条件を変えてマーク読
取りを再試行することを特徴とするものである。 こゝで、マーク欄の記入マークの有無の判別条
件を変えて再試行することは次のような意味を持
つ。マークシート上のマーク読取りの際、マーク
欄に記入されたマーク幅を検出し、該マーク幅が
予め定めた値(M)以上のとき記入マーク有りと
するが、Mを小さく設定すれば、薄いあるいは細
い記入マークを読取りうるが、ゴミや消し残り等
による雑音混入に弱くなる。一方、Mを大きく設
定すれば、雑音混入には強いが、薄いあるいは細
い記入マークを読取れない。そこで、本願発明で
は、1回目のマーク読取りにおいては、例えばM
を大きく設定して雑音混入に強い形でマーク読取
りを行い、一方、パリテイチエツクの判定結果に
もとづく再試行においては、Mを小さく設定し
て、薄いあるいは細いマーク読取りを可能とする
ものである。 以下、本願発明の一実施例について図面により
説明する。 第1図は本発明に関わるマークシートの一例を
示す図であつた、101はマークシート、102
〜104はマークシート101上の各部分領域、
105〜107はマーク欄の存在位置(列方向)
を示す基準マーク、108〜128はマーク欄、
129〜131はパリテイマーク欄である。以後
の説明では、パリテイマーク欄129〜131へ
の記入規則は、マーク欄108〜114およびパ
リテイマーク欄129への記入マーク数の総和、
マーク欄115〜121およびパリテイマーク欄
130への記入マーク数の総和、マーク欄122
〜128およびパリテイマーク欄131への記入
マーク数の総和がそれぞれ偶数になるよう記入す
るものとする。第1図では、マーク欄111,1
12,113,118にマークを記入したゝめ、
パリテイマーク欄129,130にマークを記入
したことを示している。なお、マーク欄111に
記入したマークは、マーク欄112,113,1
18およびパリテイマーク欄129,130に記
入したマークに比べて線幅が細いことを示したも
のである。 今、マークシート101を左から右に主走査
し、上から下に副走査するものとして、1走査線
の画信号からマーク欄への記入マークの有無を検
出する方法を第2図を用いて説明する。第2図に
おいて、201はマークシート101を走査した
1走査線、即ち、第1図の走査線Aのサンプル画
信号、202は基準マーク105に相当する画信
号201の一部分を切り出すための基準マーク検
出ゲート信号、203はマーク欄108〜114
およびパリテイマーク欄129に相当する画信号
201の一部分を切り出すためのマーク検出ゲー
ト信号である。つまり、画信号201と基準マー
ク検出ゲート信号202の論理積をとることによ
り基準マーク105が検出できる。また、画信号
201とマーク検出ゲート信号203の論理積を
とれば、マーク欄108,109,110,11
4には記入マークに相当する高レベルの信号は検
出できず、マーク欄111,112,113とパ
リテイマーク欄129に対して、記入マークに相
当する高レベルの信号が検出できる。 第3図は本発明のマーク読取り方式の一実施例
で、第1図のマークシート101を読取り、マー
ク欄108〜128およびパリテイマーク欄12
9〜131への記入マークの有無を判別するマー
ク読取り系のブロツク図を示したものである。図
中、301はマークシート101を左から右に主
走査し、上から下へ副走査してフアクシミリ信号
fを出力するフアクシミリ送信機、302はフア
クシミリ信号fを受信して該フアクシミリ信号f
より同期信号を分離し、1走査線単位の画信号p
および同期信号sを出力する同期信号分離回路、
303は同期信号sを受信して基準マーク検出ゲ
ート信号gkおよびマーク検出ゲート信号gnを出
力するゲート信号作成回路、304は画信号pと
基準マーク検出ゲート信号gkを受信して基準マ
ークの有無を検出し、基準マークの有無を表わす
制御信号kを出力する基準マーク検出回路、30
5は画信号pとマーク検出ゲート信号gnおよび
制御信号kを受信してマーク情報mを抽出するマ
ーク判別回路、306はマーク情報mを受信して
パリテイチエツクを行ない、偶数パリテイならマ
ーク情報mをそのまゝ出力し、一方奇数パリテイ
なら制御信号tを出力するパリテイチエツク回
路、307はマーク情報mを受信する処理装置
(仮に計算機とする)である。 次に第3図の動作を説明する。まず、フアクシ
ミリ送信機301はマークシート101を走査
し、第1走査線のフアクシミリ信号fを出力す
る。同期信号分離回路302はフアクシミリ信号
fを受信して同期信号sを分離し、同期信号sは
ゲート信号作成回路303へ、画信号pは基準マ
ーク検出回路304とマーク判別回路305へ送
出する。ゲート信号作成回路303は受信した同
期信号sを基準にして予め定めたタイミングでゲ
ートを開閉することにより、基準マーク検出ゲー
ト信号gkおよびマーク検出ゲート信号gnを作成
し出力する。基準マーク検出回路304は画信号
pと基準マーク検出ゲート信号gkを受信して、
基準マーク検出ゲート信号gkが高レベルの間で
画信号pが高レベルの信号数nkを計数し、該計
数値nkが予め定めた基準値Nkよりも大きいか否
かを判別することにより基準マークの有無を検出
するものである。第1走査線はマークシート10
1の上部を走査している場合に相当するため、こ
の場合は、基準マーク105〜107が存在せ
ず、したがつて計数値nkはnkkとなり、基
準マーク検出回路304は基準マークが無である
ことを示す制御信号k(=0と仮定する)を出力
する。マーク判別回路305は画信号pとマーク
検出ゲート信号gnと制御信号kと制御信号tを
受信してマーク情報mを判別するものであるが、
第1走査線の走査においてはk=0,t=0(制
御信号tは初期状態にt=0に初期設定されてい
るものとする)であるため、次の走査線に関する
処理に移る。 以上でマークシート101を走査した第1走査
線に関する動作が終了する。第2走査線以降にお
いても、フアクシミリ送信機301がマークシー
ト101上の基準マーク105の上端を走査する
まで、第1走査線における動作と同一の処理を繰
り返す。 次にフアクシミリ送信機301がマークシート
101上の基準マーク105の上端を走査した場
合(仮に第x走査線とする)を説明する。この場
合、フアクシミリ送信機301、同期信号分離回
路302、ゲート信号作成回路303は上記の第
1走査線線における動作と同一の動作を繰り返
す。一方、基準マーク検出回路304は計数値n
kを基準値Nkと比較し、その結果、nk>Nkと判
別して基準マークが有であることを示す制御信号
k(=1と仮定する)を出力する。マーク判別回
路305は画信号pとマーク検出ゲート信号gn
と制御信号kと制御信号tを受信し、制御信号k
=1,t=0を検出する。この場合、マーク判別
回路305はマーク検出ゲート信号gnが高レベ
ルの期間の各々に含まれる画信号pの高レベル信
号の個数を計数し、該計数値nn1,nn2……nn8
(第1図のマークシート101はマーク欄が7個
1行、パリテイマーク欄が1個1行である)をマ
ーク前処理情報m′1〜m′8として記憶する。以上
で第x走査線に関する処理が終了する。 次に、フアクシミリ送信機301がマークシー
ト101上の基準マーク105の下端までを走査
した場合(仮に第(x+1)走査線から第x走査
線までとする)を説明する。この場合、フアクシ
ミリ送信機301、同期信号分離回路302、ゲ
ート信号作成回路303、基準マーク検出回路3
04は上記の第x走査線の場合と同一の動作を繰
り返す。一方、マーク判別回路305は第x走査
線の場合と同様にして計数値nn1+nn2……nn8
を計数し、これらの計数値をそれまでに記憶して
あるマーク前処理情報m′1〜m′8に各々加算して
再び記憶する。 次に、フアクシミリ送信機301がマークシー
ト101上の基準マーク105の下端より1走査
線分下を走査した場合(第(+1)走査線とす
る)を説明する。この場合、フアクシミリ送信機
301、同期信号分離回路302、ゲート信号作
成回路303、基準マーク検出回路304は第1
走査線における動作と同一の動作を繰り返す。マ
ーク判別回路305は画信号pとマーク検出ゲー
ト信号gnと制御信号kと制御信号tを受信する
が、k=0,t=0ということで、それまでに記
憶したマーク前処理情報m′1〜m′8をマーク条件
M0と比較し、m′1〜m′8の各々がマーク条件M0
りも大きいか否かを判別し、m′i>M0の場合には
i=1(i=1〜8)、m′iM0の場合にはmi
0(i=1〜8)としたマーク情報m(=m1
m2,……m8)を出力する。本例では、第1図のマ
ーク欄111,112,113およびパリテイマ
ーク欄128にマークが記入されているものゝ、
マーク欄111の記入マーク線幅が細いため、マ
ーク情報mはm1=m2=m3=m4=m7=0、m5
m6=m8=1として出力されるものと仮定する。 なお、上記m′1〜m′8はマークシート上の該マ
ーク欄に記入されたマーク幅に対応している。 パリテイチエツク回路306は上記マーク情報
mを受信し、m1〜m8を加算し、かつその結果が
偶数であるか否かを判定し、その判定結果に応じ
て制御信号tを出力する。本例では
The present invention relates to a highly reliable mark reading method. In the conventional mark reading method, there is no constraint on the number of marks when writing marks on a mark sheet, so immediately after reading the mark sheet and determining the presence or absence of marks written on it, it is necessary to assign meaning to the marks written on it. This method has a disadvantage in that it is difficult to check whether the presence or absence of a mark written on a mark sheet has been accurately determined before the test is performed. Furthermore, in the conventional mark reading method, it is difficult to accurately read marks written thinly or thinly with a pencil or the like by distinguishing them from noise such as dust or unerased marks. An object of the present invention is to provide a mark reading method that can determine whether or not marks written on a mark sheet have been accurately read during mark reading. Another object of the present invention is to provide a mark reading method that retries mark reading when the mark cannot be read accurately. In order to achieve the above object, the present invention divides mark fields arranged on a mark sheet into a plurality of subsets, and uses one of the mark fields included in each subset as a parity mark. To,
A mark writing rule is established to make the number of marks written in the subset an even or odd number, and it is checked whether the count of marks written in the subset is an even number or an odd number to ensure that the marks are read correctly. If the mark is not read normally, the mark reading is attempted again by changing the conditions for determining whether or not there is a mark written in the mark column. Here, changing the conditions for determining the presence or absence of an entry mark in the mark column and retrying has the following meaning. When reading a mark on a mark sheet, the width of the mark written in the mark column is detected, and if the width of the mark is greater than a predetermined value (M), it is determined that there is a mark. Although it can read thin marks, it is susceptible to noise from dust and unerased marks. On the other hand, if M is set large, it is strong against noise contamination, but thin or thin marks cannot be read. Therefore, in the present invention, in the first mark reading, for example, M
By setting M to a large value, marks can be read in a way that is resistant to noise contamination.On the other hand, in retrials based on the judgment result of parity check, M can be set to a small value to enable thin or thin marks to be read. . An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an example of a mark sheet related to the present invention, 101 is a mark sheet, 102
~104 are each partial area on the mark sheet 101,
105 to 107 are the positions of the mark columns (column direction)
Reference mark indicating , 108 to 128 are mark columns,
129 to 131 are parity mark columns. In the following explanation, the rules for filling in the parity mark fields 129 to 131 are as follows:
Total number of marks entered in mark fields 115 to 121 and parity mark field 130, mark field 122
-128 and parity mark column 131 so that the total number of marks entered is an even number. In FIG. 1, mark fields 111, 1
Please mark 12, 113, 118.
This shows that marks have been entered in the parity mark columns 129 and 130. Note that the marks entered in the mark field 111 are in the mark fields 112, 113, 1.
This indicates that the line width is thinner than the marks entered in 18 and parity mark columns 129 and 130. Now, assuming that the mark sheet 101 is main-scanned from left to right and sub-scanned from top to bottom, a method for detecting the presence or absence of marks written in the mark field from the image signal of one scanning line will be explained using FIG. do. In FIG. 2, 201 is a sample image signal of one scanning line that scanned the mark sheet 101, that is, scanning line A in FIG. Gate signal, 203 is mark column 108-114
and a mark detection gate signal for cutting out a part of the image signal 201 corresponding to the parity mark field 129. That is, the reference mark 105 can be detected by taking the AND of the image signal 201 and the reference mark detection gate signal 202. Moreover, if the image signal 201 and the mark detection gate signal 203 are ANDed, the mark fields 108, 109, 110, 11
4, a high level signal corresponding to the entry mark cannot be detected, but a high level signal corresponding to the entry mark can be detected in the mark fields 111, 112, 113 and the parity mark field 129. FIG. 3 shows an embodiment of the mark reading method of the present invention, which reads the mark sheet 101 shown in FIG.
9 is a block diagram of a mark reading system that determines the presence or absence of marks written in marks 9 to 131. In the figure, 301 is a facsimile transmitter that main-scans the mark sheet 101 from left to right and sub-scans it from top to bottom to output a facsimile signal f, and 302 receives the facsimile signal f and outputs the facsimile signal f.
The synchronization signal is separated and the image signal p for each scanning line is
and a synchronization signal separation circuit that outputs a synchronization signal s,
303 is a gate signal generation circuit that receives the synchronization signal s and outputs a reference mark detection gate signal g k and a mark detection gate signal g n ; 304 receives an image signal p and a reference mark detection gate signal g k and outputs a reference mark detection gate signal g k and a reference mark detection gate signal g n; a reference mark detection circuit 30 that detects the presence or absence of the reference mark and outputs a control signal k representing the presence or absence of the reference mark;
5 is a mark discrimination circuit which receives the image signal p, mark detection gate signal g n and control signal k and extracts mark information m; 306 receives mark information m and performs a parity check; if the parity is even, the mark information is A parity check circuit outputs m as is and outputs a control signal t if the parity is an odd number, and 307 is a processing device (temporarily assumed to be a computer) that receives mark information m. Next, the operation shown in FIG. 3 will be explained. First, the facsimile transmitter 301 scans the mark sheet 101 and outputs the facsimile signal f of the first scanning line. The synchronization signal separation circuit 302 receives the facsimile signal f and separates the synchronization signal s, and sends the synchronization signal s to the gate signal generation circuit 303 and the image signal p to the reference mark detection circuit 304 and mark discrimination circuit 305. The gate signal generation circuit 303 opens and closes the gate at predetermined timing based on the received synchronization signal s, thereby generating and outputting a reference mark detection gate signal g k and a mark detection gate signal g n . The reference mark detection circuit 304 receives the image signal p and the reference mark detection gate signal g k ,
The number n k of signals in which the image signal p is at a high level while the reference mark detection gate signal g k is at a high level is counted, and it is determined whether or not the counted value n k is larger than a predetermined reference value N k . By this, the presence or absence of a reference mark is detected. The first scanning line is mark sheet 10
In this case, the reference marks 105 to 107 do not exist, so the count value n k becomes n k N k , and the reference mark detection circuit 304 detects the reference mark. A control signal k (assumed = 0) indicating that is null is output. The mark discrimination circuit 305 receives the image signal p, the mark detection gate signal g n , the control signal k, and the control signal t and discriminates the mark information m.
In the scanning of the first scanning line, k=0 and t=0 (assuming that the control signal t is initially set to t=0 in the initial state), so the process moves on to the next scanning line. This completes the operation regarding the first scanning line that scanned the mark sheet 101. In the second and subsequent scanning lines, the same process as in the first scanning line is repeated until the facsimile transmitter 301 scans the upper end of the reference mark 105 on the mark sheet 101. Next, a case will be described in which the facsimile transmitter 301 scans the upper end of the reference mark 105 on the mark sheet 101 (temporarily assumed to be the x-th scanning line). In this case, the facsimile transmitter 301, the synchronization signal separation circuit 302, and the gate signal generation circuit 303 repeat the same operations as those in the first scanning line. On the other hand, the reference mark detection circuit 304 has a count value n
k is compared with a reference value N k , and as a result, it is determined that n k >N k , and a control signal k (assumed = 1) indicating that the reference mark is present is output. The mark discrimination circuit 305 uses the image signal p and the mark detection gate signal g n
, control signal k, and control signal t are received, and control signal k
=1, t=0 is detected. In this case, the mark discrimination circuit 305 counts the number of high-level signals of the image signal p included in each period in which the mark detection gate signal g n is at a high level, and calculates the counted values n n1 , n n2 . . . n n8
(The mark sheet 101 in FIG. 1 has seven mark fields per line and one parity mark field per line) is stored as mark preprocessing information m'1 to m'8 . With this, the processing regarding the x-th scanning line is completed. Next, a case will be described in which the facsimile transmitter 301 scans up to the lower end of the reference mark 105 on the mark sheet 101 (temporarily from the (x+1)th scanning line to the xth scanning line). In this case, a facsimile transmitter 301, a synchronization signal separation circuit 302, a gate signal generation circuit 303, a reference mark detection circuit 3
04 repeats the same operation as in the case of the x-th scanning line described above. On the other hand, the mark discrimination circuit 305 calculates the count value n n1 +n n2 . . . n n8 similarly to the case of the x-th scanning line.
These counted values are added to each of the previously stored mark preprocessing information m' 1 to m' 8 and stored again. Next, a case will be described in which the facsimile transmitter 301 scans one scanning line below the lower end of the reference mark 105 on the mark sheet 101 (referred to as the (+1)th scanning line). In this case, the facsimile transmitter 301, the synchronization signal separation circuit 302, the gate signal generation circuit 303, and the reference mark detection circuit 304 are
Repeat the same operation as in the scanning line. The mark discrimination circuit 305 receives the image signal p, the mark detection gate signal g n , the control signal k, and the control signal t, but since k = 0 and t = 0, the previously stored mark preprocessing information m' Mark condition 1 ~ m′ 8
It is compared with M 0 to determine whether each of m' 1 to m' 8 is greater than the mark condition M 0. If m' i > M 0 , m i = 1 (i = 1 to 8 ), in the case of m′ i M 0 , m i =
Mark information m (=m 1 ,
m 2 ,...m 8 ). In this example, marks are entered in the mark columns 111, 112, 113 and the parity mark column 128 in FIG.
Since the mark line width entered in the mark field 111 is narrow, the mark information m is m 1 = m 2 = m 3 = m 4 = m 7 = 0, m 5 =
Assume that m 6 =m 8 =1 is output. Note that the above m' 1 to m' 8 correspond to the mark widths written in the mark fields on the mark sheet. Parity check circuit 306 receives the mark information m, adds m 1 to m 8 , determines whether the result is an even number, and outputs control signal t in accordance with the determination result. In this example

【式】となるため、パリテイチエツ ク回路306は制御信号t=1を出力する。マー
ク判別回路305は制御信号t=1を受信する
と、マーク条件M0をM1(M1<M0)に変更して、
再びマーク前処理情報m′1〜m′8の各々がマーク
条件M1よりも大きいか否かを判別し、m′i>M1
場合にはmi=1(i=1〜8)、m′iM1の場合
にはmi=0(i=1〜8)としてマーク情報m
(=m1,m2,……m8)を出力する。本例では、マ
ーク条件M0をM1に変更したゝめに、マーク欄1
11の細い記入マークが検出できて、マーク情報
mはm1=m2=m3=m7=0、m4=m5=m6=m8
1として出力されるものとする。 次に、パリテイチエツク回路306はマーク情
報mを受信し、再びm1〜m8を加算し、かつその
加算結果が偶数であるか否かを判別し、その判別
結果に応じた制御信号tを出力する。本例では〓
〓mi=4=偶数になり、パリテイチエツク回路
306は制御信号t=0を出力する。パリテイチ
エツク回路306はマーク情報m(場合によつて
はパリテイマーク129に相当するm8を除いて
もよい)を計算機307に出力する。 以上の動作によりマークシート101の第1行
目に描かれた記入マークをフアクシミリ送信機3
01により読み取り、計算機307に入力できた
ことになる。以下、マークシート101の第2行
目以降についても前述と同様の動作を繰り返すこ
とにより、マークシート101上に描かれた記入
マークを読取り計算機307に入力できることに
なる。たゞし、本例では第2、第3行目の各々の
記入マークの総数はパリテイチエツク回路306
において偶速と検出されるため、マーク条件M0
をM1に変えてマーク判別を再試行する過程は動
作しない。 本例では示さなかつたが、パリテイチエツク回
路306が制御信号t=1を出力した後にマーク
判別回路305より受信したマーク情報m=m1
〜m8の加算結果が奇数の場合には、パリテイチ
エツク回路306はリジエクト信号rを計算機3
07に出力し、計算機307はリジエクト信号r
を受信することにより正常なマーク読取りができ
なかつたことを知り、対応したリジエクト処理を
行う。このリジエクト処理は、例えば計算機30
7に付属したタイプライタにマークシート読取り
不可を示すメツセージを出力する等の方法があ
る。 なお、第1図に示したマークシートはその一例
を示したにすぎない。マークシートの形状、寸
法、およびマーク欄、パリテイマーク欄の個数、
形状、基準マークの個数、形状は任意に設定すれ
ばよい。さらに、実施例ではマーク欄1行単位に
パリテイマーク欄を設けることにしたが、これも
パリテイマーク欄設定例を示したにすぎず、例え
ばマーク欄1列単位あるいはマーク欄3個単位に
パリテイマーク欄を設定してもよい。また、第2
図に示したマーク検出手段もその一例を示したに
すぎない。 さらに、第3図に示したマーク読取り系もその
一例を示したにすぎない。例えば上記の説明で
は、パリテイチエツク回路において偶数パリテイ
でないと判別した場合にマーク判別回路のマーク
判別条件を変えてマーク判別を再試行するものと
したが、これは奇数パリテイとしてもよい。ま
た、本説明におけるマーク判別手段、リジエクト
処理手段もその一例を示したにすぎない。また、
フアクシミリ送信機と同期信号分離回路の間には
伝送路、モデム等を介して接続しても、本方式の
動作に何ら支障はないことは明らかである。 以上説明したように、本発明はマークシート上
にパリテイマークを設け、マークシート読取り時
に読取つたマーク個数のパリテイチエツクを行う
ことにより、高信頼度のマーク読取りを実現でき
る利点がある。また、本発明によれば、パリテイ
チエツクの判定結果により、記入マーク有無の判
別条件を変えてマーク判別を再試行するため、薄
いあるいは細いマークも、ゴミや消し残り等によ
る雑音と区別して読取ることが可能になる。ま
た、本発明によれば、マーク欄の部分集合を単位
としてマーク個数の和を偶数(あるいは奇数)に
するだけでよいため、マーク記入上の制約条件が
簡単である利点を持つている。また、実施例で示
したように、パリテイチエツクを行なうマーク欄
の部分集合を行単位というように規定しておけ
ば、どのような形式のマークシートにも同一のマ
ークシート読取り系が使用できる利点を持つてい
る。
Since the following equation holds, the parity check circuit 306 outputs the control signal t=1. When the mark discrimination circuit 305 receives the control signal t=1, it changes the mark condition M 0 to M 1 (M 1 <M 0 ),
It is again determined whether each of the mark preprocessing information m' 1 to m' 8 is greater than the mark condition M 1 , and if m' i > M 1 , m i = 1 (i = 1 to 8). , m′ i M 1 , mark information m is set as m i =0 (i=1 to 8)
(=m 1 , m 2 , ... m 8 ) is output. In this example, after changing the mark condition M 0 to M 1 , mark field 1
11 thin marks can be detected, and the mark information m is m 1 = m 2 = m 3 = m 7 = 0, m 4 = m 5 = m 6 = m 8 =
It shall be output as 1. Next, the parity check circuit 306 receives the mark information m, adds m 1 to m 8 again, determines whether the addition result is an even number, and outputs a control signal t according to the determination result. Output. In this example,
m i =4=even, and the parity check circuit 306 outputs the control signal t=0. Parity check circuit 306 outputs mark information m ( m8 corresponding to parity mark 129 may be excluded depending on the case) to computer 307. By the above operation, the entry mark drawn on the first line of the mark sheet 101 is transferred to the facsimile transmitter 3.
01 means that the data can be read and input into the computer 307. Thereafter, by repeating the same operation as described above for the second and subsequent lines of the mark sheet 101, the marks drawn on the mark sheet 101 can be input into the reading computer 307. However, in this example, the total number of marks entered in each of the second and third lines is determined by the parity check circuit 306.
Since even speed is detected at , the mark condition M 0
The process of changing M to M 1 and retrying mark discrimination does not work. Although not shown in this example, the mark information m=m 1 received from the mark discrimination circuit 305 after the parity check circuit 306 outputs the control signal t=1
If the addition result of ~ m8 is an odd number, the parity check circuit 306 sends the reject signal r to the computer 3.
07, and the computer 307 outputs the reject signal r
By receiving this, it is informed that the mark could not be read normally, and the corresponding reject process is performed. This reject processing is performed by the computer 30, for example.
There is a method such as outputting a message indicating that the mark sheet cannot be read to the typewriter attached to the printer. Note that the mark sheet shown in FIG. 1 is only an example. The shape and dimensions of the mark sheet, the number of mark fields and parity mark fields,
The shape, number of reference marks, and shape may be set arbitrarily. Furthermore, in the embodiment, a parity mark field is provided in each row of the mark field, but this is only an example of setting the parity mark field. A parity mark field may also be set. Also, the second
The mark detection means shown in the figure is only one example. Further, the mark reading system shown in FIG. 3 is only one example. For example, in the above description, when the parity check circuit determines that the parity is not an even number, the mark discrimination condition of the mark discrimination circuit is changed and the mark discrimination is retried, but this may be done for an odd parity. Further, the mark discrimination means and the reject processing means in this description are merely examples thereof. Also,
It is clear that even if a transmission line, modem, etc. are connected between the facsimile transmitter and the synchronization signal separation circuit, there will be no problem in the operation of the present system. As described above, the present invention has the advantage of realizing highly reliable mark reading by providing parity marks on a mark sheet and performing a parity check on the number of marks read when reading the mark sheet. Furthermore, according to the present invention, mark discrimination is retried by changing the conditions for determining the presence or absence of written marks based on the judgment result of the parity check, so that even thin or thin marks can be read while distinguishing them from noise caused by dust or unerased marks. becomes possible. Further, according to the present invention, since it is only necessary to make the sum of the number of marks an even number (or an odd number) for each subset of the mark field, the present invention has the advantage that the constraints on mark entry are simple. Furthermore, as shown in the embodiment, if the subset of mark fields to be parity checked is defined in line units, the same mark sheet reading system can be used for any format of mark sheets. I have it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に関わるマークシートの一例を
示す図、第2図は第1図に示したマークシートを
走査して得られる画信号よりマーク欄への記入マ
ークの有無を検出する方法を示した図、第3図は
本発明によるマーク読取り系の一実施例を示した
ブロツク図である。 101…マークシート、102〜104…マー
クシート101の部分領域、105〜107…基
準マーク、108〜128…マーク欄、129〜
131…パリテイマーク欄、201…画信号、2
02…基準マーク検出ゲート信号、203…マー
ク検出ゲート信号、301…フアクシミリ送信
機、302…同期信号分離回路、303…ゲート
信号作成回路、304…基準マーク検出回路、3
05…マーク判別回路、306…パリテイチエツ
ク回路、307…計算機。
Fig. 1 shows an example of a mark sheet related to the present invention, and Fig. 2 shows a method for detecting the presence or absence of a mark written in a mark field from an image signal obtained by scanning the mark sheet shown in Fig. 1. 3 are block diagrams showing an embodiment of a mark reading system according to the present invention. 101...Mark sheet, 102-104...Partial area of mark sheet 101, 105-107...Reference mark, 108-128...Mark column, 129-
131... Parity mark field, 201... Image signal, 2
02... Reference mark detection gate signal, 203... Mark detection gate signal, 301... Facsimile transmitter, 302... Synchronization signal separation circuit, 303... Gate signal creation circuit, 304... Reference mark detection circuit, 3
05... Mark discrimination circuit, 306... Parity check circuit, 307... Computer.

Claims (1)

【特許請求の範囲】 1 (a) 一つのマーク欄が主走査方向に複数画素
分の幅を有しかつ副走査方向に複数走査線分の
幅を有し、該マーク欄複数個と主走査方向に複
数画素分の幅を有しかつ副走査方向に複数走査
線分の幅を有する基準マークとからなる成る部
分集合を複数組有するマークシートを、 (b) 前記部分集合の各々を構成する複数のマーク
欄のうち一個をパリテイ―マーク欄として使用
すると共に、 (c) 前記部分集合内に記入するマーク数を偶数あ
るいは奇数とするマーク記入規則を定めて、 (d) フアクシミリ送信機等の走査入力装置によつ
てマークを、二値化して走査入力し、チエツク
する、 マーク読取り方式において、 前記部分集合ごとに (ア) 対象とする走査線が前記基準マークを通つて
いるか否かを、前記基準マークに対応する画信
号上の位置にある黒画素数を計数し、該黒画素
数が予め決めてある基準値よりも大きい場合に
は基準マークを通つていると判別し、 (イ) 前記対象とする走査線が前記基準マークを通
つていると判別された場合には、当該部分集合
内の各マーク欄の位置に対応する画信号上の各
位置における黒画素数をそれぞれ計数し、 (ウ) 前記計数した各々のマーク欄に対応する黒画
素数を、各々のマーク欄に対応する複数のメモ
リ内に記憶されている値にそれぞれ加算し、収
納し、 (エ) 前記部分集合内の前記基準マークを通る複数
の走査線全てについて各々のマーク欄に対応す
る画信号上の位置における黒画素数の計数及び
各々のマーク欄に対応するメモリへの前記各々
の黒画素数の加算収納が終了した場合には、前
記各々のメモリ内の加算結果数値を予め初期設
定してあるしきい値と比較し、メモリ内の加算
結果数値が該しきい値よりも大きい場合にはマ
ーク有りと判定し、 (オ) 前記判定を前記複数の各々のマーク欄に対応
する各々のメモリすべてについて行つた後、前
記判定によつてマーク有りとされたマーク数の
合計値が前記マーク記入規制に合致しているか
否かをチエツクし、 (カ) 合致している場合はマークが正常に読取
られたとし、メモリを初期値にセツトし、読取
り対象を次の部分集合に移し、 (キ) 合致しない場合は、合致するまで前記し
きい値を直前のしきい値より小さくして前記
各々のメモリ内の加算結果数値と比較し、マー
ク有無の判定、マーク記入規則との合致チエツ
クを繰り返し、合致した時点でしきい値および
各々のメモリ内容を初期値にセツトして、読取
り対象を次の部分集合に移す、 ことを特徴とするマーク読取り方式。
[Claims] 1 (a) One mark field has a width of multiple pixels in the main scanning direction and a width of multiple scanning lines in the sub-scanning direction, and the plurality of mark fields and the main scanning direction (b) a mark sheet having a plurality of subsets each consisting of a reference mark having a width of a plurality of pixels in the sub-scanning direction and a width of a plurality of scanning lines in the sub-scanning direction; use one of the mark fields as a parity mark field, (c) establish a mark writing rule that makes the number of marks written in the subset an even or odd number, and (d) scan by a facsimile transmitter, etc. In a mark reading method in which a mark is binarized and scanned and input by an input device and checked, for each subset (a) it is determined whether or not the target scanning line passes through the reference mark; Counting the number of black pixels at a position on the image signal corresponding to the reference mark, and if the number of black pixels is larger than a predetermined reference value, determining that the reference mark has been passed; If it is determined that the target scanning line passes through the reference mark, count the number of black pixels at each position on the image signal corresponding to the position of each mark field in the subset, and ( c) Adding the counted number of black pixels corresponding to each mark field to the values stored in a plurality of memories corresponding to each mark field and storing them, (d) Adding and storing the counted numbers of black pixels corresponding to each mark field; Counting the number of black pixels at a position on the image signal corresponding to each mark column for all of the plurality of scanning lines passing through the reference mark, and adding and storing the number of black pixels in the memory corresponding to each mark column. When the addition result is completed, the addition result value in each memory is compared with a threshold value that is initialized in advance, and if the addition result value in the memory is larger than the threshold value, it is determined that there is a mark. (E) After performing the above judgment on all of the memories corresponding to each of the plurality of mark fields, the total number of marks determined to be marked by the above judgment satisfies the mark writing regulations. (f) If they match, it is assumed that the mark has been read normally, the memory is set to the initial value, and the reading target is moved to the next subset; (g) If they do not match, then The threshold value is made smaller than the previous threshold value until a match is made, and the result of addition is compared with the numerical value of each addition in the memory, and the judgment of the presence or absence of a mark and the match check with the mark writing rules are repeated. A mark reading method characterized in that the threshold value and each memory content are set to initial values at the step 1, and the reading target is moved to the next subset.
JP14865779A 1979-11-16 1979-11-16 Mark read method Granted JPS5672775A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14865779A JPS5672775A (en) 1979-11-16 1979-11-16 Mark read method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14865779A JPS5672775A (en) 1979-11-16 1979-11-16 Mark read method

Publications (2)

Publication Number Publication Date
JPS5672775A JPS5672775A (en) 1981-06-17
JPS6142310B2 true JPS6142310B2 (en) 1986-09-20

Family

ID=15457700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14865779A Granted JPS5672775A (en) 1979-11-16 1979-11-16 Mark read method

Country Status (1)

Country Link
JP (1) JPS5672775A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6136884A (en) * 1984-07-28 1986-02-21 Toyota Motor Corp Optical reading label and car kind identifying label

Also Published As

Publication number Publication date
JPS5672775A (en) 1981-06-17

Similar Documents

Publication Publication Date Title
US4608489A (en) Method and apparatus for dynamically segmenting a bar code
EP0125877B1 (en) Information input apparatus
US4513442A (en) Method for locating and circumscribing text areas on a master which may contain text, graphics and/or image areas
US4527283A (en) Character information separating apparatus for printed character reading systems
GB1584096A (en) Optical character recognition system
US4901365A (en) Method of searching binary images to find search regions in which straight lines may be found
US4512032A (en) Optical character recognition apparatus
JPS6142310B2 (en)
JPS62553B2 (en)
JPS6223915B2 (en)
JPS5824265A (en) Mark read system using facsimile transmitter
JPS59180783A (en) Optical character reader
JPS6057108B2 (en) Mark sheet reading method by facsimile
JP3116622B2 (en) Printed line detection method
JPH0373916B2 (en)
JPS6041396B2 (en) Address detection device
JPH0497652A (en) Long original division system in facsimile equipment
JP2542628B2 (en) Mark reader
JP2572048B2 (en) Word processing method
JPS61114651A (en) Facsimile equipment
JP2507377B2 (en) Character recognition device using facsimile
JPS6253873B2 (en)
JP3564987B2 (en) Optical character reader
JPH07271902A (en) Optical character reader
JPH0632077B2 (en) Figure recognition device