JPS6142165Y2 - - Google Patents
Info
- Publication number
- JPS6142165Y2 JPS6142165Y2 JP15760978U JP15760978U JPS6142165Y2 JP S6142165 Y2 JPS6142165 Y2 JP S6142165Y2 JP 15760978 U JP15760978 U JP 15760978U JP 15760978 U JP15760978 U JP 15760978U JP S6142165 Y2 JPS6142165 Y2 JP S6142165Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- circuit
- voltage comparator
- duty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 238000003079 width control Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Control Of Temperature (AREA)
Description
【考案の詳細な説明】
本案は恒温槽温度制御回路に関し、特に恒温槽
内部に収容する水晶発振子等の温度を精密に調整
保持する際に使用する温度制御回路に関する。[Detailed Description of the Invention] The present invention relates to a thermostatic oven temperature control circuit, and more particularly to a temperature control circuit used to precisely adjust and maintain the temperature of a crystal oscillator or the like housed inside the thermostatic oven.
一般に恒温槽の温度制御方式には大別すると、
連続制御方式とパルス幅制御方式とがあり、本案
はこのうちの後者のパルス幅制御方式に関するも
のである。 In general, temperature control methods for constant temperature chambers can be roughly divided into:
There are continuous control methods and pulse width control methods, and the present invention relates to the latter pulse width control method.
さて従来のパルス幅制御型恒温槽温度制御回路
の1例について簡単に説明すると、この回路は本
案を示す第1図において回路9とスイツチ11が
削除されたものとなつているので、以下第1図に
おいて回路9とスイツチ11が削除されたものに
ついて述べる。 Now, to briefly explain one example of a conventional pulse width control type constant temperature oven temperature control circuit, this circuit is the same as the circuit 9 and switch 11 in FIG. A description will be given of the diagram in which the circuit 9 and switch 11 are removed.
まず恒温槽1内にはヒータ2と感温抵抗素子3
があり、感温抵抗素子3はブリツジ抵抗入力型電
圧比較器4のブリツジの1辺を形成し、これがた
め恒温槽1内に温度変化が生じると、前記電圧比
較器4内の設定基準電圧との比較を行うブリジの
平衝がくずれ、電圧比較器4からはそれに応じた
電圧が発生し、この電圧が第2の電圧比較器5の
一方の入力端に入力する。これに対し電圧比較器
5の他方の入力端には基準矩形波発振器8からの
発振出力電圧が波形変換器10により波形変換さ
れた電圧が入力するので、その両入力の比較が行
われ、電圧比較器5の出力側からは電圧比較器4
からの出力電圧に対応したある一定のパルス幅を
有する周期パルスが発生し、これが次段のスイツ
チング回路7に入力し、ここでヒータ電力供給電
源6から供給電圧をスイツチングすることによつ
てヒータの加熱が制御され、恒温になつた時点で
安定する。 First, inside the constant temperature chamber 1, there is a heater 2 and a temperature-sensitive resistance element 3.
The temperature-sensitive resistance element 3 forms one side of the bridge of the bridge resistance input type voltage comparator 4, and therefore, when a temperature change occurs in the thermostatic chamber 1, the set reference voltage in the voltage comparator 4 and The equilibrium of the bridge that performs the comparison is disrupted, and a corresponding voltage is generated from the voltage comparator 4, and this voltage is input to one input terminal of the second voltage comparator 5. On the other hand, since the voltage obtained by converting the oscillation output voltage from the reference rectangular wave oscillator 8 into a waveform by the waveform converter 10 is input to the other input terminal of the voltage comparator 5, the two inputs are compared, and the voltage From the output side of comparator 5, voltage comparator 4
A periodic pulse having a certain pulse width corresponding to the output voltage from the heater is generated, and this is input to the next stage switching circuit 7, where the heater power supply voltage is switched from the heater power supply power source 6. Heating is controlled and becomes stable once it reaches a constant temperature.
しかし、恒温槽の温度の立上り時間の短縮を計
るために、ヒータ抵抗を小さくして大きい最大電
流を得ようとするときとか、抵抗が温度によつて
大巾に変動するヒータを使用してしかも抵抗の小
さいときに大きい最大電流を得ようとするときな
どには、ヒータ電流供給回路に大量の電流を流す
必要があるが、上述のパルス幅制御方式では、パ
ルスが多数個連なつていて、パルスとパルスの間
は空隙となつているため、実効電流値を増加する
ためには、電流の絶対値を大きくする必要があ
る。従つてヒータ電流供給回路に大量の電流が流
れて温度制御回路の設計を困難にし、恒温槽全体
の価格を高価なものにする欠点があつた。 However, in order to shorten the rise time of the temperature in a constant temperature oven, there are cases when trying to obtain a large maximum current by reducing the heater resistance, or when using a heater whose resistance fluctuates widely depending on the temperature. When trying to obtain a large maximum current when the resistance is small, it is necessary to send a large amount of current to the heater current supply circuit, but with the pulse width control method described above, many pulses are connected in series. Since there is a gap between the pulses, in order to increase the effective current value, it is necessary to increase the absolute value of the current. Therefore, a large amount of current flows through the heater current supply circuit, making it difficult to design the temperature control circuit and making the entire thermostatic oven expensive.
なお、温度制御を行う際に、所望とする温度設
定は、電圧比較器4内にある感温抵抗素子3を一
辺とする抵抗ブリツジ回路の感温抵抗素子3が接
続されていない他の2辺の抵抗器の直列接続点の
電圧を設定基準電圧にすることにより行なわれ
る。恒温槽1内に温度変化が生じると、感温抵抗
素子3の抵抗値が変化し、設定基準電圧との比較
を行うブリツジ回路の平衝がくずれ、電圧比較器
4からは感温抵抗素子3の抵抗値変化に応じた電
圧が発生することになる。この温度設定方法は後
述する本考案のものと同じである。 Note that when performing temperature control, the desired temperature setting is determined by setting the temperature on one side of the resistance bridge circuit, which has the temperature-sensitive resistance element 3 in the voltage comparator 4, and the other two sides to which the temperature-sensitive resistance element 3 is not connected. This is done by setting the voltage at the series connection point of the resistors to the set reference voltage. When a temperature change occurs in the thermostatic chamber 1, the resistance value of the temperature-sensitive resistance element 3 changes, the balance of the bridge circuit that performs comparison with the set reference voltage is lost, and the voltage comparator 4 detects the temperature-sensitive resistance element 3. A voltage will be generated according to the change in resistance value. This temperature setting method is the same as that of the present invention described later.
本案は従来のものにおける上述した欠点を除去
し、ヒータ加熱電流波形を、1周期について、連
続して通電する時間と、通電しない時間の2区分
に分けた波形とし、しかも前記通電する時間を制
御温度によつて異にするようにしたものであり、
これにより実効大電流を必要とする場合でも、電
流の絶対値を比較的小さくすることができ、従つ
てヒータ電流供給回路の設計を容易にし、恒温槽
全体の価格を低減しようとするものである。 The present invention eliminates the above-mentioned drawbacks of the conventional one, and divides the heater heating current waveform into two sections for one period: a period of continuous energization and a period of no energization, and also controls the energization time. It is designed to vary depending on the temperature,
As a result, even when a large effective current is required, the absolute value of the current can be made relatively small, thus facilitating the design of the heater current supply circuit and reducing the cost of the entire thermostatic oven. .
さらに本考案におけるいま一つの目的は、ヒー
タ加熱のための供給電源の最大容量をその限度ま
で効率よく使用することにあり、そのために、供
給電源の容量の大きい場合と小さい場合とにおい
て、前記ヒータ加熱電流の1周期についての連続
して通電する時間と、通電しない時間との比率、
すなわちデユーテイ変換率をそれぞれ大きくある
いは小さく設定しようとするものである。 Furthermore, another object of the present invention is to efficiently use the maximum capacity of the power supply for heating the heater to its limit. The ratio of the time when the heating current is continuously energized and the time when it is not energized for one cycle of the heating current,
That is, the duty conversion rate is set to be large or small, respectively.
以下本案を実施例により図面を参照して説明す
る。 The present invention will be explained below by way of examples with reference to the drawings.
第1図は本案実施例全体のブロツク回路図を示
す。本案において、従来のものに比し新しく設け
た回路は、第1図の9にて示すデユーテイ変換回
路と、その制御用の11にて示すデユーテイ設定
スイツチである。この新しく設けた部分の詳細回
路図を第2図に示す。 FIG. 1 shows a block circuit diagram of the entire embodiment of the present invention. In the present invention, the circuits newly provided compared to the conventional one are a duty conversion circuit shown at 9 in FIG. 1 and a duty setting switch shown at 11 for controlling the duty conversion circuit. A detailed circuit diagram of this newly provided part is shown in FIG.
第1図の説明を行うに際し、回路配置の説明に
ついては、デユーテイ変換回路9、デユーテイ設
定スイツチ11を除く部分についての従来回路の
説明と全く同様であるので省略し、以下第2図全
体と、これに基く第1図の動作とについて説明す
る。 When explaining FIG. 1, the explanation of the circuit layout will be omitted since it is completely the same as the explanation of the conventional circuit except for the duty conversion circuit 9 and the duty setting switch 11, and the following will refer to the whole of FIG. The operation shown in FIG. 1 based on this will be explained.
第2図は第1図のうちのデユーテイ変換回路9
とそのデユーテイ設定スイツチ11との具体的な
詳細回路図である。第2図において、SWは前記
の11に相当するデユーテイ設定スイツチを示
し、1C1〜1C4は排他的OR回路、1C5はNOR回
路で、前記の1C1〜1C4と1C5によりゲート回
路を構成しており、1C6はフリツプフロツプ、
1C7は16進カウンタ、1C8はインバータを示
す。 Figure 2 shows the duty conversion circuit 9 in Figure 1.
2 is a specific detailed circuit diagram of the duty setting switch 11 and the duty setting switch 11. FIG. In FIG. 2, SW indicates a duty setting switch corresponding to 11 above, 1C 1 to 1C 4 are exclusive OR circuits, 1C 5 is a NOR circuit, and 1C 1 to 1C 4 and 1C 5 are gate circuits. 1C 6 is a flip-flop,
1C 7 indicates a hexadecimal counter, and 1C 8 indicates an inverter.
次に第2図の動作について説明すると、排他的
OR回路1C1〜1C4のそれぞれの片方の入力端は
スイツチSWによつて設定されたレベルHまたは
L(第2図においては排他的OR回路1C3の入力
端子のみH)に固定されており、それぞれの他の
入力端子はカウンタ1C7のQ出力に接続されて
いる。このときカウンタ1C7のCKに入力が加え
られ、カウンタ1C7のQ出力がQA=QB=QD=
L,QC=H(10進法で表わすと4)になつたと
きのみ排他的OR回路1C1〜1C4の出力は全部L
となり、NOR回路1C5の出力はこのときのしH
となり、フリツプフロツプ1C6の入力クロツク
信号になる。フリツプフロツプ1C6において、
このクロツク信号によりD入力のHレベルはQ出
力に伝達される。 Next, to explain the operation in Figure 2, the exclusive
One input terminal of each of the OR circuits 1C1 to 1C4 is fixed to the level H or L set by the switch SW (in Fig. 2, only the input terminal of the exclusive OR circuit 1C3 is H). , each other input terminal is connected to the Q output of counter 1C7 . At this time, the input is added to CK of counter 1C7 , and the Q output of counter 1C7 is Q A = Q B = Q D =
Only when L, Q C = H (4 in decimal notation), all outputs of exclusive OR circuits 1C 1 to 1C 4 become L.
The output of NOR circuit 1C5 is then H
This becomes the input clock signal for the flip-flop 1C6 . In flipflop 1C 6 ,
The H level of the D input is transmitted to the Q output by this clock signal.
さらにカウンタ1C7に入力が加えられ、カウ
ンタ1C7のCO出力はQ出力がQA=QB=QC=
QD=HとなつたときのみLとなり、インバータ
IC8によつて反転されHとなつてフリツプフロツ
プ1C6のCL入力にクリア信号として加えられ
る。フリツプフロツプ1C6のCL入力がHになる
とQ出力はLに変化する。すなわちフリツプフロ
ツプ1C6のQ出力はカウンタ1C7のQ出力がQA
=QB=QD=L,QC=H(10進法で表わすと
4)のときからQA=QB=QC=QD=H(10進法
で表わすと15)の間までHに保持される。 Furthermore, an input is added to counter 1C 7 , and the C O output of counter 1C 7 is Q output Q A = Q B = Q C =
It becomes L only when Q D =H, and the inverter
It is inverted by IC8, becomes H, and is applied as a clear signal to the CL input of flip-flop 1C6 . When the CL input of flip-flop 1C6 becomes H, the Q output changes to L. In other words, the Q output of the flip-flop 1C6 is the Q output of the counter 1C7 .
= Q B = Q D = L, Q C = H (4 in decimal notation) to Q A = Q B = Q C = Q D = H (15 in decimal notation) It is held at H.
第3図はカウンタ1C7の入力信号と出力信号
のタイムチヤートを示すが、前述した状態につい
てのタイムチヤートを示している。第3図におい
て入力信号のデユーテイを50%とすると、出力信
号のデユーテイは68.75%となる。すなわち
(N−1)−M/N=(16−1)−4/16=68.75
%
ここで M:スイツチSWの設定数
N:カウンタ1C7の最大カウント数
となり、スイツチSWによつてデユーテイが変換
可能である。 FIG. 3 shows a time chart of the input signal and output signal of the counter 1C7 , and shows the time chart for the state described above. In FIG. 3, if the input signal duty is 50%, the output signal duty is 68.75%. That is, (N-1)-M/N=(16-1)-4/16=68.75
% Here, M: Number of switch SW settings N: Maximum count number of counter 1C7 , duty can be converted by switch SW.
次に第1図全体の動作の説明に移るが、基準発
振器8の矩形波出力はデユーテイ変換器9に加え
られ、ここで前述したとおりデユーテイ設定スイ
ツチ11により決められたデユーテイパルス出力
になる。このパルス信号は波形変換器10に加え
られて三角波となり、電圧比較器5のB端子に加
えられる。波形変換器10は第4図に示すよう
に、コンデンサCと抵抗Rからなる積分回路であ
り、波形変換器の入力信号である矩形波信号を三
角波信号に変換する。この状況を第8図ないし第
10図に示す。その中のaは入力矩形波、bは出
力三角波を示す。そして第8図は従来方式の入力
波のデユーテイ変換率50%固定の場合を示し、第
9図および第10図は本考案の入力波のデユーー
テイ変換率がそれぞれ25%および75%の場合を示
している。一方感温抵抗素子3の抵抗値変化に基
く電圧変化がブリツジ抵抗入力型電圧比較器4に
加えられ、電圧比較器4内の基準電圧と比較され
電圧比較器4の出力となり、電圧比較器5のA端
子入力となる。電圧比較器5はAの直流電圧とB
の三角波電圧を比較してパルス電圧を発生し、ス
イツチング回路7に加える。このパルス信号はス
イツチング回路7を断続させることによつて、ヒ
ータ電力供給電源6の出力を断続させて、その電
源力をヒータ2に供給する。このようにして恒温
槽1の温度変化は感知され補償されることによつ
て、常に正確に一定温度に保持される。また第2
図中のデユーテイ設定スイツチ11の数と、これ
に対応する電気系素子の数を増加すれば、その分
だけ希望調整温度の数を増加させることができ
る。 Next, turning to a description of the overall operation of FIG. 1, the rectangular wave output of the reference oscillator 8 is applied to the duty converter 9, where it becomes the duty pulse output determined by the duty setting switch 11 as described above. This pulse signal is applied to the waveform converter 10 to become a triangular wave, and is applied to the B terminal of the voltage comparator 5. As shown in FIG. 4, the waveform converter 10 is an integrating circuit consisting of a capacitor C and a resistor R, and converts a rectangular wave signal, which is an input signal to the waveform converter, into a triangular wave signal. This situation is shown in FIGS. 8 to 10. Among them, a indicates an input rectangular wave, and b indicates an output triangular wave. Figure 8 shows the case of the conventional system where the duty conversion rate of the input wave is fixed at 50%, and Figures 9 and 10 show the cases where the duty conversion rate of the input wave of the present invention is 25% and 75%, respectively. ing. On the other hand, a voltage change based on a change in the resistance value of the temperature-sensitive resistance element 3 is applied to a bridge resistor input type voltage comparator 4, compared with the reference voltage in the voltage comparator 4, and becomes the output of the voltage comparator 4. This is the A terminal input. Voltage comparator 5 compares the DC voltage of A and B
A pulse voltage is generated by comparing the triangular wave voltages and is applied to the switching circuit 7. This pulse signal turns on and off the switching circuit 7, thereby turning on and off the output of the heater power supply power source 6, and supplies the power to the heater 2. In this way, temperature changes in the thermostatic chamber 1 are sensed and compensated for, thereby accurately maintaining the temperature at a constant temperature. Also the second
By increasing the number of duty setting switches 11 shown in the figure and the number of electrical system elements corresponding thereto, the number of desired adjustment temperatures can be increased by that amount.
本考案では、デユーテイ変換回路9とスイツチ
11を付加することにより、波形変換器10の入
力信号である矩形波信号のデユーテイを変化させ
ることが可能である。従つて波形変換器10の出
力信号である三角波信号の幅を変化させることが
可能である。 In the present invention, by adding the duty conversion circuit 9 and the switch 11, it is possible to change the duty of the rectangular wave signal that is the input signal to the waveform converter 10. Therefore, it is possible to change the width of the triangular wave signal that is the output signal of the waveform converter 10.
そこで電圧比較器5の入出力信号の比較を、第
5図、第6図および第7図を用いて説明する。第
5図は従来の方式、第6図および第7図は本考案
の方式を説明する図である。第5図、第6図およ
び第7図において、aは電圧比較器5のB入力信
号である三角波信号、bは電圧比較器5のA入力
信号とB入力信号、cは電圧比較器5の出力信号
を示している。 Therefore, comparison of input and output signals of the voltage comparator 5 will be explained using FIGS. 5, 6, and 7. FIG. 5 is a diagram explaining the conventional method, and FIGS. 6 and 7 are diagrams explaining the method of the present invention. 5, 6 and 7, a is a triangular wave signal which is the B input signal of the voltage comparator 5, b is the A input signal and B input signal of the voltage comparator 5, and c is the voltage comparator 5 input signal. Shows the output signal.
ここで各図のbは、恒温槽の温度が低く、従つ
てA入力信号が小さい時、すなわち電源投入時、
またはヒータ抵抗2が小さい時等の電圧比較器5
のA入力信号およびB入力信号を示している。 Here, b in each figure indicates that when the temperature of the thermostatic chamber is low and the A input signal is small, that is, when the power is turned on,
Or voltage comparator 5 when heater resistance 2 is small, etc.
The A input signal and the B input signal are shown.
さて第5図に示す従来方式では、三角波信号の
幅が一定であるから、電圧比較器5の出力信号で
ある第5図cのパルス幅は一定である。 Now, in the conventional system shown in FIG. 5, since the width of the triangular wave signal is constant, the pulse width of FIG. 5c, which is the output signal of the voltage comparator 5, is constant.
これに対し第6図および第7図に示す本考案方
式では、デユーテイ設定スイツチ11、デユーテ
イ変換回路9と波形変換器10とにより、三角波
信号の幅を変化させることが可能であることか
ら、第6図cおよび第7図cに示すように、電圧
変換器5の出力信号のパルス幅を変化させること
が可能になる。 On the other hand, in the method of the present invention shown in FIGS. 6 and 7, the width of the triangular wave signal can be changed using the duty setting switch 11, the duty conversion circuit 9, and the waveform converter 10. As shown in FIG. 6c and FIG. 7c, it becomes possible to change the pulse width of the output signal of the voltage converter 5.
以上のことから、供給電源の容量が小さい時
は、第6図aに示す三角波信号になるように、ス
イツチ11、デユーテイ変換回路9でパルス幅を
設定し、供給電源の容量が大きい時は、第7図a
に示す三角波信号になるように設定することで、
供給電源の最大容量を効率よくヒータ2に供給す
ることが可能である。 From the above, when the capacity of the power supply is small, the pulse width is set by the switch 11 and the duty conversion circuit 9 so that the triangular wave signal shown in FIG. 6a is obtained, and when the capacity of the power supply is large, Figure 7a
By setting the triangular wave signal shown in
It is possible to efficiently supply the maximum capacity of the power supply to the heater 2.
以上に説明したように、本案によるときは、従
来回路にデユーテイ設定スイツチとデユーテイ変
換回路を付加することにより、恒温槽のヒータに
大きい電流を流したい場合においても、供給電源
6の電流容量の最大値まで使用することが可能な
ため、効率よくヒータ2に電流供給でき、従つて
ヒータ電源、スイツチング回路および恒温槽の小
型化、低価格化および信頼性の向上を実現するこ
とができる。 As explained above, in accordance with the present invention, by adding a duty setting switch and a duty conversion circuit to the conventional circuit, even when it is desired to flow a large current to the heater of a thermostatic oven, the current capacity of the supply power source 6 can be maximized. Since it is possible to use up to a certain value, current can be efficiently supplied to the heater 2, and therefore the heater power source, switching circuit, and thermostatic oven can be made smaller, lower in price, and improved in reliability.
第1図は本考案実施例のブロツク回路図、第2
図は第1図中のデユーテイ変換回路9とデユーテ
イ設定スイツチ11の具体的な詳細回路図、第3
図は第2図の動作説明のためのタイムチヤートを
示す。第4図は第1図中の波形変換器の回路図、
第5図は従来方式による電圧変換器5の入出力波
形図、第6図、第7図は本考案方式による電圧変
換器5の入出力波形図であり、第5図ないし第7
図において、a,bはその入力波形図、cはその
出力波形図である。第8図は従来方式による波形
変換器10の入出力波形図、第9図、第10図は
本考案方式による波形変換器10の入出力波形図
であり、第8図ないし第10図においてaはその
入力波形図、bはその出力波形図である。
なお図面に使用した符号はそれぞれ以下のもの
を示す。
1……恒温槽、2……ヒータ、3……感温抵抗
素子、4……ブリツジ抵抗入力型電圧比較器、5
……電圧比較器、6……ヒータ電力供給電流、7
……スイツチング回路、8……基準矩形波発振
器、9……デユーテイ変換回路、10……波形変
換器、11……デユーテイ設定スイツチ
(SW)、1C1〜1C4……排他的OR回路、1C5…
…NOR回路、1C6……フリツプフロツプ、1
C7……16進カウンタ、1C8……インバータ。
Fig. 1 is a block circuit diagram of an embodiment of the present invention;
The figure shows a detailed circuit diagram of the duty conversion circuit 9 and duty setting switch 11 in Figure 1, and
The figure shows a time chart for explaining the operation of FIG. Figure 4 is a circuit diagram of the waveform converter in Figure 1,
FIG. 5 is an input/output waveform diagram of the voltage converter 5 according to the conventional method, and FIGS. 6 and 7 are input/output waveform diagrams of the voltage converter 5 according to the method of the present invention.
In the figure, a and b are the input waveform diagrams, and c is the output waveform diagram. FIG. 8 is an input/output waveform diagram of the waveform converter 10 according to the conventional method, and FIGS. 9 and 10 are input/output waveform diagrams of the waveform converter 10 according to the present invention. is its input waveform diagram, and b is its output waveform diagram. The symbols used in the drawings indicate the following. 1... Constant temperature chamber, 2... Heater, 3... Temperature sensitive resistance element, 4... Bridge resistance input type voltage comparator, 5
...Voltage comparator, 6...Heater power supply current, 7
... Switching circuit, 8 ... Reference square wave oscillator, 9 ... Duty conversion circuit, 10 ... Waveform converter, 11 ... Duty setting switch (SW), 1C 1 to 1C 4 ... Exclusive OR circuit, 1C Five …
...NOR circuit, 1C6...Flip-flop, 1
C 7 ... Hexadecimal counter, 1C 8 ... Inverter.
Claims (1)
抵抗入力型電圧比較器と、この電圧比較器からの
変動電圧を一方の入力とし基準矩形波発振器から
の発振出力電圧が波形変換器により波形変換され
た電圧を他方の入力とする第2の電圧比較器と、
この第2の電圧比較器からの出力電圧によつて恒
温槽ヒータ加熱電力をスイツチングするスイツチ
ング回路とを具備してなるパルス幅制御型恒温槽
温度制御回路において、前記基準矩形波発振器と
波形変換器との間に、温度制御用のデユーテイ設
定スイツチを含み、カウンタと、前記スイツチと
カウンタとにより任意所望の周期にてクロツク信
号を発生するゲート回路と、前記ゲート回路から
のクロツク信号と前記カウンタからのクリア信号
とにより所望パルス幅の周期パルスを出力するフ
リツプフロツプとよりなるデユーテイ変換器を具
備していることを特徴とする恒温槽温度制御回
路。 A bridge resistor input type voltage comparator whose one side is a temperature-sensitive resistance element in a constant temperature oven, and a fluctuating voltage from this voltage comparator as one input, and the oscillation output voltage from a reference square wave oscillator is converted into a waveform by a waveform converter. a second voltage comparator having the converted voltage as its other input;
In the pulse width controlled constant temperature oven temperature control circuit comprising a switching circuit that switches the constant temperature oven heater heating power according to the output voltage from the second voltage comparator, the reference rectangular wave oscillator and the waveform converter are provided. and a gate circuit that includes a duty setting switch for temperature control, a counter, and a gate circuit that generates a clock signal at any desired period using the switch and the counter, and a clock signal from the gate circuit and a clock signal from the counter. 1. A constant temperature chamber temperature control circuit comprising a duty converter comprising a flip-flop that outputs a periodic pulse of a desired pulse width in response to a clear signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15760978U JPS6142165Y2 (en) | 1978-11-16 | 1978-11-16 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15760978U JPS6142165Y2 (en) | 1978-11-16 | 1978-11-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5574907U JPS5574907U (en) | 1980-05-23 |
JPS6142165Y2 true JPS6142165Y2 (en) | 1986-12-01 |
Family
ID=29148683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15760978U Expired JPS6142165Y2 (en) | 1978-11-16 | 1978-11-16 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6142165Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0727418B2 (en) * | 1984-09-12 | 1995-03-29 | 日本電装株式会社 | Temperature control device |
-
1978
- 1978-11-16 JP JP15760978U patent/JPS6142165Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5574907U (en) | 1980-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03164912A (en) | Driving device for duty solenoid valve | |
JPH11113252A (en) | Switching power unit | |
JP5625958B2 (en) | Switching power supply with output voltage switching function | |
JP2008271554A (en) | Semiconductor switch with integrated delay circuit | |
JP2006033958A (en) | Switching regulator | |
US4193006A (en) | Multi-stage controller | |
JPS6246001B2 (en) | ||
JPS6142165Y2 (en) | ||
JPH08168239A (en) | Control circuit for zero-volt switch pulse width modulation type switching regulator | |
US6094920A (en) | Circuit and method for controlling temperature without using CPU and software | |
JP6295397B1 (en) | Switching power supply circuit | |
RU1154U1 (en) | Temperature control device | |
JPS58192117A (en) | Temperature controller | |
SU395826A1 (en) | METHOD OF SYNCHRONIZED CONTROL OF A WIDE-PULSE REGULATOR | |
SU1092758A1 (en) | Two-zone installation for induction heating | |
JPS59191603A (en) | Thermostatic chamber | |
JP2512531B2 (en) | Induction heating cooker | |
JPS6243368B2 (en) | ||
JPS6132794B2 (en) | ||
JP2575349Y2 (en) | Temperature control circuit | |
JP3239626B2 (en) | Pulse generation circuit | |
JP2940825B2 (en) | PWM circuit | |
JPH0732069B2 (en) | Induction heating cooker | |
SU668066A1 (en) | Pulse generator | |
SU1292129A1 (en) | Method of controlling transistor switch |