JP2940825B2 - PWM circuit - Google Patents
PWM circuitInfo
- Publication number
- JP2940825B2 JP2940825B2 JP1088711A JP8871189A JP2940825B2 JP 2940825 B2 JP2940825 B2 JP 2940825B2 JP 1088711 A JP1088711 A JP 1088711A JP 8871189 A JP8871189 A JP 8871189A JP 2940825 B2 JP2940825 B2 JP 2940825B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse
- circuit
- pwm
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はPWM回路に関し、特にその熱保護回路に関
する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PWM circuit, and more particularly to a thermal protection circuit thereof.
〔従来の技術〕 第３図は、従来の熱保護機能を有するPWM回路のブロ
ック図である。まず、通常動作に関する構成について説
明する。三角波発振回路１の接続点Ａ′には、外付けの
発振用容量C1が接続される。接続点Ａ′および接続点Ａ
には、三角波が形成される。接続点Ａから三角波を入力
されたパルス信号発生回路２は、三角波に同期して微少
な幅のパルスを接続点Ｂに生成する。このパルスはRSフ
リップフロップ３（以下、RSF−F3とする）のセット端
子Ｓに入力される。このパルスに同期して、RSF−F3は
出力Ｑに駆動パルスを発生する。この駆動パルスはバッ
ファアンプ４で増幅され、出力段トランジスタ５のベー
スに与えられ、出力トランジスタ５を導通状態にする。
駆動パルスが“H"レベルの時には、駆動電源電圧VCCか
ら、外付けの負荷６および接続点Ｅを介して、トランジ
スタ５にコレクタ電流ICが流れ込む。このコレクタ電流
ICに応じたエミッタ電流IEは、接続点Ｃを介して外付け
の検出抵抗Rdに流れ込む。FIG. 3 is a block diagram of a conventional PWM circuit having a thermal protection function. First, the configuration related to the normal operation will be described. An external oscillation capacitor C1 is connected to a connection point A 'of the triangular wave oscillation circuit 1. Connection point A 'and connection point A
, A triangular wave is formed. The pulse signal generating circuit 2 to which the triangular wave is input from the connection point A generates a pulse having a minute width at the connection point B in synchronization with the triangular wave. This pulse is input to a set terminal S of an RS flip-flop 3 (hereinafter, RSF-F3). In synchronization with this pulse, the RSF-F3 generates a drive pulse on the output Q. This drive pulse is amplified by the buffer amplifier 4 and applied to the base of the output transistor 5 to make the output transistor 5 conductive.
When the drive pulse is at the “H” level, a collector current I C flows from the drive power supply voltage V CC to the transistor 5 via the external load 6 and the connection point E. This collector current
The emitter current IE corresponding to I C flows into the external detection resistor R d via the connection point C.
そして、抵抗Rdに流れ込むエミッタ電流IEが大きくな
り、コンパレータ７の正入力端子に接続されている接続
点Ｃの電位IE×Rdが、負入力端子と接地レベルとの間に
接続される第１の基準電圧Vref1よりも大きくなると、
コンパレータ７の出力が“H"レベルとなる。その出力は
RSF−F3のリセット端子Ｒに入力され、RSF−F3をリセッ
トする。すると出力Ｑが“L"レベルとなり、出力トラン
ジスタ５が非導通状態になるので、コレクタ電流ICおよ
びエミッタ電流IEが実質的にゼロとなる。なお、この構
成によって実現されるPWM動作については後述する。Then, the emitter current I E that flows in the resistor R d is increased, the potential I E × R d of the connection point C that is connected to the positive input terminal of the comparator 7 is connected between the negative input terminal and the ground level Becomes larger than the first reference voltage V ref1 ,
The output of the comparator 7 becomes "H" level. The output is
The signal is input to the reset terminal R of the RSF-F3 to reset the RSF-F3. Then the output Q becomes "L" level, the output transistor 5 is nonconducting, the collector current I C and the emitter current I E is substantially zero. The PWM operation realized by this configuration will be described later.
次に保護機能に関する構成について説明する。容量C
1,負荷6,検出抵抗Rd以外は、通常、ワンチップ素子内に
形成されており、そのワンチップ素子内の温度を検出す
るための温度検出回路８が備えられている。温度検出回
路８は、例えば温度検出用トランジスタの温度によって
変化するベース・エミッタ間電圧などを検出し、ワンチ
ップ内の温度を示す出力を接続点Ｄを介してヒステリシ
スコンパレータ９に与える。回路８の温度に対する出力
特性が単調減少の場合、チップ内の温度が上昇し、接続
点Ｄの電位が減少していくと、ヒステリシスコンパレー
タ９の出力が反転して“H"レベルになる。この出力はト
ランジスタ10のベースに与えられ、トランジスタ10を導
通状態にする。バッファアンプ４の入力の電位が下が
り、コレクタ電流ICおよびエミッタ電流IEが減少する。
これにより消費電力が減少し、ワンチップ素子の過熱に
よる破壊が防止される。Next, the configuration related to the protection function will be described. Capacity C
The components other than 1, the load 6, and the detection resistor Rd are usually formed in a one-chip element, and are provided with a temperature detection circuit 8 for detecting the temperature in the one-chip element. The temperature detection circuit 8 detects, for example, a base-emitter voltage that changes depending on the temperature of the temperature detection transistor, and supplies an output indicating the temperature in the one-chip to the hysteresis comparator 9 via the connection point D. When the output characteristic of the circuit 8 with respect to the temperature is monotonically decreasing, when the temperature in the chip rises and the potential of the connection point D decreases, the output of the hysteresis comparator 9 is inverted to “H” level. This output is applied to the base of transistor 10 to make transistor 10 conductive. Lower the potential of the input of the buffer amplifier 4, the collector current I C and the emitter current I E decreases.
As a result, power consumption is reduced, and destruction of the one-chip element due to overheating is prevented.
この保護動作において、ヒステリシスコンパレータ９
の出力が高周波で発振する熱発振が起こらないように、
またノイズなどの影響によって誤動作を起こさないよう
に、ヒステリシスコンパレータ９は所定のヒステリシス
幅を持った入出力特性を有する。In this protection operation, the hysteresis comparator 9
So that the thermal oscillation that the output of the
The hysteresis comparator 9 has an input / output characteristic having a predetermined hysteresis width so that a malfunction does not occur due to the influence of noise or the like.
第４図はヒステリシスコンパレータ９の回路構成の一
例を示す回路図である。接続点Ｄを介して第３図に示す
温度検出回路８の出力がコンパレータ9aの負入力端子に
接続される。また電源VDDと接地レベルとの間には抵抗R
1,R2,R3が直列に接続され、抵抗R1と抵抗R2との接続点
は正入力端子に接続される。抵抗R2と抵抗R3との接続点
と接地レベルとの間には、トランジスタQ1が抵抗R3に並
列に接続される。FIG. 4 is a circuit diagram showing an example of a circuit configuration of the hysteresis comparator 9. The output of the temperature detection circuit 8 shown in FIG. 3 is connected to the negative input terminal of the comparator 9a via the connection point D. A resistor R is connected between the power supply V DD and the ground level.
1 , R 2 and R 3 are connected in series, and a connection point between the resistors R 1 and R 2 is connected to the positive input terminal. Between the connection point between the resistor R 2 and the resistor R 3 and the ground level, the transistor Q 1 is connected in parallel with the resistor R 3.
コンパレータ9aの出力は、インバータIV1の入力に接
続される。インバータIV1の出力はトランジスタQ1のベ
ースに接続される。またコンパレータ9aの出力はヒステ
リシスコンパレータ９の出力として前述したように、ト
ランジスタ10のベースに接続されている。The output of the comparator 9a is connected to the input of the inverter IV 1. The output of the inverter IV 1 is connected to the base of the transistor Q 1. The output of the comparator 9a is connected to the base of the transistor 10, as described above, as the output of the hysteresis comparator 9.
次に各部の特性について説明する。第５図は温度検出
回路８およびヒステリシスコンパレータ９の特性の一例
を示すグラフである。温度検出回路８は温度Ｔに対して
出力電圧VTMが単調減少する特性を有している。Next, the characteristics of each part will be described. FIG. 5 is a graph showing an example of the characteristics of the temperature detection circuit 8 and the hysteresis comparator 9. The temperature detection circuit 8 has a characteristic that the output voltage VTM monotonously decreases with respect to the temperature T.
また、コンパレータ９の出力が“H"レベルの時は、イ
ンバータIV1の出力が“L"レベル、トランジスタQ1が非
導通状態なので、コンパレータ9aの正入力端子に与えら
れる第１の閾値電圧VTaは、 VTa＝VDD×（R2＋R3）／（R1＋R2＋R3） となる。したがって、この第１の閾値電圧VTaに対応す
る温度Taにおいて出力の“H"レベルから“L"レベルへの
切換えが起こる。Further, when the output of the comparator 9 is at the "H" level, the output is "L" level of the inverter IV 1, the transistor Q 1 is a non-conducting state, the first threshold voltage V applied to the positive input terminal of the comparator 9a Ta is given by: V Ta = V DD × (R 2 + R 3 ) / (R 1 + R 2 + R 3 ) Therefore, switching to the first output at the temperature Ta corresponding to the threshold voltage V Ta "H" level to "L" level occurs.
また、コンパレータ9aの出力が“L"レベルの時は、第
２の閾値電圧VTbは、 VTb＝VDD×R1/（R1＋R2） となる。したがって、この第２の閾値電圧VTbに対応す
る温度Tbにおいて出力の“L"レベルから“H"レベルへの
切り換えが起こる。以上のように、ヒステリシスコンパ
レータ９は、閾値電圧VTa,VTbで規定されるヒステリシ
ス特性を有する。When the output of the comparator 9a is at "L" level, the second threshold voltage V Tb becomes V Tb = V DD × R 1 / (R 1 + R 2 ). Therefore, at the temperature Tb corresponding to the second threshold voltage V Tb , the output switches from the “L” level to the “H” level. As described above, the hysteresis comparator 9 has a hysteresis characteristic defined by the threshold voltages V Ta and V Tb .
次に以上の各構成を組合わせた動作について説明す
る。第６図は第３図に示すPWM回路の各部の波形を示す
タイミングチャートである。第６図において、前述した
ように接続点Ａおよび接続点Ａ′に三角波が形成される
と、接続点Ｂには三角波の頂点に対応したタイミング
で、微少な幅のパルスが発生する。このパルスによって
RSF−F3およびバッファアンプ４が駆動され、トランジ
スタ５が導通状態になると負荷６に電流ICが流れ、接続
点Ｃの電位が上昇する。Next, an operation of a combination of the above components will be described. FIG. 6 is a timing chart showing the waveform of each part of the PWM circuit shown in FIG. In FIG. 6, when a triangular wave is formed at the connection points A and A 'as described above, a pulse having a minute width is generated at the connection point B at a timing corresponding to the vertex of the triangle wave. With this pulse
RSF-F3 and the buffer amplifier 4 is driven, the transistor 5 is turned on and current I C flows in the load 6, the potential of the connection point C rises.
接続点Ｃの電位が基準電圧Vref1に達すると、コンパ
レータ７の出力が“H"レベルとなり、RSF−F3がリセッ
トされる。トランジスタ５が非導通状態になるので、接
続点Ｅの電位は瞬間的に上昇する。When the potential at the connection point C reaches the reference voltage Vref1 , the output of the comparator 7 becomes "H" level, and the RSF-F3 is reset. Since the transistor 5 is turned off, the potential at the connection point E rises instantaneously.
トランジスタ５の導通期間T1と非導通期間T2とは、抵
抗Rd,基準電圧Vref1などの定数値によって決定され、定
常状態においては、ほぼ一定の周期で繰り返される。な
お、負荷６が誘導性負荷なので、接続点Ｃの電位の変化
は、一定の時定数を有する平滑化された波形となる。The conduction period T1 and the non-conduction period T2 of the transistor 5 are determined by constant values such as the resistance R d and the reference voltage Vref1 , and are repeated at a substantially constant cycle in a steady state. Since the load 6 is an inductive load, a change in the potential of the connection point C is a smoothed waveform having a constant time constant.
ワンチップ全体の温度が上昇し、接続点Ｄの電位が第
５図に示す高温側の閾値電位VTbに達すると、ヒステリ
シスコンパレータ９の出力が“H"レベルになり、トラン
ジスタ10が導通状態、トランジスタ５が非導通状態とな
る。すると電流が負荷６へ供給されず、負荷６の駆動は
停止し、接続点Ｅの電位は再び上昇する。この駆動停止
状態は、回路全体の温度が下がり、接続点Ｄの電位がヒ
ステリシスコンパレータ９の低温側の閾値電位VTaに達
するまで持続する。その後、回路全体は通常動作に復帰
する。When the temperature of the entire one-chip rises and the potential of the connection point D reaches the high-temperature side threshold potential V Tb shown in FIG. 5, the output of the hysteresis comparator 9 becomes “H” level, and the transistor 10 is turned on. The transistor 5 is turned off. Then, no current is supplied to the load 6, the driving of the load 6 is stopped, and the potential of the connection point E rises again. This drive stop state continues until the temperature of the entire circuit decreases and the potential of the connection point D reaches the low-temperature threshold potential VTa of the hysteresis comparator 9. Thereafter, the entire circuit returns to the normal operation.
第５図の特性において、温度Ｔに対する出力電圧VTM
の変化は微少なので、閾値電位VTa,VTbの相互の差を大
きくすると、温度Ta,Tbの相互の差が大きくなりすぎ、
通常動作への復帰が遅くなりすぎる。そのため、電位V
Ta,VTbの相互の差は、あまり大きくできない。In the characteristic of Figure 5, the output voltage V TM with respect to the temperature T
Is small, so if the difference between the threshold potentials V Ta and V Tb is increased, the difference between the temperatures Ta and Tb becomes too large.
Return to normal operation is too slow. Therefore, the potential V
The difference between Ta and VTb cannot be so large.
従来のPWM回路は以上のように構成されているので、
熱発振や誤動作を防止するためにヒステリシスコンパレ
ータ９を用いていた。しかし、ヒステリシスコンパレー
タ９のヒステリシス幅を大きくできず、ノイズマージン
を充分に取れないという問題点があった。Since the conventional PWM circuit is configured as above,
The hysteresis comparator 9 has been used to prevent thermal oscillation and malfunction. However, there is a problem that the hysteresis width of the hysteresis comparator 9 cannot be increased, and a sufficient noise margin cannot be obtained.
またヒステリシスコンパレータ９を構成するために、
抵抗R1,R2,R3やインバータIV1などを形成しなければな
らず、実装面積が大きく回路構成が複雑になるという問
題点もあった。In order to configure the hysteresis comparator 9,
The resistors R 1 , R 2 , R 3 , the inverter IV 1, and the like must be formed, and there is a problem that the mounting area is large and the circuit configuration is complicated.
この発明は、上記のような問題点を解消するためにな
されたもので、熱保護機能を有しつつ、ヒステリシスコ
ンパレータを用いずに実装面積の小さい簡単な回路構成
で、熱発振を防止し、誤動作の影響を軽減したPWM回路
を得ることを目的とする。The present invention has been made in order to solve the above problems, and has a thermal protection function, a simple circuit configuration with a small mounting area without using a hysteresis comparator, and prevents thermal oscillation. An object of the present invention is to obtain a PWM circuit in which the influence of a malfunction is reduced.
この発明に係るPWM回路は、負荷に接続され、負荷に
電流を供給する出力トランジスタと、半導体基板上に形
成されたパルス発生回路と、半導体基板上に形成され、
パルス発生回路の出力に応じてPWMパルスを発生するパ
ルス信号発生回路と、前記PWMパルスの入力に応じて前
記出力トランジスタの駆動制御を行うPWM出力パルスを
生成して出力する制御回路と、前記半導体基板の温度を
検出する温度検出回路と、前記温度検出回路の出力を入
力し、前記半導体基板の前記温度と所定の温度とを比較
し、前記半導体基板の前記温度が前記所定の温度より高
くなった場合には、前記制御回路の出力動作を制御する
制御パルスを生成して前記制御回路の制御端子に直接出
力する一方、前記半導体基板の前記温度が前記所定の温
度より低いときには前記制御パルスを出力しないPWM出
力パルス幅制限回路とを備え、前記制御回路は、前記PW
Mパルスのある入力時点と次の入力時点との間に前記制
御パルスが入力するときには前記PWM出力パルスの出力
を停止すると共に、前記次の入力時点で入力する前記PW
Mパルスに応じて前記PWM出力パルスを再び出力すること
を特徴とする。A PWM circuit according to the present invention is connected to a load, an output transistor for supplying a current to the load, a pulse generation circuit formed on a semiconductor substrate, and formed on a semiconductor substrate,
A pulse signal generation circuit that generates a PWM pulse in response to an output of a pulse generation circuit; a control circuit that generates and outputs a PWM output pulse that drives and controls the output transistor in response to the input of the PWM pulse; A temperature detection circuit for detecting the temperature of the substrate, and an output of the temperature detection circuit, and comparing the temperature of the semiconductor substrate with a predetermined temperature, wherein the temperature of the semiconductor substrate is higher than the predetermined temperature. In this case, a control pulse for controlling the output operation of the control circuit is generated and output directly to the control terminal of the control circuit, while the control pulse is output when the temperature of the semiconductor substrate is lower than the predetermined temperature. And a PWM output pulse width limiting circuit that does not output, wherein the control circuit
When the control pulse is input between a certain input time point and the next input time point of the M pulse, the output of the PWM output pulse is stopped and the PW input at the next input time point is stopped.
The PWM output pulse is output again according to the M pulse.
この発明におけるPWM出力パルス幅制限回路は、温度
検出回路の出力を入力され、半導体基板の温度が所定の
温度より高くなった場合には制御回路のPWM出力パルス
の出力を停止させ、その後、PWMパルスが制御回路に入
力すると、制御回路は再びPWM出力パルスを出力して出
力トランジスタを駆動させるので、出力トランジスタへ
の供給電力が基板の温度の上昇とともに減少し、その温
度上昇が抑制される。The PWM output pulse width limiting circuit according to the present invention receives the output of the temperature detection circuit, and stops the output of the PWM output pulse of the control circuit when the temperature of the semiconductor substrate becomes higher than a predetermined temperature. When the pulse is input to the control circuit, the control circuit outputs the PWM output pulse again to drive the output transistor, so that the power supplied to the output transistor decreases as the temperature of the substrate increases, and the temperature increase is suppressed.
以下、この発明の一実施例を図について説明する。第
１図はこの発明の一実施例による熱保護機能を有するPW
M回路のブロック図である。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a PW having a thermal protection function according to an embodiment of the present invention.
FIG. 3 is a block diagram of an M circuit.
発振用容量C1,三角波発振回路1,パルス信号発生回路
2,RSF−F3,バッファアンプ4,トランジスタ5,負荷6,電源
電圧VCC,検出抵抗Rd,基準電圧Vref1およびコンパレータ
７の構成および接続関係は、前述した第３図の従来のPW
M回路と同様である。Oscillation capacitor C1, triangular wave oscillation circuit 1, pulse signal generation circuit
2, RSF-F3, buffer amplifier 4, transistor 5, load 6, power supply voltage V CC , detection resistor R d , reference voltage V ref1, and the configuration and connection of comparator 7 are the same as those of the conventional PW shown in FIG.
Same as the M circuit.
温度検出回路８の出力は、接続点Ｄを介してコンパレ
ータ11の負入力端子に接続される。また、正入力端子と
接地レベルとの間には、基準電圧Vref2が接続される。
コンパレータ７およびコンパレータ11の出力は、論理和
回路12に入力される。論理和回路12の出力は、RSF−F3
のリセット端子Ｒに入力される。コンパレータ7,11の出
力のうちの少なくとも１つが“H"レベルになると、RSF
−F3がリセットされ、負荷６への供給電流が制限され
る。The output of the temperature detection circuit 8 is connected to the negative input terminal of the comparator 11 via the connection point D. Further, a reference voltage Vref2 is connected between the positive input terminal and the ground level.
The outputs of the comparator 7 and the comparator 11 are input to the OR circuit 12. The output of the OR circuit 12 is RSF-F3
Is input to the reset terminal R. When at least one of the outputs of the comparators 7 and 11 becomes “H” level, the RSF
-F3 is reset, and the supply current to the load 6 is limited.
次に動作について説明する。通常の負荷６への電流の
供給動作は、前述した従来のPWM回路と同様である。ま
た、保護動作は以下のようになる。Next, the operation will be described. The normal operation of supplying the current to the load 6 is the same as that of the above-described conventional PWM circuit. The protection operation is as follows.
第２図は第１図に示すPWM回路の各部の波形を示すタ
イミングチャートである。接続点Ａ（Ａ′）の三角波に
同期して、接続点Ｂにパルスが発生する。接続点Ｂにパ
ルスが発生し、電流ICが増加し接続点Ｃの電位が上昇し
ていく。すると消費電力が増大し、回路全体が発熱する
ので、接続点Ｄの電位は下降する。回路全体の温度が比
較的高いとすると、接続点Ｃの電位が基準電圧Vref1に
達する前に、接続点Ｄの電位が基準電圧Vref2まで下降
する。コンパレータ11の出力および論理和回路12の出力
が“H"レベルとなり、RSF−F3はリセットされる。トラ
ンジスタ５が非導通状態になり、負荷６への電流の供給
が制限され、接続点Ｅの電位が上昇する。接続点Ｂに次
のパルスが発生すると、RSF−F3はセットされ、再び負
荷６に電流が供給される。FIG. 2 is a timing chart showing waveforms at various parts of the PWM circuit shown in FIG. A pulse is generated at the connection point B in synchronization with the triangular wave at the connection point A (A '). A pulse is generated at the connection point B, the current I C increases, and the potential at the connection point C increases. Then, power consumption increases and the entire circuit generates heat, so that the potential of the connection point D decreases. When the temperature of the whole circuit is relatively high, before the potential of the connection point C reaches the reference voltage V ref1, the potential of the connection point D is moved down to the reference voltage V ref2. The output of the comparator 11 and the output of the OR circuit 12 become “H” level, and the RSF-F3 is reset. The transistor 5 is turned off, the supply of current to the load 6 is restricted, and the potential at the connection point E rises. When the next pulse is generated at the connection point B, the RSF-F3 is set, and the current is supplied to the load 6 again.
トランジスタ５の導通期間t1と非導通期間t2とは、ほ
ぼ一定の周期で繰り返される。温度が比較的高いと、コ
ンパレータ11によるリセットが先行してトランジスタ５
へのPWM出力パルスの幅が減少する。そのため、第６図
に示す従来の導通時間T1より第２図に示す導通時間t1の
方が短くなり、回路の発熱は抑制される。The conduction period t1 and the non-conduction period t2 of the transistor 5 are repeated at a substantially constant cycle. If the temperature is relatively high, the reset by the comparator 11 precedes the transistor 5
The width of the PWM output pulse to is reduced. Therefore, the conduction time t1 shown in FIG. 2 is shorter than the conventional conduction time T1 shown in FIG. 6, and the heat generation of the circuit is suppressed.
第２図中、C,E,G及びＦ波形において、点線が熱保護
回路が動作していない状態の波形を示し、実線が熱保護
動作状態を示す。In FIG. 2, in the C, E, G, and F waveforms, a dotted line shows a waveform when the thermal protection circuit is not operating, and a solid line shows a thermal protection operating state.
従って、熱保護動作にすると出力トランジスタ５のON
時間T1が短くなり、デューティ比が減少する。Therefore, when the thermal protection operation is performed, the output transistor 5 is turned on.
The time T1 becomes shorter, and the duty ratio decreases.
また、トランジスタ５の導通，非導通のくり返し周期
は、接続点Ｂに発生するパルスの周期より短くなること
はないので、高周波の熱発振は防止される。さらに、ノ
イズなどによる誤動作で、コンパレータ11の出力が誤っ
て反転し、RSF−F3がリセットされた場合でも、接続点
Ｂに次のパルスが発生し、RSF−F3がセットされると誤
動作が解消され、駆動動作が再開される。通常、接続点
Ｂのパルス周期は充分に短いので、誤動作による負荷６
への電流供給停止は短時間で解消され、通常動作にはほ
とんど影響を与えない。Further, the cycle of conduction and non-conduction of the transistor 5 is not shorter than the cycle of the pulse generated at the connection point B, so that high-frequency thermal oscillation is prevented. Furthermore, even if the output of the comparator 11 is erroneously inverted due to a malfunction due to noise or the like and the RSF-F3 is reset, the next pulse is generated at the connection point B and the malfunction is resolved when the RSF-F3 is set. Then, the driving operation is restarted. Normally, the pulse cycle of the connection point B is sufficiently short, so that the load 6
The suspension of current supply to the power supply is resolved in a short time, and has little effect on normal operation.
このようにして、温度検出回路８の出力によって、直
接、RSF−F3をリセットし、それによってPWMパルス出力
幅を温度に応じて減少させるようにPWM回路を構成した
ので、熱保護機能を備えつつ、熱発振を防止し誤動作の
影響を軽減したPWM回路を得ることができる。In this way, the PWM circuit is configured to directly reset the RSF-F3 by the output of the temperature detection circuit 8 and thereby reduce the PWM pulse output width in accordance with the temperature. In addition, it is possible to obtain a PWM circuit that prevents thermal oscillation and reduces the influence of malfunction.
また、コンパレータ11は通常の簡単な構成のコンパレ
ータでありヒステリシス特性を付加するための素子を必
要としないので、簡単な回路構成のPWM回路を得ること
ができる。Further, the comparator 11 is an ordinary comparator having a simple configuration and does not require an element for adding a hysteresis characteristic, so that a PWM circuit having a simple circuit configuration can be obtained.
さらに、コンパレータ7,11の出力形式によっては、論
理和回路12として特に回路を設けなくても、コンパレー
タ7,11の出力を単に接続したワイヤードORを適用するこ
とができ、より小さい実装面積内に簡単な回路構成のPW
M回路を得ることができる。なお、論理和回路12として
通常のOR回路を構成しても、もちろんよい。Furthermore, depending on the output format of the comparators 7 and 11, a wired OR in which the outputs of the comparators 7 and 11 are simply connected can be applied without providing a circuit as the OR circuit 12, so that a smaller mounting area can be achieved. PW with simple circuit configuration
M circuit can be obtained. Note that a normal OR circuit may be configured as the OR circuit 12, as a matter of course.
以上のように、この発明によれば、PWM出力パルス幅
制限回路は、温度検出回路の出力を入力され、半導体基
板の温度が所定の温度より高くなった場合には制御回路
のPWM出力パルスの出力を停止させ、その後、PWMパルス
が再び制御回路に入力すると、制御回路は再びPWM出力
パルスを出力して出力トランジスタをON状態に駆動する
ので、出力トランジスタへの供給電力が基板の温度の上
昇とともに減少し、その温度上昇が抑制される。As described above, according to the present invention, the PWM output pulse width limiting circuit receives the output of the temperature detection circuit, and outputs the PWM output pulse of the control circuit when the temperature of the semiconductor substrate becomes higher than a predetermined temperature. When the output is stopped and the PWM pulse is input to the control circuit again, the control circuit outputs the PWM output pulse again and drives the output transistor to the ON state, so that the power supplied to the output transistor increases the substrate temperature. And the temperature rise is suppressed.
そのため、熱保護機能を有しつつ、ヒステリシスコン
パレータを用いずに実装面積の小さい簡単な回路構成
で、熱発振を防止し、誤動作の影響を軽減したPWM回路
を得ることができる。Therefore, it is possible to obtain a PWM circuit which has a thermal protection function, uses a simple circuit configuration with a small mounting area without using a hysteresis comparator, prevents thermal oscillation, and reduces the influence of malfunction.
第１図はこの発明の一実施例によるPWM回路のブロック
図、第２図は第１図に示す回路の動作を示すタイミング
チャート、第３図は従来のPWM回路のブロック図、第４
図は第３図のヒステリシスコンパレータを示す回路図、
第５図は温度検出回路およびヒステリシスコンパレータ
の特性を示すグラフ、第６図は第３図に示す回路の動作
を示すタイミングチャートである。 図において、２はパルス信号発生回路、３はRSフリップ
フロップ、５は出力トランジスタ、８は温度検出回路、
11はコンパレータ、12は論理和回路である。 なお、各図中同一符号は同一または相当部分を示す。1 is a block diagram of a PWM circuit according to an embodiment of the present invention, FIG. 2 is a timing chart showing the operation of the circuit shown in FIG. 1, FIG. 3 is a block diagram of a conventional PWM circuit, FIG.
The figure is a circuit diagram showing the hysteresis comparator of FIG. 3,
FIG. 5 is a graph showing the characteristics of the temperature detection circuit and the hysteresis comparator, and FIG. 6 is a timing chart showing the operation of the circuit shown in FIG. In the figure, 2 is a pulse signal generation circuit, 3 is an RS flip-flop, 5 is an output transistor, 8 is a temperature detection circuit,
11 is a comparator, and 12 is an OR circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
る出力トランジスタと、 半導体基板上に形成されたパルス発生回路と、 前記半導体基板上に形成され、前記パルス発生回路の出
力に応じてPWMパルスを発生するパルス信号発生回路
と、 前記PWMパルスの入力に応じて前記出力トランジスタの
駆動制御を行うPWM出力パルスを生成して出力する制御
回路と、 前記半導体基板の温度を検出する温度検出回路と、 前記温度検出回路の出力を入力し、前記半導体基板の前
記温度と所定の温度とを比較し、前記半導体基板の前記
温度が前記所定の温度より高くなった場合には、前記制
御回路の出力動作を制御する制御パルスを生成して前記
制御回路の制御端子に直接出力する一方、前記半導体基
板の前記温度が前記所定の温度より低いときには前記制
御パルスを出力しないPWM出力パルス幅制限回路とを備
え、 前記制御回路は、前記PWMパルスのある入力時点と次の
入力時点との間に前記制御パルスが入力するときには前
記PWM出力パルスの出力を停止すると共に、前記次の入
力時点で入力する前記PWMパルスに応じて前記PWM出力パ
ルスを再び出力することを特徴とする、 PWM回路。An output transistor connected to a load and supplying a current to the load; a pulse generation circuit formed on a semiconductor substrate; and a pulse generation circuit formed on the semiconductor substrate and responsive to an output of the pulse generation circuit. A pulse signal generation circuit that generates a PWM pulse; a control circuit that generates and outputs a PWM output pulse that drives and controls the output transistor in response to the input of the PWM pulse; and a temperature detection that detects a temperature of the semiconductor substrate. A circuit, receiving an output of the temperature detection circuit, comparing the temperature of the semiconductor substrate with a predetermined temperature, and when the temperature of the semiconductor substrate becomes higher than the predetermined temperature, the control circuit While generating a control pulse for controlling the output operation of the semiconductor substrate and outputting it directly to the control terminal of the control circuit, when the temperature of the semiconductor substrate is lower than the predetermined temperature, A PWM output pulse width limiting circuit that does not output a control pulse, wherein the control circuit changes the output of the PWM output pulse when the control pulse is input between one input time point and the next input time point of the PWM pulse. A PWM circuit which stops and outputs the PWM output pulse again in response to the PWM pulse input at the next input time point.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088711A JP2940825B2 (en) | 1989-04-06 | 1989-04-06 | PWM circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088711A JP2940825B2 (en) | 1989-04-06 | 1989-04-06 | PWM circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02266611A JPH02266611A (en) | 1990-10-31 |
| JP2940825B2 true JP2940825B2 (en) | 1999-08-25 |
Family
ID=13950480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1088711A Expired - Fee Related JP2940825B2 (en) | 1989-04-06 | 1989-04-06 | PWM circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940825B2 (en) |
-
1989
- 1989-04-06 JP JP1088711A patent/JP2940825B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02266611A (en) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4952936B2 (en) | Switching type DCDC converter | |
| JP2717542B2 (en) | Circuit and method for controlling a MOS transistor bridge | |
| US5754065A (en) | Driving scheme for a bridge transistor | |
| JP2008134604A (en) | High voltage gate driver ic with ramp driver | |
| JPS6145896B2 (en) | ||
| JP2940825B2 (en) | PWM circuit | |
| WO1997017761A1 (en) | Circuit arrangement | |
| JP3063407B2 (en) | Drive circuit for inductive load | |
| JPS6011604Y2 (en) | Solenoid driven holding device | |
| JP2600103Y2 (en) | Power circuit | |
| JP2511857B2 (en) | Power supply circuit for IIL circuit | |
| JPH06113542A (en) | Switching power supply circuit | |
| KR20020039809A (en) | Internal supply voltage generator | |
| JP3273744B2 (en) | Switching element drive circuit | |
| JPH0638779Y2 (en) | Power steering control device | |
| JP2001275342A (en) | Dc-voltage converting circuit | |
| JP2001103735A (en) | Dc-dc converter | |
| SU1185319A1 (en) | D.c.voltage stabilizer | |
| JPS63239368A (en) | Ignition device for internal combustion engine | |
| JP2564437B2 (en) | Constant current control circuit | |
| JP2757704B2 (en) | PWM controller | |
| JP2589820Y2 (en) | Switching power supply | |
| JPS63305795A (en) | Driver circuit for stepping motor | |
| JPS58115730A (en) | Constant power relay drive circuit | |
| JP2568857Y2 (en) | DC stabilization circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |