JPS6141170B2 - - Google Patents

Info

Publication number
JPS6141170B2
JPS6141170B2 JP2009580A JP2009580A JPS6141170B2 JP S6141170 B2 JPS6141170 B2 JP S6141170B2 JP 2009580 A JP2009580 A JP 2009580A JP 2009580 A JP2009580 A JP 2009580A JP S6141170 B2 JPS6141170 B2 JP S6141170B2
Authority
JP
Japan
Prior art keywords
charge
charge transfer
gate electrode
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2009580A
Other languages
Japanese (ja)
Other versions
JPS56117397A (en
Inventor
Kenro Sakagami
Tetsuya Iida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP2009580A priority Critical patent/JPS56117397A/en
Publication of JPS56117397A publication Critical patent/JPS56117397A/en
Publication of JPS6141170B2 publication Critical patent/JPS6141170B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Description

【発明の詳細な説明】 この発明は、信号出力端において検知される信
号の直流レベルを一定にした電荷転送装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a charge transfer device in which the DC level of a signal detected at a signal output terminal is kept constant.

近時、電荷結合素子(CCD)やバケツリレー
素子(BBD)のような電荷転送素子(CTD)を
用いたトランスバーサルフイル所謂電荷転送形ト
ランスバーサルフイル所謂電荷転送形トランスバ
ーサルフイルの開発が盛んに行われている。中で
も重み係数が外部電気信号によつて可変できるプ
ログラマブルフイルタは自動等化器として極めて
有用である。この目的に適したトランスバーサル
フイルタとして本出願人と同一人による特願昭53
−100413号明細書(電荷転送形トランスバーサル
フイルタ)に示したものがある。このトランスバ
ーサルフイルタは、外部電気信号によつて入力信
号を利得制御し、この信号に比例した電荷を電荷
転送デバイスに注入又はこれから流出させて正、
負の任意の重み付けを行うものである。
Recently, there has been active development of so-called charge transfer type transversal films that use charge transfer devices (CTDs) such as charge coupled devices (CCDs) and bucket brigade devices (BBDs). It is being done. Among these, a programmable filter whose weighting coefficient can be varied by an external electrical signal is extremely useful as an automatic equalizer. Patent application filed in 1973 by the same person as the present applicant as a transversal filter suitable for this purpose.
-100413 (charge transfer type transversal filter). This transversal filter controls the gain of an input signal by an external electrical signal, and injects or drains a charge proportional to the signal into a charge transfer device to generate a positive,
Negative arbitrary weighting is performed.

しかしながら、このような形のトランスバーサ
ルフイルタでは、各入力段の重み係数の状態によ
り転送チヤネルで転送される電荷量が変化し、出
力端において検知される信号の直流レベルが変化
してしまう欠点を有していた。
However, this type of transversal filter has the disadvantage that the amount of charge transferred in the transfer channel changes depending on the state of the weighting coefficient of each input stage, and the DC level of the signal detected at the output end changes. had.

この発明は上記実情に鑑みてなされたもので、
その目的は各入力段の重み係数が変化しても、出
力端で検出される信号の直流レベルが変化するこ
となく、直線性のよい出力信号を得ることのでき
る電荷転送装置を提供することにある。
This invention was made in view of the above circumstances.
The purpose is to provide a charge transfer device that can obtain an output signal with good linearity without changing the DC level of the signal detected at the output end even if the weighting coefficient of each input stage changes. be.

以下、図面を参照してこの発明の一実施例を説
明する。第1図は電荷転送装置例えばトランスバ
ーサルフイルタの原理的な構成を示すブロツク図
である。同図において、1は信号を遅延および加
算、減算する電荷転送チヤネルであり、この電荷
転送チヤネル1の最前段にはこのチヤネル1に直
流電荷を注入するための直流電荷注入手段2が設
けられている。また電荷転送チヤネル1の各段に
は重み付け回路3a〜3dが設けられている。こ
の重み付け回路3a〜3dは、端子4を介して入
力する入力信号を、端子5a〜5dを介して入力
する制御電圧に応じて正の重み係数で重み付けす
るためのものである。さらに電荷転送チヤネル1
の各段には重み付け回路6a〜6dが設けられて
いる。この重み付け回路6a〜6dは、端子4を
介して入力する入力信号を、端子7a〜7dを介
して入力する制御電圧に応じて負の重み係数で重
み付けするためのものである。すなわち、入力信
号は各重み付け回路3a〜3d及び6a〜6dに
より重み付けされて信号電荷として電荷転送チヤ
ネル1内に注入または電荷転送チヤネル1から流
出される。電荷転送チヤネル1内の電荷は各段を
順次転送された後、出力検知手段8に入り出力端
子9から出力信号として検知される。また出力検
知手段8には出力信号の直流レベルを検知するた
めの出力端子10が設けられている。この出力端
子10からの信号は、帰還手段11によつて前記
直流電荷注入手段2に入力される。すなわち、こ
の直流電荷注入手段2は出力検知手段8で検知さ
れる出力信号の直流レベルに応じて直流電荷を電
荷転送チヤネル1に注入するものである。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the basic structure of a charge transfer device, such as a transversal filter. In the figure, 1 is a charge transfer channel that delays, adds, and subtracts signals, and a DC charge injection means 2 for injecting DC charges into this channel 1 is provided at the front stage of this charge transfer channel 1. There is. Further, each stage of the charge transfer channel 1 is provided with weighting circuits 3a to 3d. The weighting circuits 3a to 3d are for weighting the input signal inputted through the terminal 4 with a positive weighting coefficient according to the control voltage inputted through the terminals 5a to 5d. Furthermore, charge transfer channel 1
Weighting circuits 6a to 6d are provided at each stage. The weighting circuits 6a to 6d are for weighting the input signal inputted through the terminal 4 with a negative weighting coefficient according to the control voltage inputted through the terminals 7a to 7d. That is, the input signal is weighted by each of the weighting circuits 3a to 3d and 6a to 6d, and is injected into or flowed out from the charge transfer channel 1 as a signal charge. After the charges in the charge transfer channel 1 are sequentially transferred through each stage, they enter the output detection means 8 and are detected as an output signal from the output terminal 9. The output detection means 8 is also provided with an output terminal 10 for detecting the DC level of the output signal. A signal from this output terminal 10 is inputted to the DC charge injection means 2 by a feedback means 11. That is, the DC charge injection means 2 injects DC charges into the charge transfer channel 1 in accordance with the DC level of the output signal detected by the output detection means 8.

第2図は上記第1図に示したトランスバーサル
フイルタの動作を説明するための模式図である。
すなわち、電荷転送チヤネル1の各段において正
に重み付けされた信号電荷qo(N)+qs(N)が
注入、又は負に重み付けされた信号電荷
qo′(N)+qs′(N)が流出されながら出力検知
手段8に向つて転送されて行く。ここで、qo
(N)、qo′(N)は直流分、qs(N)、qs′(N)
は交流分を表わす。この時出力検知手段8で出力
信号として検知される電荷Qo+Qsは となる。しかして、この出力検知手段8の出力端
子10からは上記電荷Qo+Qsに比例した電荷
Qo′+Qs′が出力される。この電荷Qo′+Qs′は比
較器12で基準の電荷Qcと比較され、低域波
器(LPF)13にて直流信号に変換されて電荷転
送チヤネル1の最前段から直流電荷QI1が入力
される。すなわち、この直流電荷QIは出力端子
9から出力される電荷Qo+Qsの直流成分Qp
基準電荷Qcに比例した値となるように帰還手段
11により制御されている。
FIG. 2 is a schematic diagram for explaining the operation of the transversal filter shown in FIG. 1 above.
That is, positively weighted signal charges qo(N) + qs(N) are injected into each stage of charge transfer channel 1, or negatively weighted signal charges are injected into each stage of charge transfer channel 1.
qo'(N)+qs'(N) is transferred to the output detection means 8 while flowing out. Here, qo
(N), qo′(N) are DC components, qs(N), qs′(N)
represents the AC component. At this time, the charge Qo + Qs detected as an output signal by the output detection means 8 is becomes. Therefore, from the output terminal 10 of this output detection means 8, a charge proportional to the above charge Qo + Qs is generated.
Qo′+Qs′ is output. This charge Qo' + Qs' is compared with the reference charge Q c in the comparator 12, converted to a DC signal in the low-pass filter (LPF) 13, and the DC charge Q I1 is input from the front stage of the charge transfer channel 1. be done. That is, this DC charge Q I is controlled by the feedback means 11 so that the DC component Q p of the charge Qo+Q s outputted from the output terminal 9 has a value proportional to the reference charge Q c .

従つて、上記構成のトランスバーサルフイルタ
にあたつては、出力段での信号電荷の直流成分は
各段の重み係数の大小によらず一定となり、それ
故出力信号の直流レベルも一定となる。
Therefore, in the transversal filter having the above configuration, the DC component of the signal charge at the output stage is constant regardless of the magnitude of the weighting coefficient of each stage, and therefore the DC level of the output signal is also constant.

第3図は上記トランスバーサルフイルタにおけ
る出力検知手段8、帰還手段11及び直流電荷注
入手段2を具体的に示すものである。なお、同図
においては前記重み付け回路3a〜3d及び6a
〜6d等は省略されている。
FIG. 3 specifically shows the output detection means 8, feedback means 11, and DC charge injection means 2 in the transversal filter. In addition, in the figure, the weighting circuits 3a to 3d and 6a
~6d etc. are omitted.

出力検知手段8は、電荷転送チヤネル1の出力
側を2つに分岐してなるチヤネル14,15と、
このチヤネル14,15にそれぞれ設けられたフ
ローテイング拡散領域16,17と、このフロー
テイング拡散領域16,17に隣接して設けられ
たゲート電極18と、チヤネル14側においてゲ
ート電極18に隣接して設けられたゲート電極1
9,20及びドレイン領域21と、チヤネル15
側においてゲート電極18に隣接して設けられた
ドレイン領域22と、上記フローテイング拡散領
域17及びドレイン領域21,22に接続された
トランジスタ23,24からなるフローテイング
拡散増幅器25とから構成されている。すなわ
ち、転送チヤネル1を転送されてきた信号電荷
は、チヤネル14,15に分岐される。一方のチ
ヤネル14に分岐された電荷はフローテイング拡
散領域17に入り、フローテイング拡散増幅器2
5により出力信号として検知される。このフロー
テイング拡散増幅器25の動作については当業者
によく知られた方法であるので詳細は省略する。
他方のチヤネル14に分岐された電荷は、フロー
テイング拡散領域16に入り、この拡散領域16
に接続されたコンデンサ26を放電する。また、
このフローテイング拡散領域16からは、クロツ
クパルスφ1Dが印加されたゲート電極18,19
及びクロツクパルスφ2Dが印加されたゲート電極
20によつて1クロツク毎に一定の電荷がドレイ
ン領域21に流出され、前記コンデンサ26を充
電する。従つて、フローテイング拡散領域16の
電位は、チヤネル14から流入される電荷とドレ
イン領域21に流出される電荷が等しくなつたと
き一定の電位となる。
The output detection means 8 has channels 14 and 15 formed by branching the output side of the charge transfer channel 1 into two;
Floating diffusion regions 16 and 17 provided in the channels 14 and 15, respectively, gate electrodes 18 provided adjacent to the floating diffusion regions 16 and 17, and gate electrodes 18 provided adjacent to the gate electrodes 18 on the channel 14 side. Provided gate electrode 1
9, 20 and drain region 21, and channel 15
It consists of a drain region 22 provided adjacent to the gate electrode 18 on the side, and a floating diffusion amplifier 25 consisting of transistors 23 and 24 connected to the floating diffusion region 17 and the drain regions 21 and 22. . That is, the signal charges transferred through transfer channel 1 are branched to channels 14 and 15. The charges branched into one channel 14 enter the floating diffusion region 17 and the floating diffusion amplifier 2
5 is detected as an output signal. The operation of this floating spreading amplifier 25 is a method well known to those skilled in the art, so the details will be omitted.
The charges branched to the other channel 14 enter the floating diffusion region 16 and
discharges the capacitor 26 connected to the . Also,
From this floating diffusion region 16, gate electrodes 18 and 19 to which clock pulse φ1D is applied are connected.
A constant charge is drained to the drain region 21 every clock by the gate electrode 20 to which the clock pulse φ 2D is applied, and the capacitor 26 is charged. Therefore, the potential of the floating diffusion region 16 becomes a constant potential when the charges flowing in from the channel 14 and the charges flowing out to the drain region 21 become equal.

また、帰還手段11は上記コンデンサ26と、
インバータ27と、抵抗28及びコンデンサ29
とからなる前記低域波器13とから構成されて
いる。
Further, the feedback means 11 includes the capacitor 26,
Inverter 27, resistor 28 and capacitor 29
and the low frequency amplifier 13 consisting of.

今、上記フローテイング拡散領域16に流入さ
れる電荷が流出される電荷より多い場合には、コ
ンデンサ26は相対的に放電されるため、インバ
ータ27の入力電圧は下る。従つて、インバータ
27の出力電圧は増加する。この電位変化は低域
波器13によつて交流信号成分が除去された
後、直流電荷注入手段2の入力ゲート電極30に
入力される。
If the amount of charge flowing into the floating diffusion region 16 is greater than the amount of charge flowing out, the capacitor 26 is relatively discharged, so that the input voltage of the inverter 27 decreases. Therefore, the output voltage of inverter 27 increases. This potential change is inputted to the input gate electrode 30 of the DC charge injection means 2 after the AC signal component is removed by the low frequency filter 13 .

直流電荷注入手段2は、ソース領域31と、上
記入力ゲート30と、蓄積ゲート電極32と、サ
ンプリングゲート電極33とで構成されるよく知
られたフイル・アンド・スピル法によるものであ
る。すなわち、ソース領域31からはパルスφs1
によつて電荷が注入され、一部はソース領域31
へ戻りその他は蓄積ゲート電極32下に蓄積され
る。この蓄積ゲート電極32下に蓄積される電荷
量は入力ゲート電極30の電圧に反比例する。今
の場合、入力ゲート電極30の電圧が増加するた
め蓄積ゲート電極32下の電荷は減少する。この
電荷は、サンプリングゲート電極33に印加され
たサンプリングパルスφSHにより転送ゲート電極
34下に転送され、各段を転送された後、チヤネ
ル14を通つてフローテイング拡散領域16に入
る。この時、フローテイング拡散領域16に流入
する電荷の量は最初の状態よりも減少している。
The DC charge injection means 2 is based on the well-known fill-and-spill method and is composed of a source region 31, the input gate 30, a storage gate electrode 32, and a sampling gate electrode 33. That is, from the source region 31, the pulse φ s1
Charges are injected into the source region 31 by
The others are accumulated under the storage gate electrode 32. The amount of charge stored under this storage gate electrode 32 is inversely proportional to the voltage of the input gate electrode 30. In this case, since the voltage on the input gate electrode 30 increases, the charge under the storage gate electrode 32 decreases. This charge is transferred under the transfer gate electrode 34 by the sampling pulse φ SH applied to the sampling gate electrode 33, and after being transferred through each stage, enters the floating diffusion region 16 through the channel 14. At this time, the amount of charge flowing into the floating diffusion region 16 is reduced compared to the initial state.

逆に最初、フローテイング拡散領域16に流入
する電荷が流出する電荷よりも少ない場合には、
上記の場合の逆の極性で帰還手段11が動作し、
最初の状態よりも流入する電荷が増加する。すな
わち、帰還手段11は、フローテイング拡散領域
16に流入する電荷とこれから流出される電荷が
等しくなるように動作するものである。
Conversely, if the charges initially flowing into the floating diffusion region 16 are smaller than the charges flowing out,
The feedback means 11 operates with the opposite polarity to that in the above case,
The amount of charge flowing in increases compared to the initial state. That is, the feedback means 11 operates so that the charge flowing into the floating diffusion region 16 and the charge flowing out from the floating diffusion region 16 are equal.

次に、第4図及び第5図を用いて上記電荷の注
入及び流出の機構をさらに詳細に説明する。第4
図は第3図の構造の電荷転送デバイスのA−B線
に沿つた断面図と各電極下に形成されるポテンシ
ヤル図、第5図はここで使用するパルスの波形図
を示している。
Next, the mechanism of charge injection and outflow will be explained in more detail using FIGS. 4 and 5. Fourth
The figure shows a cross-sectional view along the line AB of the charge transfer device having the structure shown in FIG. 3, and a potential diagram formed under each electrode, and FIG. 5 shows a pulse waveform diagram used here.

まず、入力部に関しては第4図の左側部分を参
照して説明する。時刻t=t1ではソース領域31
が低レベルにあるため、ソース領域31から入力
ゲート電極30下を通つて蓄積ゲート電極32下
に電荷が注入、蓄積される。時刻t=t2ではソー
ス領域31が高レベルになるため、蓄積ゲート電
極32下の余剰の電荷はソース領域31へ戻る。
First, the input section will be explained with reference to the left side of FIG. 4. At time t=t 1 , the source region 31
Since is at a low level, charge is injected from the source region 31, passes under the input gate electrode 30, and is stored under the storage gate electrode 32. At time t=t 2 , the source region 31 becomes at a high level, so the excess charge under the storage gate electrode 32 returns to the source region 31 .

次に、時刻t=t3では、サンプリングゲート電
極33が高レベルになるため蓄積ゲート電極32
下の電荷の一部は転送ゲート電極34下へ転送さ
れる。この時の電荷の量は入力ゲート電極30下
のポテンシヤルとサンプリングゲート電極33下
のポテンシヤルの差と蓄積ゲート電極32下の容
量の積に等しい。ここで、サンプリングゲート電
極33の電位と蓄積ゲート電極32下の容量は一
定である。従つて、注入、転送される電荷量は、
入力ゲート電極30に印加される入力電圧V1
比例する。
Next, at time t= t3 , the sampling gate electrode 33 becomes high level, so the storage gate electrode 32
A portion of the charge below is transferred below the transfer gate electrode 34. The amount of charge at this time is equal to the product of the difference between the potential under the input gate electrode 30 and the potential under the sampling gate electrode 33 and the capacitance under the storage gate electrode 32. Here, the potential of the sampling gate electrode 33 and the capacitance under the storage gate electrode 32 are constant. Therefore, the amount of charge injected and transferred is
It is proportional to the input voltage V 1 applied to the input gate electrode 30.

次に、出力部に関しては第4図の右側部分を参
照して説明する。時刻t=t1では転送ゲート電極
34が低レベルにあるため、転送チヤネル1の電
荷は出力ゲート電極35下を通つてフローテイン
グ拡散領域16へ入る。時刻t=t2では、ゲート
電極18,19が高レベルとなるため、ゲート電
極18,19下へはフローテイング拡散領域16
より電荷が流入する。次に時刻t=t3では、ゲー
ト電極18,19が低レベルとなるため、ゲート
電極18,19によつてこの電極18,19下の
ポテンシヤル差とゲート電極19下の容量の積に
等しい電荷がすくい上げられる。再び時刻t=t1
に戻ると、この時にはゲート電極20が高レベル
となるため、ゲート電極20が開き、すくい上げ
られた電荷がドレイン領域21に排出される。す
なわち、この一連の動作によりフローテイング拡
散領域16からは1クロツク毎に一定量の電荷が
流出されることになる。
Next, the output section will be explained with reference to the right side of FIG. 4. Since the transfer gate electrode 34 is at a low level at time t=t 1 , the charge in the transfer channel 1 passes under the output gate electrode 35 and enters the floating diffusion region 16 . At time t= t2 , since the gate electrodes 18 and 19 are at a high level, floating diffusion regions 16 are formed below the gate electrodes 18 and 19.
More charge flows in. Next, at time t= t3 , since the gate electrodes 18 and 19 are at a low level, a charge equal to the product of the potential difference under these electrodes 18 and 19 and the capacitance under the gate electrode 19 is generated by the gate electrodes 18 and 19. is scooped up. Time t=t 1 again
Returning to , since the gate electrode 20 is at a high level at this time, the gate electrode 20 opens and the scooped up charges are discharged to the drain region 21 . That is, this series of operations causes a certain amount of charge to flow out from the floating diffusion region 16 every clock.

以上詳述したようにこの発明によれば、電荷転
送装置の出力端において直流レベルが動作状態に
よらず一定となり、直線性のよい出力信号を得る
ことができる。また、フローテイング拡散増幅器
や後続のソースフオロア増幅器等の設計が容易と
なる。
As described in detail above, according to the present invention, the DC level at the output end of the charge transfer device remains constant regardless of the operating state, and an output signal with good linearity can be obtained. Further, it becomes easy to design a floating diffusion amplifier, a subsequent source follower amplifier, and the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に係るトランスバ
ーサルフイルタの原理的な構成を示すブロツク
図、第2図は上記フイルタの動作を説明するため
の模式図、第3図は第1図に示すブロツク図を具
体的に示す平面図、第4図乃至第5図は各各上記
実施例の動作をさらに詳しく説明するためのもの
で、第4図は第3図中のA−B線に沿つた断面図
にあわせて、各電極下に形成されるポテンシヤル
の状態を示す図、第5図はクロツクパルスの波形
図である。 1……電荷転送チヤネル、2……直流電荷注入
手段、3a〜3d,6a〜6d……重み付け回
路、8……出力検知手段、11……帰還手段、1
2……比較器、13……低域炉波器、16,17
……フローテイング拡散領域、18,19,20
……ゲート電極、21,22……ドレイン領域、
23,24……トランジスタ、25……フローテ
イング拡散増幅器、26……コンデンサ、27…
…インバータ、30……入力ゲート電極、31…
…ソース領域、32……蓄積ゲート電極、33…
…サンプリングゲート電極、34……転送ゲート
電極、35……出力ゲート電極。
FIG. 1 is a block diagram showing the basic configuration of a transversal filter according to an embodiment of the present invention, FIG. 2 is a schematic diagram for explaining the operation of the filter, and FIG. 3 is the same as that shown in FIG. 1. FIGS. 4 and 5, which are plan views specifically showing block diagrams, are for explaining the operation of each of the above embodiments in more detail. FIG. 4 is a plan view taken along line A-B in FIG. FIG. 5 is a diagram showing the state of potentials formed under each electrode, and FIG. 5 is a waveform diagram of a clock pulse. DESCRIPTION OF SYMBOLS 1... Charge transfer channel, 2... DC charge injection means, 3a-3d, 6a-6d... Weighting circuit, 8... Output detection means, 11... Feedback means, 1
2... Comparator, 13... Low frequency wave generator, 16, 17
...Floating diffusion region, 18, 19, 20
... Gate electrode, 21, 22 ... Drain region,
23, 24...Transistor, 25...Floating diffusion amplifier, 26...Capacitor, 27...
...Inverter, 30...Input gate electrode, 31...
...Source region, 32...Storage gate electrode, 33...
...Sampling gate electrode, 34...Transfer gate electrode, 35...Output gate electrode.

Claims (1)

【特許請求の範囲】 1 信号を遅延および加算、減算する電荷転送手
段と、この電荷転送手段の最前段に直流電荷を注
入する直流電荷注入手段と、前記電荷転送手段の
各段からそれぞれ所定の信号電荷を注入する複数
の入力手段と、前記電荷転送手段の出力段におい
て遅延および加算、減算された信号電荷の直流レ
ベルを検知する手段と、この手段で検知される直
流レベルが常に一定になる様に前記直流電荷注入
手段に前記直流レベル情報を帰還させる手段とを
具備し、前記出力段の直流レベルを一定にするこ
とを特徴とする電荷転送装置。 2 前記直流レベルを検知する手段は、前記電荷
転送手段の出力段でチヤネルを分岐し、一方のチ
ヤネルからの信号電荷をフローテイング拡散層か
らなる蓄積手段に入れ、該蓄積手段から1クロツ
ク毎に一定の信号電荷を流出せしめる様にした特
許請求の範囲第1項記載の電荷転送装置。 3 前記電荷転送手段は、入力加重方式電荷転送
形トランスバーサルフイルである特許請求の範囲
第1項記載の電荷転送装置。
[Scope of Claims] 1. A charge transfer means for delaying, adding and subtracting signals, a DC charge injection means for injecting DC charges into the first stage of the charge transfer means, and a predetermined charge transfer means from each stage of the charge transfer means. a plurality of input means for injecting signal charges; a means for detecting the DC level of the delayed, added, and subtracted signal charges at the output stage of the charge transfer means; and the DC level detected by the means is always constant. A charge transfer device comprising: means for feeding back the DC level information to the DC charge injection means to keep the DC level of the output stage constant. 2. The means for detecting the DC level branches a channel at the output stage of the charge transfer means, inputs the signal charge from one channel into a storage means consisting of a floating diffusion layer, and outputs the signal charge from the storage means every clock. 2. A charge transfer device according to claim 1, wherein a constant signal charge is caused to flow out. 3. The charge transfer device according to claim 1, wherein the charge transfer means is an input weighted charge transfer type transversal film.
JP2009580A 1980-02-20 1980-02-20 Charge transfer device Granted JPS56117397A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009580A JPS56117397A (en) 1980-02-20 1980-02-20 Charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009580A JPS56117397A (en) 1980-02-20 1980-02-20 Charge transfer device

Publications (2)

Publication Number Publication Date
JPS56117397A JPS56117397A (en) 1981-09-14
JPS6141170B2 true JPS6141170B2 (en) 1986-09-12

Family

ID=12017546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009580A Granted JPS56117397A (en) 1980-02-20 1980-02-20 Charge transfer device

Country Status (1)

Country Link
JP (1) JPS56117397A (en)

Also Published As

Publication number Publication date
JPS56117397A (en) 1981-09-14

Similar Documents

Publication Publication Date Title
US4156818A (en) Operating circuitry for semiconductor charge coupled devices
US4035628A (en) Analog transversal filtering and correlation with progressive summation of analog signals
Sequin et al. Linearity of electrical charge injection into charge-coupled devices
US4316258A (en) Digitally programmable filter using electrical charge transfer
NL8100741A (en) SIGNAL RECORDING.
US4071775A (en) Charge coupled differential amplifier for transversal filter
US4035667A (en) Input circuit for inserting charge packets into a charge-transfer-device
US4084256A (en) Sampled data analog multiplier apparatus
JPS6141170B2 (en)
US4476568A (en) Charge coupled device subtractor
JPS5875922A (en) Semiconductor switch circuit
US4092549A (en) Charge comparator
US4249145A (en) Input-weighted charge transfer transversal filter
JPS58210674A (en) Charge coupled device
Sequin et al. Self-contained charge-coupled split-electrode filters using a novel sensing technique
US4293832A (en) Transversal charge transfer filter
EP0031084A2 (en) Charge transfer signal processing apparatus
JPS5842630B2 (en) charge coupled device
JPS60206382A (en) Analog accumulator
JP2652258B2 (en) CCD output circuit
US4245199A (en) Semiconductor CCD transversal filter with controllable threshold level
US4140923A (en) Charge transfer output circuits
JPS5841008B2 (en) Input weighting method of charge transfer type transversal filter
JPS5822884B2 (en) Input weighting method of charge transfer type transversal filter
Wallinga et al. An electrically programmable CCD transversal filter with variable capacitance weight factors