JPS6138658B2 - - Google Patents
Info
- Publication number
- JPS6138658B2 JPS6138658B2 JP53080121A JP8012178A JPS6138658B2 JP S6138658 B2 JPS6138658 B2 JP S6138658B2 JP 53080121 A JP53080121 A JP 53080121A JP 8012178 A JP8012178 A JP 8012178A JP S6138658 B2 JPS6138658 B2 JP S6138658B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- polarity
- tone
- signal indicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は予め定められた周波数の正弦波を検出
するトーン検出装置に関する。
するトーン検出装置に関する。
現在の長距離電話回線では二線四線の結合に用
いられるハイブリツドコイルのインピーダンス不
整合により生ずる反響信号に対処するために反響
阻止装置が用いられている。反響阻止装置は四線
回線に設置され、送話路と受話路の信号レベルを
監視し受話路にのみ信号が存在すると判定された
場合、送話路に大きな減衰量を挿入（切断）する
ものである。この反響阻止装置を用いることによ
り長距離間の通話も自然な会話に近い状態で行え
るようになる。しかし、データ伝送システムにお
いては、両端のモデムが同時に信号を出力するこ
ともあり、反響阻止装置により信号が切断される
おそれがある。従つて、モデムからデータ信号を
送信する際には周波数2100Hzの正弦波（デイスエ
イブルトーン）を反響阻止装置に送り、反響阻止
装置による阻止動作を停止するように指令し、し
かる後にデータ信号を送信する。このため、反響
阻止装置には周波数2100Hzのデイスエイブルトー
ンを検出し、阻止動作を停止するトーンデイスエ
イブル回路が付加されている。
いられるハイブリツドコイルのインピーダンス不
整合により生ずる反響信号に対処するために反響
阻止装置が用いられている。反響阻止装置は四線
回線に設置され、送話路と受話路の信号レベルを
監視し受話路にのみ信号が存在すると判定された
場合、送話路に大きな減衰量を挿入（切断）する
ものである。この反響阻止装置を用いることによ
り長距離間の通話も自然な会話に近い状態で行え
るようになる。しかし、データ伝送システムにお
いては、両端のモデムが同時に信号を出力するこ
ともあり、反響阻止装置により信号が切断される
おそれがある。従つて、モデムからデータ信号を
送信する際には周波数2100Hzの正弦波（デイスエ
イブルトーン）を反響阻止装置に送り、反響阻止
装置による阻止動作を停止するように指令し、し
かる後にデータ信号を送信する。このため、反響
阻止装置には周波数2100Hzのデイスエイブルトー
ンを検出し、阻止動作を停止するトーンデイスエ
イブル回路が付加されている。
現用の反響阻止装置は殆んど全てがアナログ回
路で構成されたものであり、トーンデイスエイブ
ル回路もアナログ的に構成されている。この場
合、トーンデイスエイブル回路に組み込まれるト
ーン検出装置は、アナログ帯域通過フイルタ又は
アナログ帯域阻止フイルタを用いて構成できる。
従来のトーン検出装置は周波数2100Hzの帯域阻止
フイルタを通した信号のレベルとフイルタを通し
ていない信号のレベルを測定し、帯域阻止フイル
タを通した信号のレベルの方が極めて小さい場合
には、周波数2100Hzのデイスエイブルトーンであ
ると判定している。
路で構成されたものであり、トーンデイスエイブ
ル回路もアナログ的に構成されている。この場
合、トーンデイスエイブル回路に組み込まれるト
ーン検出装置は、アナログ帯域通過フイルタ又は
アナログ帯域阻止フイルタを用いて構成できる。
従来のトーン検出装置は周波数2100Hzの帯域阻止
フイルタを通した信号のレベルとフイルタを通し
ていない信号のレベルを測定し、帯域阻止フイル
タを通した信号のレベルの方が極めて小さい場合
には、周波数2100Hzのデイスエイブルトーンであ
ると判定している。
近年、デイジタル技術が進み、デイジタル回線
が増加しており、デイジタル反響阻止装置が開発
されている。また、アナログ回線においても反響
阻止装置をデイジタル化する動きが強い。反響阻
止装置をデイジタル化することにより装置の小形
化、安定性および保守の容易さ等多くの利点を得
ることができる。しかし、上述の従来のトーン検
出装置では従来のアナログ形で用いたようなフイ
ルタを直接デイジタル回路で置き換えることはハ
ードが複雑化することを考えると得策ではない。
従つて、信号の極性の変化（零交差）の情報を用
いて、トーンを検出する方法が提案されている。
この方式の例は特許公開番号昭51−93612号公報
に見ることができる。しかし、この例でも回路的
に複雑で反響阻止装置本体に占める割合は小さい
ものとはいえない。従つて、反響阻止装置におい
て簡単に実現のできるトーン検出回路の要求は大
きい。
が増加しており、デイジタル反響阻止装置が開発
されている。また、アナログ回線においても反響
阻止装置をデイジタル化する動きが強い。反響阻
止装置をデイジタル化することにより装置の小形
化、安定性および保守の容易さ等多くの利点を得
ることができる。しかし、上述の従来のトーン検
出装置では従来のアナログ形で用いたようなフイ
ルタを直接デイジタル回路で置き換えることはハ
ードが複雑化することを考えると得策ではない。
従つて、信号の極性の変化（零交差）の情報を用
いて、トーンを検出する方法が提案されている。
この方式の例は特許公開番号昭51−93612号公報
に見ることができる。しかし、この例でも回路的
に複雑で反響阻止装置本体に占める割合は小さい
ものとはいえない。従つて、反響阻止装置におい
て簡単に実現のできるトーン検出回路の要求は大
きい。
また、一般の電話交換方式においては、周波数
2400Hz又は2600Hzの監視信号を用いて通話路構成
のための交換機の制御を行うことが多い。このよ
うな場合にも、上述の周波数2400Hz又は2600Hzの
正弦波検出を安定にかつ小形な回路で実現できる
ならば交換機の小形化は大いに期待できる。
2400Hz又は2600Hzの監視信号を用いて通話路構成
のための交換機の制御を行うことが多い。このよ
うな場合にも、上述の周波数2400Hz又は2600Hzの
正弦波検出を安定にかつ小形な回路で実現できる
ならば交換機の小形化は大いに期待できる。
本発明の目的は簡単な回路構成で安定にかつ精
確に予め定められた周波数の信号を検出するトー
ン検出装置を提供することにある。
確に予め定められた周波数の信号を検出するトー
ン検出装置を提供することにある。
本発明によれば、デイジタル化された入力信号
の極性ビツトの系列を監視し、あらかじめ定めら
れた系列になつた場合に、第１の信号Ｕまたは第
２の信号Ｄを出力する極性監視手段と、前記第１
の信号があらかじめ定められた範囲の周期で生じ
た場合には増加し、前記第２の信号があらかじめ
定められた範囲の周期で生じた場合には減少する
計数回路と、前記入力信号に音声が存在するか否
かを判断する音声検出回路と、前記計数回路の内
容があらかじめ定められた値より大きいか否かを
検出する比較手段と、この比較手段の出力と前記
音声検出回路の出力信号とに従つてトーンの存在
を示す信号を出力する手段とを有するトーン検出
回路が得られる。
の極性ビツトの系列を監視し、あらかじめ定めら
れた系列になつた場合に、第１の信号Ｕまたは第
２の信号Ｄを出力する極性監視手段と、前記第１
の信号があらかじめ定められた範囲の周期で生じ
た場合には増加し、前記第２の信号があらかじめ
定められた範囲の周期で生じた場合には減少する
計数回路と、前記入力信号に音声が存在するか否
かを判断する音声検出回路と、前記計数回路の内
容があらかじめ定められた値より大きいか否かを
検出する比較手段と、この比較手段の出力と前記
音声検出回路の出力信号とに従つてトーンの存在
を示す信号を出力する手段とを有するトーン検出
回路が得られる。
また、本発明によればデイジタル化された入力
信号の極性ビツトを分周する手段と、前記分周さ
れた極性ビツトの系列を監視し、あらかじめ定め
られた系列になつた場合に第１の信号Ｕまたは第
２の信号Ｄを出力する極性監視手段と前記第１の
信号があらかじめ定められた範囲の周期で生じた
場合には増加し、前記第２の信号があらかじめ定
められた範囲の周期で生じた場合には減少する計
数回路と、前記入力信号に音声が存在するか否か
を判断する音声検出回路と、前記計数回路の内容
があらかじめ定められた値より大きいか否かを検
出する比較手段と、この比較手段の出力と前記音
声検出回路の出力信号とに従つてトーンの存在を
示す信号を出力する手段とを有するトーン検出回
路が得られる。
信号の極性ビツトを分周する手段と、前記分周さ
れた極性ビツトの系列を監視し、あらかじめ定め
られた系列になつた場合に第１の信号Ｕまたは第
２の信号Ｄを出力する極性監視手段と前記第１の
信号があらかじめ定められた範囲の周期で生じた
場合には増加し、前記第２の信号があらかじめ定
められた範囲の周期で生じた場合には減少する計
数回路と、前記入力信号に音声が存在するか否か
を判断する音声検出回路と、前記計数回路の内容
があらかじめ定められた値より大きいか否かを検
出する比較手段と、この比較手段の出力と前記音
声検出回路の出力信号とに従つてトーンの存在を
示す信号を出力する手段とを有するトーン検出回
路が得られる。
次に図面を参照して本発明を詳細に説明する。
反響阻止装置を制御するためのデイスエイブル
トーンの周波数は2100Hz±21Hzであるべきことが
CCITTから勧告されている。現行のPCM回線で
は音声信号が8kHzサイプリング周波数でデイジ
タル化されている。周波数2100Hzの正弦波を第１
図のCKで示す周波数8kHzのクロツサンプリング
すると、同図のｘに示すような極性の変化を示
す。ここで１は正，０は負の極性を表わす。第１
図を参照すると、“11”“00”のパターンが数回繰
り返し、“１”又は“０”が１度だけ発生した後
“11”と“00”が再び繰り返す。本発明ではある
周波数の正弦波、例えば周波数2100Hzの信号が第
１図のようなある一定の極性の系列となる事実に
注目し、“101”又は“010”のような予め定めら
れた系列が予め定められた範囲内の周期で発生し
た場合にアキユムレータを増加させるようにして
いる。また、周波数2100Hzの正弦波が入力された
場合には、絶対に発生しない系列があつた場合は
アキユムレータを減少させる。従つて、周波数
2100Hzの信号が入力されたならば、アキユムレー
タが増加し続け、他の信号、例えば、異なる周波
数の正弦波または音声信号が入力された場合に
は、アキユムレータは減少し続ける。アキユムレ
ータの内容を監視することにより周波数2100Hzの
信号であるか否かを知ることができる。
トーンの周波数は2100Hz±21Hzであるべきことが
CCITTから勧告されている。現行のPCM回線で
は音声信号が8kHzサイプリング周波数でデイジ
タル化されている。周波数2100Hzの正弦波を第１
図のCKで示す周波数8kHzのクロツサンプリング
すると、同図のｘに示すような極性の変化を示
す。ここで１は正，０は負の極性を表わす。第１
図を参照すると、“11”“00”のパターンが数回繰
り返し、“１”又は“０”が１度だけ発生した後
“11”と“00”が再び繰り返す。本発明ではある
周波数の正弦波、例えば周波数2100Hzの信号が第
１図のようなある一定の極性の系列となる事実に
注目し、“101”又は“010”のような予め定めら
れた系列が予め定められた範囲内の周期で発生し
た場合にアキユムレータを増加させるようにして
いる。また、周波数2100Hzの正弦波が入力された
場合には、絶対に発生しない系列があつた場合は
アキユムレータを減少させる。従つて、周波数
2100Hzの信号が入力されたならば、アキユムレー
タが増加し続け、他の信号、例えば、異なる周波
数の正弦波または音声信号が入力された場合に
は、アキユムレータは減少し続ける。アキユムレ
ータの内容を監視することにより周波数2100Hzの
信号であるか否かを知ることができる。
第２図は本発明の第１の実施例を示す図であ
る。トーン検出装置１０００は、レジスタ１０，
１１，極性監視回路２０、計数回路３０および比
較回路４０で構成されている。原信号を周波数
8kHzサンプリングでデイジタル化した５ビツト
の入力信号が端子１，２……，５から与えられ
る。端子１からは極性ビツトが第１図のｘで示す
ようにクロツクCKに同期して入力され、他の端
子には入力信号の残りのビツトがクロツクCKに
同期して音声検出器５０に入力される。前記極性
ビツトはクロツクCKに従つてレジスタ１０に格
納される。レジスタ１０の出力信号はさらにクロ
ツクCKに従つてレジスタ１１に格納される。ク
ロツクCKは周波数8kHzで入力されるデイジタル
信号と同期しており、端子１とレジスタ１０の出
力信号とレジスタ１１の出力信号にはそれぞれ連
続した３サンプルの極性ビツトｘ，x′，x″が現わ
れる。これら３つの極性ビツトｘ，x′，x″は極性
監視回路２０に加えられる。極性監視回路２０に
おいては、極性ビツトｘ，x′，x″が“101”又は
“010”となつた場合には、出力信号Ｕを１にす
る。さらに、極性ビツトｘ，x′，x″が“111”又
は“000”となつ場合は、出力信号Ｄを１にす
る。極性ビツトｘ，x′，x″が“001”，“011”，
“110”および“100”のいずれかとなつた場合
は、Ｕ＝Ｄ＝０である。このような論理回路を組
むことにより、第１図で“11”と“00”が繰り返
している間はＵ＝Ｄ＝０であり、“１”又は
“０”が単独で発生する場合は、Ｕ＝１となるこ
とがわかる。信号ＵとＤは計数回路３０に入力さ
れる。信号Ｕはタイマ３１に供給されており、Ｕ
＝１となると、タイマ３１はクロツクCKに従つ
て計数を開始する。タイマ３１の内容は比較器３
２に支えられる。比較器３２はタイマ３１の内容
が16より大きく24より小さい（8kHzサンプリン
グでは２ミリより大きく３ミリ秒より小さい）場
合には、１を出力する。従つて、信号Ｕが２〜３
ミリ秒の周期で１となる場合にはアンドゲート３
３，３５およびオアゲート３６とインバータ３４
により信号U′は１となり、一方、信号Ｕが２ミ
リ秒より短かい３ミリ秒より長い周期で１となつ
た場合、又は信号Ｄが１となつた場合、信号
U′は０で信号D′は１となる。信号Ｕが２〜３ミ
リ秒の周期で１となるのは、原信号の周波数がほ
ぼ2127Hz〜2083Hzの間にある場合である。例え
ば、周波数2100Hzの原信号の極性系列に単独の
“１”又は“０”が現われるのは20サンプル毎
（2.5秒毎）である。信号ＵおよびD′はアルキユム
レータ３７に与えられる。アキユムレータ３７は
U′＝１の場合に１だけ増加し、D′＝１の場合に
２だけ減少する。但し、アキユムレータ３７の内
容の最小値は０，最大値は15となつており、周波
数2100Hzのデイスエイブルトーンが印加され、ア
キユームレータ３７が増加し続けても15にしかな
らない。アキユムレータ３７の内容は比較器４０
に与えられる。比較器４０はアキユムレータの内
容が15であれば、出力信号DTを１としデイスエ
イブルトーンが存在することを表わす。アキユム
レータ内容が０〜14の場合は出力信号DTは０で
ある。端子１，２，……，５の信号は音声検出器
５０に入力される。音声検出器５０として、特許
願昭49―18974号記載の音声検出器を用いること
ができるので、ここでは詳細な説明を省く。音声
検出器５０は信号レベルが予め定められた値より
大きい場合には音声検出器５０の出力信号SPを
１にする。比較器４０の出力信号DTと音声検出
器５０の出力信号SPはハングオーバ制御回路６
０に入力される。ハングオーバ制御回路６０の動
作は次のとおりである。ハングオーバ制御回路６
０は０〜ＭのＭ＋１個の内部状態を持つカウンタ
を持ち内部状態が０のときSP＝１、DT＝１と判
断されたときのみ内部状態がＭとなる。SP＝０
の状態（第２図の※）が続くと、内部状態はＭか
ら１ずつ減少し０へ進む。内部状態が１からＭ―
１の間にある場合には、SP＝１のときに（第２
図の＋）内部状態はＭへ移る。さらに、ハングオ
ーバ制御回路６０は内部状態が０以外の値のと
き、端子６にDISABLE信号として１を出力す
る。上述のような構成を採用することにより、デ
イスエイブルトーンがある場合には、DISABLE
信号は１となり、デイスエイブル信号が消えて短
かい時間の後に何等かの信号が現われると、
DISABLE信号は１の状態が保持される。
DISABLE信号を反響阻止装置に供給することに
より、データ信号の伝送時等には反響阻止動作を
禁止することができる。
る。トーン検出装置１０００は、レジスタ１０，
１１，極性監視回路２０、計数回路３０および比
較回路４０で構成されている。原信号を周波数
8kHzサンプリングでデイジタル化した５ビツト
の入力信号が端子１，２……，５から与えられ
る。端子１からは極性ビツトが第１図のｘで示す
ようにクロツクCKに同期して入力され、他の端
子には入力信号の残りのビツトがクロツクCKに
同期して音声検出器５０に入力される。前記極性
ビツトはクロツクCKに従つてレジスタ１０に格
納される。レジスタ１０の出力信号はさらにクロ
ツクCKに従つてレジスタ１１に格納される。ク
ロツクCKは周波数8kHzで入力されるデイジタル
信号と同期しており、端子１とレジスタ１０の出
力信号とレジスタ１１の出力信号にはそれぞれ連
続した３サンプルの極性ビツトｘ，x′，x″が現わ
れる。これら３つの極性ビツトｘ，x′，x″は極性
監視回路２０に加えられる。極性監視回路２０に
おいては、極性ビツトｘ，x′，x″が“101”又は
“010”となつた場合には、出力信号Ｕを１にす
る。さらに、極性ビツトｘ，x′，x″が“111”又
は“000”となつ場合は、出力信号Ｄを１にす
る。極性ビツトｘ，x′，x″が“001”，“011”，
“110”および“100”のいずれかとなつた場合
は、Ｕ＝Ｄ＝０である。このような論理回路を組
むことにより、第１図で“11”と“00”が繰り返
している間はＵ＝Ｄ＝０であり、“１”又は
“０”が単独で発生する場合は、Ｕ＝１となるこ
とがわかる。信号ＵとＤは計数回路３０に入力さ
れる。信号Ｕはタイマ３１に供給されており、Ｕ
＝１となると、タイマ３１はクロツクCKに従つ
て計数を開始する。タイマ３１の内容は比較器３
２に支えられる。比較器３２はタイマ３１の内容
が16より大きく24より小さい（8kHzサンプリン
グでは２ミリより大きく３ミリ秒より小さい）場
合には、１を出力する。従つて、信号Ｕが２〜３
ミリ秒の周期で１となる場合にはアンドゲート３
３，３５およびオアゲート３６とインバータ３４
により信号U′は１となり、一方、信号Ｕが２ミ
リ秒より短かい３ミリ秒より長い周期で１となつ
た場合、又は信号Ｄが１となつた場合、信号
U′は０で信号D′は１となる。信号Ｕが２〜３ミ
リ秒の周期で１となるのは、原信号の周波数がほ
ぼ2127Hz〜2083Hzの間にある場合である。例え
ば、周波数2100Hzの原信号の極性系列に単独の
“１”又は“０”が現われるのは20サンプル毎
（2.5秒毎）である。信号ＵおよびD′はアルキユム
レータ３７に与えられる。アキユムレータ３７は
U′＝１の場合に１だけ増加し、D′＝１の場合に
２だけ減少する。但し、アキユムレータ３７の内
容の最小値は０，最大値は15となつており、周波
数2100Hzのデイスエイブルトーンが印加され、ア
キユームレータ３７が増加し続けても15にしかな
らない。アキユムレータ３７の内容は比較器４０
に与えられる。比較器４０はアキユムレータの内
容が15であれば、出力信号DTを１としデイスエ
イブルトーンが存在することを表わす。アキユム
レータ内容が０〜14の場合は出力信号DTは０で
ある。端子１，２，……，５の信号は音声検出器
５０に入力される。音声検出器５０として、特許
願昭49―18974号記載の音声検出器を用いること
ができるので、ここでは詳細な説明を省く。音声
検出器５０は信号レベルが予め定められた値より
大きい場合には音声検出器５０の出力信号SPを
１にする。比較器４０の出力信号DTと音声検出
器５０の出力信号SPはハングオーバ制御回路６
０に入力される。ハングオーバ制御回路６０の動
作は次のとおりである。ハングオーバ制御回路６
０は０〜ＭのＭ＋１個の内部状態を持つカウンタ
を持ち内部状態が０のときSP＝１、DT＝１と判
断されたときのみ内部状態がＭとなる。SP＝０
の状態（第２図の※）が続くと、内部状態はＭか
ら１ずつ減少し０へ進む。内部状態が１からＭ―
１の間にある場合には、SP＝１のときに（第２
図の＋）内部状態はＭへ移る。さらに、ハングオ
ーバ制御回路６０は内部状態が０以外の値のと
き、端子６にDISABLE信号として１を出力す
る。上述のような構成を採用することにより、デ
イスエイブルトーンがある場合には、DISABLE
信号は１となり、デイスエイブル信号が消えて短
かい時間の後に何等かの信号が現われると、
DISABLE信号は１の状態が保持される。
DISABLE信号を反響阻止装置に供給することに
より、データ信号の伝送時等には反響阻止動作を
禁止することができる。
反響阻止装置をはじめとして従来アナログ的に
構成されている装置のデイジタル化により生ずる
利点は製造における検査の省力化装置の安定化お
よび保守の容易さ等の他の多重化により経済化が
達成できることにある。現在商用化されている
PCM２４ＢまたはPCM２４等のPCMデイジタル
回線に反響阻止装置を設置する時分割多重化デイ
ジタル形の回路とするのが得策である。従つて、
トーンデイスエイブル回路の時分割の多重化も必
要であり、同時に多重化によりコストの低下を図
ることができる。
構成されている装置のデイジタル化により生ずる
利点は製造における検査の省力化装置の安定化お
よび保守の容易さ等の他の多重化により経済化が
達成できることにある。現在商用化されている
PCM２４ＢまたはPCM２４等のPCMデイジタル
回線に反響阻止装置を設置する時分割多重化デイ
ジタル形の回路とするのが得策である。従つて、
トーンデイスエイブル回路の時分割の多重化も必
要であり、同時に多重化によりコストの低下を図
ることができる。
第３図は本発明の第２の実施例を示す図であ
る。第４図は第２の実施例のタイミングを示す図
である。第１の実施例のレジスタ及びカウント部
分のレジスタは時分割多重化チヤンネルの数だけ
記憶するためすべてRAM（Random Access
Memory）に置き換えられる。ロジツク部分及び
カウンタの制御はゲート回路で構成することもで
きるが、本実施例では読出し専用メモリ（ROM
―ReadOnly Memory）を用いている。ROMを
用いる場合には、入力信号ROMのアドレス入力
とし、予め入力信号のすべての組合せに対しある
定められた出力をするようにROMをプログラミ
ングしておけばよい。入力信号は端子１〜５から
与えられる。本実施例ではこれらの各入力端子に
は、第４図xiで示されるような時分割多重化され
た信号が加えられる。125マイクロ秒が24に分割
されており、チヤンネル１から２４までの信号の
ビツトが順に第４図に示すクロツクCKMに従つ
て入力される。本実施例ではRAMのアドレス入
力としてチヤンネル番号CHが入力される。極性
ビツトは端子１からROM１１０に加えられる。
第２図のレジスタ１０および１１の働きはRAM
１１１が受け持つ。第２図のタイマ３１の計数の
内容はRAM１１２が記憶する。本実施例では
RAM１１０とRAM１１１，１１２は第２図の極
性監視回路２０タイマ３１の制御部分、比較器３
２、インバータ３４およびゲート３３，３５，３
６の機能を持ち信号U′とD′を出力する。ROM１
２０とRAM１２１はアキユムレータ３７と比較
器４０と同じ動作をする。RAM１２１はアキユ
ムレータのための記憶部である。音声検出器は
ROM１３０とRAM１３１で構成されており、音
声検出結果を示す信号ＳＰを出力する。ROM１
４０にはROM１２０の出力信号DTとROM１３
０の出力信号SPとが入力され、RAM１４１と
ROM１４０との組合わせによりハングオーバ制
御回路６０と同じ機能を達成している。
る。第４図は第２の実施例のタイミングを示す図
である。第１の実施例のレジスタ及びカウント部
分のレジスタは時分割多重化チヤンネルの数だけ
記憶するためすべてRAM（Random Access
Memory）に置き換えられる。ロジツク部分及び
カウンタの制御はゲート回路で構成することもで
きるが、本実施例では読出し専用メモリ（ROM
―ReadOnly Memory）を用いている。ROMを
用いる場合には、入力信号ROMのアドレス入力
とし、予め入力信号のすべての組合せに対しある
定められた出力をするようにROMをプログラミ
ングしておけばよい。入力信号は端子１〜５から
与えられる。本実施例ではこれらの各入力端子に
は、第４図xiで示されるような時分割多重化され
た信号が加えられる。125マイクロ秒が24に分割
されており、チヤンネル１から２４までの信号の
ビツトが順に第４図に示すクロツクCKMに従つ
て入力される。本実施例ではRAMのアドレス入
力としてチヤンネル番号CHが入力される。極性
ビツトは端子１からROM１１０に加えられる。
第２図のレジスタ１０および１１の働きはRAM
１１１が受け持つ。第２図のタイマ３１の計数の
内容はRAM１１２が記憶する。本実施例では
RAM１１０とRAM１１１，１１２は第２図の極
性監視回路２０タイマ３１の制御部分、比較器３
２、インバータ３４およびゲート３３，３５，３
６の機能を持ち信号U′とD′を出力する。ROM１
２０とRAM１２１はアキユムレータ３７と比較
器４０と同じ動作をする。RAM１２１はアキユ
ムレータのための記憶部である。音声検出器は
ROM１３０とRAM１３１で構成されており、音
声検出結果を示す信号ＳＰを出力する。ROM１
４０にはROM１２０の出力信号DTとROM１３
０の出力信号SPとが入力され、RAM１４１と
ROM１４０との組合わせによりハングオーバ制
御回路６０と同じ機能を達成している。
このようにして、第２の実施例では、第１の実
施例とまつたく同じ検出能力を持つた時分割多重
化されたトーン検出装置を得ることができる。
施例とまつたく同じ検出能力を持つた時分割多重
化されたトーン検出装置を得ることができる。
第１の実施例及び第２の実施例においては、極
性ビツトの１，０の生起が同じ確率であると仮定
した。つまり、第１図のｘ又は第５図ａのような
極性ビツトの列となる。しかし、アナログ信号を
デイジタル化する際にはＡ―Ｄ変換器のオフセツ
トのためアナログ信号の中位の値（OV）がデイ
ジタル符号の中位（０）にならないことがある。
この場合、第５図a′で示すように極性ビツトの１
と０の確率が異なる。従つて、第１の実施例と第
２の実施例が正しく動作しないこともある。その
解決法として第５図a′のような信号を分周して同
図ｂに示す信号に変換してさらにｂを間引してｃ
のようにすることにより安定にトーン検出をする
ことができる。以下にその実施例を示す。
性ビツトの１，０の生起が同じ確率であると仮定
した。つまり、第１図のｘ又は第５図ａのような
極性ビツトの列となる。しかし、アナログ信号を
デイジタル化する際にはＡ―Ｄ変換器のオフセツ
トのためアナログ信号の中位の値（OV）がデイ
ジタル符号の中位（０）にならないことがある。
この場合、第５図a′で示すように極性ビツトの１
と０の確率が異なる。従つて、第１の実施例と第
２の実施例が正しく動作しないこともある。その
解決法として第５図a′のような信号を分周して同
図ｂに示す信号に変換してさらにｂを間引してｃ
のようにすることにより安定にトーン検出をする
ことができる。以下にその実施例を示す。
第６図は本発明の第３の実施例を示す図であ
る。第７図は第３の実施例のタイミングを示す図
である。第６図に示す回路は第２図の端子１とト
ーン検出装置１０００との間に挿入される。本実
施例では端子１の極性ビツトはレジスタ７１とイ
ンバータ７２に入力される。レジスタ７１の出力
信号とインバータ７２の出力信号はANDゲート
７３により論理積がとられる。従つて、極性ビツ
トが０から１に変化したときのみ１となる。レジ
スタ７５の出力とANDゲート７３の出力とは
EXOR回路７４（排他的論理和回路）に加えられ
る。レジスタ７１とレジスタ７５の入力は第７図
のCKOに従つてセツトされる。レジスタ７５の
内容は、ANDゲート７３の出力信号が１となつ
たときのみ反転する。つまり、極性ビツトが０か
ら１に変化したときのみレジスタ７５が変化す
る。従つて周波数2100Hzの信号が入力されると、
レジスタ７５の出力信号はデユーテイ50％（１と
０の確率が等しい）の1050Hzのパルスとなり、Ａ
―Ｄ変換のときのオフセツトの影響はなくなる。
又、本実施例では極性ビツトが０から１に変化し
たときにレジスタ７５が変化するように構成して
あるが、極性ビツトが１から０に変化するときレ
ジスタ７５を変化させてもよい。
る。第７図は第３の実施例のタイミングを示す図
である。第６図に示す回路は第２図の端子１とト
ーン検出装置１０００との間に挿入される。本実
施例では端子１の極性ビツトはレジスタ７１とイ
ンバータ７２に入力される。レジスタ７１の出力
信号とインバータ７２の出力信号はANDゲート
７３により論理積がとられる。従つて、極性ビツ
トが０から１に変化したときのみ１となる。レジ
スタ７５の出力とANDゲート７３の出力とは
EXOR回路７４（排他的論理和回路）に加えられ
る。レジスタ７１とレジスタ７５の入力は第７図
のCKOに従つてセツトされる。レジスタ７５の
内容は、ANDゲート７３の出力信号が１となつ
たときのみ反転する。つまり、極性ビツトが０か
ら１に変化したときのみレジスタ７５が変化す
る。従つて周波数2100Hzの信号が入力されると、
レジスタ７５の出力信号はデユーテイ50％（１と
０の確率が等しい）の1050Hzのパルスとなり、Ａ
―Ｄ変換のときのオフセツトの影響はなくなる。
又、本実施例では極性ビツトが０から１に変化し
たときにレジスタ７５が変化するように構成して
あるが、極性ビツトが１から０に変化するときレ
ジスタ７５を変化させてもよい。
本実施例においては、レジスタ１０その他で用
いられるクロツクCKは第７図に示すように4kHz
となる。このようにすると、トーン検出回路とし
ては第１の実施例とまつたく同じ回路で構成する
ことができる。但し、ハングオーバ制御回路６０
のハングオーバタイムは変化するので注意しなけ
ればならない。第３の実施例でクロツクCKを周
波数8kHzとする場合には、レジスタ７５の出力
が“1111”と“0000”の繰り返し、ある一定の間
隔で“111”又は“000”が現われることに注意し
て、極性監視回路２０を改めれば良い。また、こ
のとき、比較器３２の閾値も設定しなおした方が
よい。
いられるクロツクCKは第７図に示すように4kHz
となる。このようにすると、トーン検出回路とし
ては第１の実施例とまつたく同じ回路で構成する
ことができる。但し、ハングオーバ制御回路６０
のハングオーバタイムは変化するので注意しなけ
ればならない。第３の実施例でクロツクCKを周
波数8kHzとする場合には、レジスタ７５の出力
が“1111”と“0000”の繰り返し、ある一定の間
隔で“111”又は“000”が現われることに注意し
て、極性監視回路２０を改めれば良い。また、こ
のとき、比較器３２の閾値も設定しなおした方が
よい。
第３の実施例で用いた構成で時分割多重化する
には第２の実施例と同様に行なえばよい。
には第２の実施例と同様に行なえばよい。
以上述べた如く、本発明によれば簡単な回路で
周波数2100Hzのデイスエイブルトーンを安定に検
出する装置を実現することができる。
周波数2100Hzのデイスエイブルトーンを安定に検
出する装置を実現することができる。
第１図は本発明の第１の実施例で用いられるク
ロツクと極性ビツトの系列との関系を示す図、第
２図は本発明の第１の実施例のブロツク図、第３
図は本発明の第２の実施例を示す図、第４図は第
２の実施例のタイミングを示す図、第５図はａか
らｃは本発明の第１〜第３の実施例の関係を示す
図、第６図は本発明の第３の実施例を示す図およ
び第７図は第６図の実施例に用いるクロツクを示
す図である。 第２図，第３図は第５図において、１，２，
３，４，５は入力端子、６は出力端子、１０，１
１はレジスタ、２０は極性監視回路、３０は計数
回路、３１はタイマ、３２は比較器、３３は
ANDゲート、３４はインバータ、３５はANDゲ
ート、３６はORゲート、３７はアキユムレー
タ、４０は比較器、５０は音声検出器、６０はハ
ングオーバ制御回路、７１はレジスタ、７２はイ
ンバータ、７３はANDゲート、７４はEXOR回
路、７５はレジスタ、１１０はROM、１１１，
１１２はRAM、１２０はROM、１２１は
RAM、１３０はROM、１３１はRAM、１４０
はROM、１４１はRAM、１０００はトーン検出
装置である。
ロツクと極性ビツトの系列との関系を示す図、第
２図は本発明の第１の実施例のブロツク図、第３
図は本発明の第２の実施例を示す図、第４図は第
２の実施例のタイミングを示す図、第５図はａか
らｃは本発明の第１〜第３の実施例の関係を示す
図、第６図は本発明の第３の実施例を示す図およ
び第７図は第６図の実施例に用いるクロツクを示
す図である。 第２図，第３図は第５図において、１，２，
３，４，５は入力端子、６は出力端子、１０，１
１はレジスタ、２０は極性監視回路、３０は計数
回路、３１はタイマ、３２は比較器、３３は
ANDゲート、３４はインバータ、３５はANDゲ
ート、３６はORゲート、３７はアキユムレー
タ、４０は比較器、５０は音声検出器、６０はハ
ングオーバ制御回路、７１はレジスタ、７２はイ
ンバータ、７３はANDゲート、７４はEXOR回
路、７５はレジスタ、１１０はROM、１１１，
１１２はRAM、１２０はROM、１２１は
RAM、１３０はROM、１３１はRAM、１４０
はROM、１４１はRAM、１０００はトーン検出
装置である。
Claims (1)
- 【特許請求の範囲】 １ デイジタル化された入力信号の極性ビツトの
系列を監視し、あらかじめ定められた系列になつ
た場合に、第１の信号Ｕまたは第２の信号Ｄを出
力する極性監視手段と、前記第１の信号があらか
じめ定められた範囲の周期で生じたことを示す第
１の検出信号を発生する手段と、前記第２の信号
があらかじめ定めた範囲の周期で生じたことまた
は前記第１の信号があらかじめ定めた範囲で生じ
ないことを示す第２の検出信号を発生する手段
と、前記第１の検出信号に応答してその値を増加
し前記第２の検出信号に応答しその値を減少する
計数回路と、前記入力信号に音声が存在するか否
かを判断する音声検出回路と、前記計数回路の内
容があらかじめ定められた値より大きいか否かを
検出する比較手段と、前記音声検出回路からの音
声の存在を示す信号と前記比較手段からの前記計
数回路の内容が所定の値よりも大きいことを示す
信号とからトーンの存在を示す信号を出力すると
ともに所定のハングオーバタイムを設定する手段
とから構成されたことを特徴とするトーン検出回
路。 ２ デイジタル化された入力信号の極性ビツトを
分周する手段と、前記分周された極性ビツトの系
列を監視しあらかじめ定められた系列になつた場
合に、第１の信号Ｕまたは第２の信号Ｄを出力す
る極性監視手段と、前記第１の信号があらかじめ
定められた範囲の周期で生じたことを示す第１の
検出信号を発生する手段と、前記第２の信号があ
らかじめ定めた範囲の周期で生じたことまたは前
記第１の信号があらかじめ定めた範囲で生じない
ことを示す第２の検出信号を発生する手段と、前
記第１の検出信号に応答してその値を増加し前記
第２の検出信号に応答しその値を減少する計数回
路と、前記入力信号に音声が存在するか否かを判
断する音声検出回路と、前記計数回路の内容があ
らかじめ定められた値より大きいか否かを検出す
る比較手段と、前記音声検出回路からの音声の存
在を示す信号と前記比較手段からの前記計数回路
の内容が所定の値より大きいことを示す信号とか
らトーンの存在を示す信号を出力するとともに所
定のハングオーバタイムを設定する手段とから構
成されたことを特徴とするトーン検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8012178A JPS558120A (en) | 1978-06-30 | 1978-06-30 | Tone detection device |
| US06/052,151 US4288664A (en) | 1978-06-30 | 1979-06-26 | Neutralization signal developing device for an echo suppressor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8012178A JPS558120A (en) | 1978-06-30 | 1978-06-30 | Tone detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS558120A JPS558120A (en) | 1980-01-21 |
| JPS6138658B2 true JPS6138658B2 (ja) | 1986-08-30 |
Family
ID=13709364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8012178A Granted JPS558120A (en) | 1978-06-30 | 1978-06-30 | Tone detection device |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4288664A (ja) |
| JP (1) | JPS558120A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4621172A (en) * | 1982-12-22 | 1986-11-04 | Nec Corporation | Fast convergence method and system for echo canceller |
| JPS6081950A (ja) * | 1983-10-12 | 1985-05-10 | Nec Corp | 信号受信器 |
| JPS60121856A (ja) * | 1983-12-06 | 1985-06-29 | Nec Corp | 単一周波数信号検出回路 |
| JPS6230434A (ja) * | 1985-08-01 | 1987-02-09 | Fujitsu Ltd | 適応差分符号化装置 |
| US4783845A (en) * | 1985-12-20 | 1988-11-08 | Itt Aerospace Optical | Digital tone squelch detector |
| US4920567A (en) * | 1986-07-03 | 1990-04-24 | Motorola, Inc. | Secure telephone terminal |
| AR241336A1 (es) * | 1987-09-30 | 1992-05-29 | Siemens Ag | Disposicion para determinar la frecuencia de una señal simetrica periodica muestreada. |
| US4881221A (en) * | 1988-06-23 | 1989-11-14 | Kentrox Industries, Inc. | Method and apparatus for disabling an echo canceller on a digital telecommunications network |
| US6373889B1 (en) * | 1998-05-27 | 2002-04-16 | 3Com Corporation | In-Band signal and detector for PCM modem exception processing |
| US9768950B2 (en) * | 2015-06-25 | 2017-09-19 | International Business Machines Corporation | Codeword synchronization for fiber channel protocol |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3069501A (en) * | 1958-08-20 | 1962-12-18 | Bell Telephone Labor Inc | Transmission control in two-way signaling systems |
| US3560669A (en) * | 1969-02-25 | 1971-02-02 | Wescom | Echo suppressor |
| US3647993A (en) * | 1970-05-18 | 1972-03-07 | Wescom | Tone disabler |
| US3783194A (en) * | 1972-11-20 | 1974-01-01 | Milgo Electronic Corp | Data modem having a fast turn-around time over direct distance dialed networks |
| FR2240583B1 (ja) * | 1973-08-08 | 1976-11-12 | Cit Alcatel | |
| JPS5712999B2 (ja) * | 1974-04-08 | 1982-03-13 | ||
| FR2394213A1 (fr) * | 1977-06-10 | 1979-01-05 | Cit Alcatel | Dispositif pour la reconnaissance d'une frequence dans un signal code en mic |
-
1978
- 1978-06-30 JP JP8012178A patent/JPS558120A/ja active Granted
-
1979
- 1979-06-26 US US06/052,151 patent/US4288664A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4288664A (en) | 1981-09-08 |
| JPS558120A (en) | 1980-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4328566B2 (ja) | ＶｏＩＰ切替装置 | |
| US4450556A (en) | Digital signal subscriber loop and interface circuit | |
| JPS6138658B2 (ja) | ||
| US3864519A (en) | Speech-gap-responsive control apparatus | |
| US3311704A (en) | Voice-data multiplexing system for transmitting data during pauses in the voice signals | |
| JPH0634532B2 (ja) | デユアルト−ン多周波およびダイヤルパルス受信器 | |
| US4737984A (en) | Dial tone detector | |
| US4293737A (en) | Ringing decoder circuit | |
| US4282600A (en) | Method for synchronizing sending and receiving devices | |
| US4178480A (en) | Signal multiplexing circuit | |
| JPH0235502B2 (ja) | ||
| US4484354A (en) | Continuous tone decoder/encoder | |
| JPS5814098B2 (ja) | エコ−サプレツサヨウチユウリツカシンゴウハツセイソウチ | |
| US3767860A (en) | Modulation identification system | |
| SU1582995A3 (ru) | Система синхронизации цифровой сети св зи | |
| US4626628A (en) | Telephone line circuit having time-shared DTMF receivers | |
| US3993875A (en) | Tone receiver | |
| USRE31510E (en) | Signal multiplexing circuit | |
| CA1259146A (en) | Dial tone detector | |
| JPS632388B2 (ja) | ||
| US4001515A (en) | Interfacing unit for telephone networks | |
| US4374305A (en) | Arrangement for regenerating start-stop signals and dial pulses | |
| GB2072463A (en) | Speech and data communication network | |
| US4794641A (en) | Data transmission system of key telephone system | |
| SU1202064A1 (ru) | Устройство дл адаптивной передачи речевой и дискретной информации |