JPS6138549B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は磁気バブルメモリ素子、特にメイジヤ
マイナ偶奇方式磁気バブルメモリ素子のリードメ
イジヤラインの構造に関するものである。

第１図は従来の磁気バブルメモリ素子の一例を
示す要部構成図であり、特にメイジヤマイナ・偶
奇方式の素子の構成図である。同図において、
＃０〜＃２＋１は、２進情報を貯えるマイナル
ープである。meは、２＋２ビツトの２進情報
の偶数番目のビツト０，２，…，２の情報を貯
えるマイナループであり、偶数側マイナループと
呼ぶ。これに対し、moは、２進情報の残りのビ
ツト、すなわち奇数番目のビツト１，３，…，２
＋１の情報を貯えるマイナループであり、奇数
側マイナループと呼ぶ。そして、＃ｉのマイナル
ープは２進情報の第ｉビツト目の情報を貯える。
また、同図において、RMLeは読み出し情報の偶
数ビツト目の情報を転送する偶数側リードメイジ
ヤライン、RMLoは読み出し情報の奇数ビツト目
の情報を転送する奇数側リードメイジヤラインで
ある。Ｄ１ｅ，Ｄ２ｅ，Ｄ１ｏ，Ｄ２ｏは、読み
出し情報を電気信号に変換する磁気バブル検出器
であり、Ｄ１ｅ，Ｄ２ｅはRMLe上の情報を検出
する偶数側検出器、Ｄ１ｏ，Ｄ２ｏはRMLo上の
情報を検出する奇数側検出器であり、Ｄ１ｅ，Ｄ
１ｏは実際に磁気バブルを検出するもので主検出
器と呼ばれ、Ｄ２ｅ，Ｄ２ｏは、主検出器Ｄ１
ｅ，Ｄ１ｏが有するノイズを打ち消す副検出器と
呼ばれる。また、Geは偶数ビツト目の情報を書
き込む偶数側磁気バブル発生器であり、WMLeは
偶数ビツト目の書き込み情報を転送する偶数側ラ
イトメイジヤラインである。Goは奇数ビツト目
の情報を書き込む奇数側磁気バブル発生器であ
り、WMLoは奇数ビツト目の書き込み情報を転送
する奇数側ライトメイジヤラインである。また、
Ｒはマイナループme，moとリードメイジヤライ
ンRMLe，RMLoとを結合し、マイナループme，
moの情報とリードメイジヤラインRMLe，RMLo
に複写または移動するレプリケートゲート回路で
あり、ＴはライトメイジヤラインWMLe，WMLo
上の情報をマイナループme，moへ移すトランス
フアゲート回路である。なお、Ｂはボンデイング
パツドである。

このように、上述した第１図の磁気バブルメモ
リ素子は、情報を貯えるマイナループｍと、入出
力情報を転送するメイジヤラインMLとを備えた
メイジヤマイナ方式により構成され、かつ情報の
偶数番目のビツトを処理する部分（偶数側）と、
情報の奇数番目のビツトを処理する部分（奇数
側）とをチツプの左右に分離して構成された偶奇
方式、すなわちメイジヤマイナ・偶奇方式の構成
した磁気バブルメモリチツプである。

しかしながら、上記構成による磁気バブルメモ
リチツプにおいては、同図に例示したように、チ
ツプの左右に奇数側検出器Ｄ１ｏ，Ｄ２ｏと偶数
側検出器Ｄ１ｅ，Ｄ２ｅの合計４本の検出器ライ
ンを有しているため、各検出器ラインをチツプの
外部に独立して接続するような検出器構成とする
場合、同図に示したような配線構造となり、検出
器Ｄ１ｅ，Ｄ１ｏ，Ｄ２ｅ，Ｄ２ｏだけで８個の
ボンデイングパツドＢが必要となる。このように
検出器に８個のボンデイングパツドＢを設けるこ
とは、２組のセンスアツプを必要とするととも
に、ボンデイングワイヤとの溶接個所の増加に伴
なう信頼性の低下などの問題点を有していた。

このような問題点を解決しようとしたものとし
ては、第２図ａ，ｂに要部平面図で示したような
検出器構成を用いてボンデイングパツドの数を減
らしていた。すなわち、同図ａにおいては左右の
偶数側検出器ラインと奇数側検出器ラインを直列
に接続した構成である。また、同図ｂは２本の副
検出器Ｄ２ｅ，Ｄ２ｏを省略し、主検出器Ｄ１
ｅ，Ｄ１ｏだけにした構成である。この場合の構
成は互いに相手を副検出器にして動作するもので
ある。このような構成によれば、所要のボンデイ
ングパツドの数を４個に半減することができる。

しかしながら、上記構成による検出器は、次に
示すような検出器特性上の問題点を有している。
すなわち、同図ａにおいては、検出器ラインの長
さが大きくなり、同図ｂにおいては、主、副検出
器の場所が離れるため、出力信号に大きなノイズ
が入り込み、充分な信号対雑音比（Ｓ／Ｎ）が得
られなかつた。

なお、本発明に関連する先行技術としては特開
昭51−108537号公報及び特開昭51−140436号公報
が挙げられる。両公報には奇数、偶数メイジヤ・
マイナ方式においてバブル検出器を奇数と偶数グ
ループに対して共用させる技術が記載されてい
る。この先行技術におけるバブル検出器は２つの
バブル注入口を持つものである。

本発明の実施例が上記先行技術と異なる点を結
果論として幾つか挙げれば下記の通りである。

(1) 奇数と偶数の両メイジヤラインを途中で合流
させ、共通のメイジヤラインを設けている。

(2) バブル検出器のバブル注入口は一つである。

この相違点に基づく効果上の差異を幾つか挙げ
ると下記のとおりである。

(1) メイジヤラインを途中で合流（共通に）させ
ているので、奇数、偶数の延べメイジヤライン
長を短くでき、欠陥の確率を減らすことができ
る。なお、メイジヤラインには通常、予備ライ
ンは設けていないので、メイジヤラインに欠陥
があるとその磁気バブルメモリチツプは全体と
して不良品とされる。

(2) バブル検出器におけるバブル引き延ばしパタ
ーンの１つのバブル注入口に対して設けるだけ
でよいので、バブル検出器の占有面積を小さく
できる。

したがつて、本発明の目的は、上記従来の磁気
バブルメモリ素子の問題点を解消し、検出器の出
力信号のＳ／Ｎ比を向上させ、かつ検出器の所要
ボンデイングパツド数を少なくした磁気バブルメ
モリ素子を提供することにある。

このような目的を達成するために本発明による
磁気バブルメモリ素子は、左右のリードメイジヤ
ラインを合流させたものである。以下図面を用い
て本発明による磁気バブルメモリ素子について詳
細に説明する。

第３図は本発明による磁気バブルメモリ素子の
一実施例を示す要部構成図であり、第１図と同記
号は同一要素となるのでその説明は省略する。同
図において、左右の２本のリードメイジヤライン
RMLeとRMLoの磁気バブル転送方向を図中矢印
で示したように互いに逆向きとなるように形成
し、これら２本のリードメイジヤラインRMLeと
RMLoとを点Ｍで合流させている。この場合、こ
の偶数側リードメイジヤラインRMLeの転送方向
は右向きとなり、奇数側リードメイジヤライン
RMLoの転送方向は左向きとなり、互いに逆向き
方向となる。そして、これら２本の転送回路
RMLeとRMLoは、点Ｍで合流し、１組の主検出
器Ｄ１と副検出器Ｄ２に接続されている。

このような構成によれば、検出器としては、主
検出器Ｄ１と副検出器Ｄ２の２本の検出ラインで
済ませることが可能となり、検出器の所要ボンデ
イングパツド数を従来の場合の半分に減らすこと
ができる。また、同図から容易に理解できるよう
に主検出器Ｄ１と副検出器Ｄ２とが互いに素子中
に近接配置されるため、出力信号に入り込むノイ
ズを小さくでき、Ｓ／Ｎ比の高い出力が得られ
る。

なお、この２本のリードメイジヤライン
RMLe，RMLoの転送方向を互いに逆向きにする
のは、転送回路を形成する転送回路パターンの簡
単な変更により容易に実現することができる。

以上説明したように本発明による磁気バブルメ
モリ素子によれば、検出器の出力信号のＳ／Ｎ比
を向上させ、かつ所要のボンデイングパツド数を
半減させ、性能、信頼性等を向上させることがで
きる極めて優れた効果が得られる。

【図面の簡単な説明】

第１図は従来の磁気バブルメモリ素子の一例を
示す要部構成図、第２図ａ，ｂは提案されている
検出器の一例を示す要部構成図、第３図は本発明
による磁気バブルメモリ素子の一例を示す要部構
成図である。 RMLe……偶数側リードメイジヤライン、
RMLo……奇数側リードメイジヤライン、Ｄ１ｅ
……偶数側主検出器、Ｄ１ｏ……奇数側主検出
器、Ｄ２ｅ……偶数側副検出器、Ｄ２ｏ……奇数
側副検出器。

Claims (1)

1. 【特許請求の範囲】 １ 情報を貯える複数のマイナループを有する奇
   数および偶数マイナループ群と、 上記奇数マイナループ群との間で情報の転送が
   行われる奇数メイジヤラインと、 上記偶数マイナループ群との間で情報の転送が
   行われる偶数メイジヤラインと 上記奇数及び偶数メイジヤラインに対して共通
   のバブル転送路となる共通メイジヤラインを具備
   して成ることを特徴とする磁気バブルメモリ素
   子。 ２ 情報を貯える複数のマイナループを有する奇
   数および偶数マイナループ群と、 上記奇数マイナループ群から情報の転送を受け
   る奇数メイジヤラインと、 上記偶数マイナループ群から情報の転送を受け
   る偶数メイジヤラインと、 上記奇数及び偶数メイジヤラインが途中で合流
   し共通のバブル転送路となる共通メイジヤライン
   と、 上記共通のメイジヤラインから奇数及び偶数の
   マイナループ群からの情報を受ける奇数及び偶数
   共通のバブル注入口を有するバブル検出器とを具
   備して成ることを特徴とする磁気バブルメモリ素
   子。