JPS6138475B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はマトリツクスパネル表示装置に係り、
マトリツクスパネルを各絵素の階調に相当する
PWM信号により線順次に表示する形式の表示装
置において、走査パルスの後縁の鈍りによる誤表
示を防止することを目的とする。

本発明においてマトリツクスパネルとは、表示
絵素としてLED（発光ダイオード）、EL（エレク
トロルミネツセンス）素子、放電セル、放電セル
と螢光膜の組合せ等からなる発光素子を用いこれ
をマトリツクス状に配してなる表示パネルを意味
するものとするが、以下の実施例においては
LEDの発光素子として用いたマトリツクスパネ
ルを例にとつて説明する。要部回路ブロツクダイ
アグラムを表わす第１図において、図番Mpは
LEDを絵素に対応する発光素子として用いるマ
トリツクスパネルを示す。該パネルは標準テレビ
ジヨン信号に基づく映像を一対一表示し得るだけ
の発光素子配列を備えていない場合が有り、斯る
場合には、原信号をサンプリングして表示する構
成を採つている。本実施例においては、以下の説
明の便宜上、パネル上の発光素子の縦横配列が、
ｍ対ｎ（例えば64対96）の例を採る。

斯るマトリツクスパネルは、通常、水平ドライ
バ回路Ｈ_Dに依つて１ライン毎（1ine at ａ
time）にそのラインを構成する発光素子群に対
応する輝度（PWM）信号を一斉に付与し、垂直
走査ドライバ回路Ｖ_Dに依つて、発光ラインを順
次上方から下方にシフトする構成を採つている。

前記水平ドライバ回路Ｈ_Dを駆動するPWM信号
は、標準（TV）映像信号を基準クロツクパルス
発生回路Scの出力でサンプリングし、且つAD変
換するAD変換回路ADと、該出力を前記マトリツ
クスパネルの一ライン分記憶する一ラインメモリ
LM及びPWM変調回路Ｐ_WMの組み合わせ回路で作
成される。前記AD変換回路ADは、図示の如くコ
ンパレータＣ_OMと、サンプリングホールド回路Ｓ
_PH及び例えば４ビツトのエンコーダEDで構成さ
れるが基本的には周知であるので、説明を割愛す
る。

前記PWM変調回路Ｐ_WMは、前記一ラインメモ
リＬ_Mの出力でプリセツトされ、PWM変調用クロ
ツクパルス発生回路Ｐ_CPの出力をカウントするダ
ウンカウンタ（図示せず）と走査パルスに同期す
るプリセツトパルスP₁でセツトされ、前記ダウン
コンパータの出力でリセツトされるフリツプフロ
ツプ回路（図示せず）で構成される。

前記クロツクパルス発生回路Ｐ_CMは、サンプリ
ングした原信号の階調に応じてAD変換される際
の階調数に応じてその周波数を変え、例えば０乃
至７までは_１＝551KHz、８乃至15までは157K
Hzとすることによつて、入力信号対PWM信号巾
の補正曲線に近似して非直線的PWM変調をかけ
て、総合的光入力対光出力特性の直線性を確保す
べく構成しているが、説明の理解を助けるため
に、以下の説明では、最大階調レベルを７とす
る。第２図は、第１図において横方向電極を上か
ら順に走査させて駆動する場合の走査電極SC1，
SC2，SC3……SCmに印加される波形の例を示し
たものである。各走査パルスが印加される毎にｎ
本の縦方向電極には、信号に応じたPWMパルス
が印加され所望の表示を得ている。

このような方式において、可及的に効率よく輝
度を上げるためには、第２図を例に採ると、輝度
レベル７のときに走査パルス巾Ｔ_SCと同じパルス
巾のパルスを信号側電極に印加すべく構成すれば
よい。同図において、信号側電極に印加される
PWM変調回路の出力は、走査パルスSC1のとき
は輝度レベルが０、走査パルスSC2のときは輝度
レベル１、走査パルスSC3のときには最大輝度レ
ベル７にそれぞれなるように移動パルスが移動す
るにつれてパルス巾が変化する場合を例にとつて
示している。

上記PWM変調回路PWMは、入力信号をＡ−Ｄ
変換した２進のデジタル信号を入力としてパルス
巾変調信号に変換するものである。以下第３図の
一実施回路図を参照しつつ、本発明装置に用いる
PWM変調回路につき説明する。この回路は、大
別して、ダウンカウンタDcとRsフリツプフロツ
プ（Ｆ）で構成され、該フリツプフロツプ（Ｆ）
を、垂直走査パルスの前縁のプリセツトパルスＰ
でセツトし、前記ダウンカウンタDcのボロウ
（BORROW）出力でリセツトすることによつて
上記フリツプフロツプ（Ｆ）からPWM出力を取
り出す構成となつている。前記ダウンカウンタ
Dcは、上記マトリツクスパネルで表示すべき映
像信号の、４ビツトAD変換出力をプリセツト入
力とし、上記プリセツトパルスＰをリセツト或は
スタート信号として、クロツクパルスCPをダウ
ンカウントする構成となつている。

而して、一般には、クロツクパルスCPN個分
の巾のPWMパルスが、第２図の例では、各走査
パルス期間に７個のCPを含んだPWM出力が得ら
れる。

ところで、マトリツクスの電極数が多くなつて
くると、走査電極一本で数多くの信号側電極を駆
動することになるから、走査側ドライブ回路では
スイツチングトランジスタの負荷容量が大きくな
るなどして、CR時定数が大きくなつて走査パル
スの立下り時間が長くなり、第２図のSC1A、
SC2A、SC3AのようにTFの部分が走査期間にま
でまたがることになる。そうすると、第２図の例
で言えば、走査パルスSC1の期間には本来輝度レ
ベルＣすなわち発光してはいけない部分がSC1の
TF部分と、PWM出力の輝度レベル１の部分とに
よつて発光してしまい表示が著しく損なわれる。

また、他の走査期間でも前記TF部分の輝度成
分が上乗せられたと等価となるから、厳密な意味
でのPWMにはならない。

このような欠点を除くために従来では各走査パ
ルスの出力と、これらの走査パルスの基準となる
べきクロツク、例えば水平同期信号Ｈ（第２図参
照）でトリガされる単安定マルチバイブレータの
出力MMとをANDゲートで論理積して、走査パル
スの立下り期間Tfを見越したＴ_SC−Tf＝Ｔ_SCに
なるパルス幅を持つ走査パルスSC1B，SC2B，
SC3B……を発生させて各電極に印加される走査
パルスの重なりを防ぐことが考えられる。しかし
乍らこれではマトリクスの数が多くなつた場合、
各走査線に対して１ずつのゲートを不可欠とする
ので、相当数のICパツケージが増加してスペー
スをとる等不経済である。しかも、PWM変調出
力がＴ_SC′以内であれば発光出力は入力信号とリ
ニアであるが、それを越えたTfの期間ではTFの
部分による発光であるためノンリニアになるとい
う欠点を余儀なくされる。

本発明は、この様な点を考慮して、更に走査パ
ルスに前述の如きゲート回路を設けることなく、
PWM変調によるマトリツクスパネルの発光出力
が入力信号に対してリニアになる如くしたもので
ある。

以下その詳細を第４図の一実施回路例及び第５
図の動作波形図につき説明する。

第４図の実施例において第３図の実施例と同じ
構成要素を可とする部分には、同じ符号を付して
ある。本実施例において最も特徴とするところは
ダウンカウンタ（DC）のプリセツト入力である
水平同期パルスを第１単安定マルチバイブレータ
（OM₁）でTd≧Tfなる時間だけ走査パルスの前縁
よりずらし、更に第２単安定マルチバイブレータ
（OM₂）で整形することによつてプリセツトパル
スP′に変換し、クロツクパルスCP′が、前記プリ
セツトパルスの一P′から後続する走査パルス（水
平同期パルスＨ）の前縁までの期間に、最大輝度
レベル相当の数（実施例では７個）だけ或はそれ
以上の個数だけ存在するように設定することにあ
る。

このような構成であれば、走査パルスSC2Aの
存在の下でPWM出力は、走査パルスS1Aの後縁
に連るTF部分の後、即ち時間的にはTdだけ後か
らマトリツクスパネルの各電極に加えられるの
で、第２図で説明した様に、SC1A走査パルス
（TF部分も含む）に依る発光は生ぜず、各々の
PWM出力は、対応する走査パルスの存在期間中
においてのみマトリツクスパネルの対応電極に印
加され、また、例えば走査パルスSC3Aの場合か
ら判る如く、最大輝度レベルに相当するPWM出
力も、TF部分にかゝることがないので、総合し
て、最大輝度レベルから最小輝度レベルに至る発
光出力は、PWM入力に対して直線性のよいもの
となる。

上述の説明においては、最大輝度レベルに対し
てクロツクパルス数が７である場合につき説明し
たが、上述の如きPWM変調回路に入力されるク
ロツクパルスの周期を等間隔とせず、原信号の階
調に従つて、上述の如き非直線性を補正する曲線
に近似した折線を形成する個々の直線の勾配に従
つて変え、結果的に、LED等で構成されるマト
リツクスパネルの電気入力対光出力特性をCRT
（ブラウン管）のそれに近似せしめることに依つ
て直線性のよい映像を再現し得べくした構成と組
み合せることによつて、更に直線性を向上せしめ
ることができる。

以下斯る点につき、第６図乃至第９図を参照し
つつ説明する。いま、PWM回路に入力するクロ
ツクパルスCPを等間隔として、TV映像信号をマ
トリツクス表示する際の光入力対光出力の関係
が、正規化して、第６図の如くであるとし、補正
すべき信号電圧（各発光素子で表示さるべき原信
号の相対値）対PWMパルス巾（輝度）の相対値
曲線が、第７図、一点鎖線図示の如くであるとす
る。以下の説明の便宜上、斯る補正曲線Ｌを、２
つの直線l₁，l₂で形成される折線で近似するもの
とする。マトリツクスパネルを構成するLED等
の発光素子の光電特性は、略直線的であることを
考慮して、第７図において、信号レベル７の時、
PWMパルス巾が、３に相当するようにするため
に、まずパルス巾３（相対値）を７等分する。次
に信号レベル（相対値）７乃至15までの８区間に
ついては、該当するパルス巾（15−３）＝12、を
８等分する。而して、クロツクパルスCPに代る
ものCP′として、プリセツトパルスＰ投入後、3/
１５の割合で決まる区間については、周期の短いパ
ルスが７個続き、その後の12/15区間については
周期の長いパルスが８個続くような周期可変クロ
ツクパルスを使用すればよい。

上述の期間Tdを考慮して、TH＝Ｔ_SC−Tdと
すると、上記のクロツクパルスの最初の７等分の
パルス列のところは、T₁＝３／１５×１／７×TH，周期
、 後続する８等分のパルス列のところは、T₂＝１２／１５ ×１／８THの様に形成する。

次に、斯るクロツクパルス列を発生するための
一実施回路例を表わす第８図及び該要部の動作波
形を示す第９図について説明する。第８図の実施
回路において、図番ｆは、プリセツトパルスP₁
のインバート出力でトリガされ、周期T₁で発振
する第１ゲーテツド発振回路、ｆは、後述する
NAND回路（N₁）の出力でトリガされ、周期T₂で
発振するゲーテツド発振回路を示し、CT₂は前記
第１ゲーテツド発振回路ｆの出力をカウントす
るバイナリカウンタを、N₁は、該カウント３出
力を入力とするNAND回路、F₂は、上記プリセツ
トパルス₁でセツトされ、前記NAND回路
（N₂），（N₃）で組み合せ構成されるフリツプフロ
ツプ回路（A₂）は、上記第２ゲーテツド発振回路
ｆの出力f₂及び前記第2NAND回路（N₂）の出力
を入力とする第2AND回路（A₁）は、前記第１ゲ
ーテツド発振回路ｆの出力f₁及び前記フリツプ
フロツプ回路F₂の他の出力、即ち第3NAND回路
（N₃）の出力を２入力とする第1AND回路、（０）
は、前記第１，第2AND回路（A₁），（A₂）の出力
を入力とするOR回路を夫々示す。斯る構成にお
いて、いま、表示すべき映像信号中の垂直走査パ
ルスの前縁のプリセツトパルス₁で、前記第１ゲ
ーテツド発振回路ｆがオンとなると、上記バイ
ナリカウンタCT₂は、その発振出力の計数を開始
し、f₁のパルスが７個に達すると、該，，
出力に夫々“１”出力を生ずる。同時に上記３入
力第1NAND回路（N₁）出力₂が生じ、既に上記プ
リセツトパルス₁でセツトされているフリツプフ
ロツプ回路（F₂）をリセツトする。前記第1NAND
回路（N₁）の出力₂は同時に上記第２ゲーテツド
発振回路ｆをオンさせる。最初の７個のパルス
までは、第1AND回路（A₁）が、後続する８個の
パルス列区間は第2AND回路（A₂）が夫々出力を
生じ、各々f₁，f₂出力をOR回路に加え、併せて、
第１０図CP′の如き、上記折線の補正曲線を実現
すべき、（第７図参照）クロツクパルスを生ず
る。従つて、斯るクロツクパルスを、第４図に例
示せる如き、PWM変調回路のクロツクパルスと
して用い、該PWM出力にてマトリツクス発光素
子を駆動すれば、その光入力対出力特性を略直線
的に補正できる。

上述の例では、補正曲線を２つの直線l₁及びl₂
で近似したが、３つの直線或はそれ以上の直線で
形成される折線で近似することも可能で、より多
数の直線で形成することにより、折線を補正曲線
により近似し得ることは明らかであろう。

本発明は、上述の如き構成であるから、マトリ
ツクスパネルの各走査電極に、結果的に鈍りのあ
るパルスが印加されても、PWM入力対発光出力
の直線性のよいマトリツクス表示が可能となるの
みならず、更にPWM入力対出力の関係を上述の
如く近似の補正することによつて映像入力対発光
出力の直線性を向上確保し得るものである。

【図面の簡単な説明】

第１図は概観的な回路ブロツクダイアグラム、
第２図は要部回路の動作波形説明図、第３図は従
来のPWM回路図、第４図は、本発明装置に用い
るPWM回路図、第５図は本発明装置の要部回路
の動作波形説明図、第６図は通常のマトリツクス
パネルをPWM信号で駆動した場合における光入
力対光出力特性図、第７図は近似補正曲線、第８
図はクロツクパルス発生回路の一実施例、第９図
は同動作波形説明図である。 MP……マトリツクスパネル、PWM……PWM
回路、Dc……ダウンカウンタ、Ｆ_RS……フリツ
プフロツプ回路、OM₁……第１単安定マルチ回
路、OM₂……第２単安定マルチ回路。

Claims (1)

【特許請求の範囲】
1. １ マトリツクスパネルを各絵素の階調に相当す
   るPWM信号により線順次に表示する形式の表示
   装置において、PWM回路を構成するダウンカウ
   ンタのプリセツトパルスを前記マトリツクスパネ
   ルに印加される走査パルスの後縁の鈍り期間をカ
   バーし得る期間遅延せしめると共に、PWM回路
   のクロツク同期を前記走査パルスから前記遅延期
   間を除いた期間内に最大階調レベル相当の数以上
   の個数が存在すべく設定したことを特徴とするマ
   トリツクスパネル表示装置。