JPS6138266Y2 - - Google Patents

Info

Publication number
JPS6138266Y2
JPS6138266Y2 JP3811580U JP3811580U JPS6138266Y2 JP S6138266 Y2 JPS6138266 Y2 JP S6138266Y2 JP 3811580 U JP3811580 U JP 3811580U JP 3811580 U JP3811580 U JP 3811580U JP S6138266 Y2 JPS6138266 Y2 JP S6138266Y2
Authority
JP
Japan
Prior art keywords
voltage
power supply
switch
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3811580U
Other languages
Japanese (ja)
Other versions
JPS56140212U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3811580U priority Critical patent/JPS6138266Y2/ja
Publication of JPS56140212U publication Critical patent/JPS56140212U/ja
Application granted granted Critical
Publication of JPS6138266Y2 publication Critical patent/JPS6138266Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Noise Elimination (AREA)

Description

【考案の詳細な説明】 本考案はカーラジオなどの受信機のミユーテイ
ング制御信号発生回路に関し、電源オン時に発生
するポツプ音を抑制するために、そのポツプ音の
発生する前にミユーテイング制御信号を発生する
ようにしたミユーテイング制御信号発生回路を提
供することを目的とするものである。
[Detailed description of the invention] The present invention relates to a muting control signal generation circuit for a receiver such as a car radio, and in order to suppress the pop sound that occurs when the power is turned on, the present invention generates a muting control signal before the pop sound is generated. It is an object of the present invention to provide a muting control signal generation circuit that performs the following steps.

以下、本考案を実施例により説明する。 The present invention will be explained below with reference to examples.

第1図は本考案の一実施例のミユーテイング制
御信号発生回路のブロツク図であり、車載ステレ
オ装置に適用した場合のものである。
FIG. 1 is a block diagram of a muting control signal generation circuit according to an embodiment of the present invention, which is applied to an in-vehicle stereo system.

第1図において1は後に説明する本実施例のミ
ユーテイング制御信号発生回路であつて、ミユー
テイング制御信号発生回路1を除いた他の部分は
車載ステレオ装置に用いられる電源切替回路を構
成している。
In FIG. 1, reference numeral 1 denotes a muting control signal generating circuit of this embodiment which will be explained later, and the remaining parts except for the muting control signal generating circuit 1 constitute a power supply switching circuit used in an in-vehicle stereo system.

+Bは車の蓄電池であり、その出力電圧はV1
である。2はイグニツシヨンスイツチ、ACCは
アクセサリ端子、3はチユーナオンオフ用のスイ
ツチ、AAは自動アンテナ昇降装置用の端子、4
はテープレコーダ優先用のスイツチ、5は蓄電池
+Bからの電圧V1を入力として安定出力電圧V2
を出力する安定化電源回路であり、電圧V1>V2
である。
+B is the car's storage battery, and its output voltage is V 1
It is. 2 is the ignition switch, ACC is the accessory terminal, 3 is the tuner on/off switch, AA is the terminal for the automatic antenna lifting device, 4
5 is a switch for giving priority to the tape recorder, and 5 is a stable output voltage V 2 using the voltage V 1 from the storage battery +B as input.
It is a stabilized power supply circuit that outputs voltage V 1 > V 2
It is.

一方、6は主増幅回路であり、等価抵抗VR1
デカツプリングコンデンサC1とで示してある。
7は電源+Bの電圧V1の電圧を極性検出用の抵
抗9を通して電圧V1より抵抗9による電圧降下
分だけ低い電圧が印加され、たとえばFM受信時
においてパイロツト信号を除去するたとえばアク
テイブフイルタなどからなるローパスフイルタ等
のフイルタ回路であり、等価抵抗VR2と等価コン
デンサC2とで示してある。8は安定化電源回路
5の出力電圧が印加されて動作をし、その音声信
号出力を主増幅回路6、フイルタ回路7等の信号
出力回路へ出力するチユーナであり、等価抵抗
VR3とデカツプリングコンデンサC3とで示してあ
る。またMはテープレコーダのテープ駆動用モー
タ、Deはテープデツキ、Peはテープレコーダの
前置増幅回路であり、これらはスイツチ4の切替
により電源+Bの電圧V1で動作をする。
On the other hand, 6 is a main amplifier circuit, which is shown by an equivalent resistance VR 1 and a decoupling capacitor C 1 .
At 7, the voltage V1 of the power supply +B is applied through a resistor 9 for polarity detection, and a voltage lower than the voltage V1 by the voltage drop caused by the resistor 9 is applied. It is a filter circuit such as a low-pass filter, and is shown by an equivalent resistance VR 2 and an equivalent capacitor C 2 . 8 is a tuner which operates when the output voltage of the stabilized power supply circuit 5 is applied and outputs the audio signal output to signal output circuits such as the main amplifier circuit 6 and the filter circuit 7, and has an equivalent resistance.
It is shown as VR 3 and decoupling capacitor C 3 . Further, M is a tape drive motor of the tape recorder, De is a tape deck, and Pe is a preamplifier circuit of the tape recorder, and these are operated by the voltage V 1 of the power supply +B by switching the switch 4.

また一方、10は抵抗9の一端F点にはベース
が、抵抗9の他端E点にはエミツタが夫々接続さ
れ、抵抗9に流れる電流の極性の反転を検出する
ためのトランジスタである。すなわち抵抗9とト
ランジスタ10とでミユーテイング制御信号発生
回路を構成し、抵抗9の他端E点から抵抗9の一
端F点に電流が流れたときオンとなりコレクタか
らミユーテイング制御信号を出力する。
On the other hand, numeral 10 is a transistor whose base is connected to one end of the resistor 9 at point F and whose emitter is connected to the other end of the resistor 9 at point E, for detecting the reversal of the polarity of the current flowing through the resistor 9. That is, the resistor 9 and the transistor 10 constitute a muting control signal generation circuit, and when a current flows from the other end of the resistor 9 at point E to the one end of the resistor 9 at point F, it turns on and outputs a muting control signal from the collector.

いま、ミユーテイング制御信号発生回路1を除
いた回路は電源切替回路として従来から用いられ
その動作は公知である。この電源切替回路の作用
について簡単に説明する。
The circuits other than the muting control signal generating circuit 1 have been conventionally used as a power supply switching circuit, and their operation is well known. The operation of this power supply switching circuit will be briefly explained.

まずスイツチ2のオンおよびスイツチ3のオン
により端子AAに電圧V1が印加され、アンテナが
下降しているときは上昇して、アンテナを突出さ
せる。一方電圧V1はスイツチ2および3を介し
て主増幅回路6およびフイルタ回路7に印加さ
れ、主増幅回路6およびフイルタ回路7は動作を
する。同時にスイツチ4が図に示す位置に設定し
てあるときは、電圧V1は安定化電源回路5によ
り安定化されて電圧V2となつてチユーナ8に印
加され、チユーナ8は動作し、主増幅回路6でチ
ユーナ8の出力は増幅され、放送受信が行なわれ
る。
First, by turning on switch 2 and turning on switch 3, a voltage V1 is applied to terminal AA, and when the antenna is lowered, it rises, causing the antenna to protrude. On the other hand, voltage V 1 is applied to main amplifier circuit 6 and filter circuit 7 via switches 2 and 3, and main amplifier circuit 6 and filter circuit 7 operate. At the same time, when switch 4 is set to the position shown in the figure, voltage V 1 is stabilized by stabilized power supply circuit 5 and applied to tuner 8 as voltage V 2 , tuner 8 operates, and main amplifier The output of the tuner 8 is amplified by the circuit 6, and broadcast reception is performed.

この状態において、たとえばカセツトテープを
テープデツキに装入すればスイツチ4は切替つて
電圧V1はテープデツキに供給され、テープの内
容の再生が行なわれる。
In this state, for example, when a cassette tape is loaded into the tape deck, the switch 4 is switched, voltage V1 is supplied to the tape deck, and the contents of the tape are reproduced.

本考案は特にスイツチ2および3のオフ時に発
生するチユーナ8のポツプ音をミユーテイングす
るものである。
In particular, the present invention is intended to mute the pop sound of tuner 8 which occurs when switches 2 and 3 are turned off.

そこで本実施例においては前記したミユーテイ
ング制御信号発生回路1の他の次の如くにしてあ
る。すなわち、主増幅回路6の放電時定数T1
(=C1×VR1)とフイルタ回路7の放電時定数T2
(=C2×VR2)との間にはT2>T1に選定し、かつ
放電時定数T1とT2との間にスイツチ2または3
をオンからオフにしたときにおいてフイルタ回路
7の電源電圧が主増幅回路6の電源電圧よりも高
くなる時点が、主増幅回路6の電源電圧すなわち
安定化電源回路5の入力電圧が安定化電源回路5
の安定出力電圧V2を出力し得る最低電圧V4に達
する時点より前であるように設定する。また抵抗
9の抵抗値はスイツチ2および3のオン中におい
てフイルタ回路7の電源電圧が安定化電源回路5
の最低入力電圧V4より高い値となるように設定
してある。
Therefore, in this embodiment, the above-described muting control signal generating circuit 1 is configured as follows. That is, the discharge time constant T 1 of the main amplifier circuit 6
(=C 1 ×VR 1 ) and discharge time constant T 2 of filter circuit 7
(=C 2 × VR 2 ), select T 2 > T 1 , and switch 2 or 3 between the discharge time constants T 1 and T 2 .
The point at which the power supply voltage of the filter circuit 7 becomes higher than the power supply voltage of the main amplifier circuit 6 when turning from on to off is the point at which the power supply voltage of the main amplifier circuit 6, that is, the input voltage of the stabilized power supply circuit 5, becomes higher than the power supply voltage of the stabilized power supply circuit 5. 5
The voltage is set to be before the lowest voltage V4 that can output the stable output voltage V2 . The resistance value of the resistor 9 is such that the power supply voltage of the filter circuit 7 is set to the stabilized power supply circuit 5 while the switches 2 and 3 are on.
The value is set to be higher than the minimum input voltage V4 .

つぎに本実施例の作用について説明する。 Next, the operation of this embodiment will be explained.

まず、スイツチ2および3がオン状態で、スイ
ツチ4が第1図に示す位置に切替つている状態に
ある。そこで主増幅回路6には電源電圧V1が、
フイルタ回路7には電圧V3が印加されている。
この電圧V3は電圧V1,V4との関係においてV1
V3>V4の関係にある。従つて抵抗9にはF点か
らE点方向に電流が流れ、その電圧降下はトラン
ジスタ10に対しては逆方向であり、スイツチン
グ素子としてのトランジスタ10はオフ状態にあ
り、トランジスタ10はミユーテイング制御信号
を発することはなく正常に放送を受信し再生して
いる。
First, switches 2 and 3 are on, and switch 4 is in the position shown in FIG. Therefore, the power supply voltage V 1 is applied to the main amplifier circuit 6.
A voltage V 3 is applied to the filter circuit 7.
This voltage V 3 has a relationship with voltages V 1 and V 4 such that V 1 >
The relationship is V 3 > V 4 . Therefore, a current flows through the resistor 9 from the point F to the point E, and the voltage drop is in the opposite direction to the transistor 10, and the transistor 10 as a switching element is in an off state, and the transistor 10 receives the muting control signal. The broadcast is being received and played normally without any sound being emitted.

この間は第2図において時間0からt1-の期間
で示してある。
This period is shown in FIG. 2 as a period from time 0 to t 1- .

いま時刻t1においてスイツチ2または3をオフ
状態にすると、F点の電圧すなわち安定化電源回
路5の入力端C点の電圧は主増幅回路6の放電時
定数T1により減少する。同時にE点の電圧もフ
イルタ回路7の放電時定数T2により減少する。
When the switch 2 or 3 is turned off at time t 1 , the voltage at point F, that is, the voltage at the input terminal C of the stabilized power supply circuit 5 , decreases by the discharge time constant T 1 of the main amplifier circuit 6 . At the same time, the voltage at point E also decreases due to the discharge time constant T2 of the filter circuit 7.

しかるに放電時定数T1とT2との間にはT1<T2
の関係に設定してあるために、時刻t2においてF
点の電圧VFとE点の電圧VEとは等しくなり、時
刻t2を超えると電圧VFとVEとの関係は逆転し、
VE>VFとなる。
However, between the discharge time constants T 1 and T 2 , T 1 < T 2
Since it is set in the relationship, F at time t 2
The voltage VF at point and the voltage VE at point E become equal, and after time t2 , the relationship between voltage VF and VE reverses,
VE>VF.

そこで抵抗9にはE点からF点に向かつて電流
が流れる。この電流により抵抗9に生ずる電圧降
下はトランジスタ10のベース・エミツタ接合に
対しては順方向であり、トランジスタ10はオン
となり、トランジスタ10のコレクタからミユー
テイング制御信号が発生し、図示しないミユーテ
イング回路によりミユーテイングがかかる。
Therefore, a current flows through the resistor 9 from point E to point F. The voltage drop that occurs across the resistor 9 due to this current is in the forward direction with respect to the base-emitter junction of the transistor 10, the transistor 10 is turned on, a muting control signal is generated from the collector of the transistor 10, and a muting circuit (not shown) generates a muting control signal. It takes.

このミユーテイング制御信号が発生する時刻に
おいては、C点の電圧VCは前述の如く安定化電
源回路5が安定化電圧V2を出力することができ
る電圧V4以上であり、チユーナ8は正常に動作
している。
At the time when this muting control signal is generated, the voltage VC at point C is higher than the voltage V4 at which the stabilized power supply circuit 5 can output the stabilized voltage V2 as described above, and the tuner 8 operates normally. are doing.

つぎに時刻t3に達したとき電圧VCは電圧V4
下となり、安定化電源回路5の出力電圧は安定化
電圧V2を維持することが出来なくなる。この安
定化電源電圧Vが維持できなくなる電圧V4以下
に電圧VCが減少したときチユーナ8の出力が振
られてポツプ音が発生することになるが、この時
刻t3以前の時刻t2においてミユーテイング制御信
号が発生し、時刻t3においてはすでにミユーテイ
ングが掛つており、ポツプ音は完全に抑制される
ことになり、ポツプ音は発生しない。
Next, when time t3 is reached, the voltage VC becomes lower than the voltage V4 , and the output voltage of the stabilized power supply circuit 5 cannot maintain the stabilized voltage V2 . When the voltage VC decreases below the voltage V4 at which the stabilized power supply voltage V cannot be maintained, the output of the tuner 8 will be shaken and a pop sound will be generated . A control signal is generated, and muting has already been applied at time t3 , and the pop sound is completely suppressed, so no pop sound is generated.

すなわち従来のポツプ音の発生過程はC点の電
圧VCが前記電圧V4より低下したときチユーナ8
に印加されるD点の安定化電圧V2が低下し、こ
のときにチユーナ8の出力が振られポツプ音が発
生していたのであるが上記した如く電源オフ時か
らポツプ音の発生するまでの間にミユーテイング
がかかるため、ポツプ音が完全に抑制される。
In other words, the conventional pop sound generation process is that when the voltage VC at point C drops below the voltage V4 , the tuner 8
The stabilizing voltage V2 applied to point D decreased, and at this time the output of tuner 8 was changed, causing a popping sound. Muting is applied in between, completely suppressing popping sounds.

つぎに本考案の他の実施例について説明する。 Next, other embodiments of the present invention will be described.

第3図は本考案の他の実施例のブロツク図であ
り、車載ステレオ装置に適用した場合の例であ
る。
FIG. 3 is a block diagram of another embodiment of the present invention, which is an example in which the present invention is applied to an in-vehicle stereo system.

第3図において、第2図に示した本考案の一実
施例の構成要素と同一の構成要素には同一の符号
が付してある。
In FIG. 3, the same components as those of the embodiment of the present invention shown in FIG. 2 are given the same reference numerals.

本実施例はチユーナ8に電源電圧を供給する安
定化電源5の入力電圧を端子AAからとり、ミユ
ーテイング制御信号発生回路1を構成するトラン
ジスタ10のベースを抵抗9の一端F点に代つて
端子AAに接続し、かつトランジスタ10のコレ
クタはツエナーダイオード11を通してテープデ
ツキDeからの信号でミユーテイング制御信号の
オン・オフを制御する第2のミユーテイング制御
回路12のミユーテイング制御開始側(Mt1入力
端子)に接続する。
In this embodiment, the input voltage of the stabilized power supply 5 that supplies the power supply voltage to the tuner 8 is taken from the terminal AA, and the base of the transistor 10 constituting the muting control signal generation circuit 1 is connected to the terminal AA instead of the point F at one end of the resistor 9. and the collector of the transistor 10 is connected to the muting control start side (Mt 1 input terminal) of the second muting control circuit 12 which controls the on/off of the muting control signal by the signal from the tape deck De through the Zener diode 11 . do.

なお、抵抗9、主増幅回路6の放電時定数
T1、フイルタ回路7の放電時定数T2の設定は前
記本考案の一実施例の場合と同様に設定する。
In addition, the discharge time constant of the resistor 9 and the main amplifier circuit 6
T 1 and the discharge time constant T 2 of the filter circuit 7 are set in the same manner as in the embodiment of the present invention.

また、第2のミユーテイング制御回路12はト
ランジスタ13,14および15からなつてい
る。
Further, the second muting control circuit 12 is made up of transistors 13, 14 and 15.

本実施例のミユーテイング制御回路1および第
2のミユーテイング制御回路12を除いた回路
は、車載ステレオ装置に用いられる電源切替回路
を構成しており、第1図と異なるところはチユー
ナ8をスイツチ4とは独立してスイツチ3により
オン・オフすることができるようにした点であ
る。
The circuit of this embodiment excluding the muting control circuit 1 and the second muting control circuit 12 constitutes a power supply switching circuit used in a car stereo system, and the difference from FIG. The switch 3 can be turned on and off independently.

いまスイツチ4が第3図に示す位置にあつて、
スイツチ2および3をオン状態にするとチユーナ
8、主増幅回路6およびフイルタ回路7に電源+
Bの電圧が印加されて放送の受信が行える。また
スイツチ3をオフにすることにより独立してチユ
ーナ8をオフ状態にすることができる。さらにこ
の状態においてカセツトテープをテープデツキに
装入すればスイツチ4が切替つてテープデツキ
Deおよび主増幅回路6およびフイルタ回路7に
電源がスイツチ3をバイパスして印加され、テー
プレコーダとして働かせることができる。
With switch 4 now in the position shown in Figure 3,
When switches 2 and 3 are turned on, the tuner 8, main amplifier circuit 6, and filter circuit 7 are powered on.
B voltage is applied and broadcast reception can be performed. Further, by turning off the switch 3, the tuner 8 can be independently turned off. Furthermore, if the cassette tape is loaded into the tape deck in this state, the switch 4 will switch and the tape deck will be loaded.
Power is applied to De, the main amplifier circuit 6, and the filter circuit 7, bypassing the switch 3, so that it can function as a tape recorder.

いま上記の如く構成した本実施例の作用につい
て説明する。
The operation of this embodiment configured as described above will now be explained.

いま、スイツチ2および3がオンでチユーナ
8、主増幅回路6およびフイルタ回路7が動作し
ている状態において、スイツチ2をオフとした場
合においては、スイツチ3により安定化電源回路
5の入力端の接続点HとF点と同一電位の点によ
り、第3図に示す本実施例の作用は第1図に示し
た実施例と全く同じである。この場合はトランジ
スタ10のベースをH点に接続してあつてもF点
に接続してあつても変化はない。
Now, when switches 2 and 3 are on and tuner 8, main amplifier circuit 6 and filter circuit 7 are operating, if switch 2 is turned off, switch 3 will turn on the input terminal of stabilized power supply circuit 5. Since the connection points H and F are at the same potential, the operation of the embodiment shown in FIG. 3 is exactly the same as that of the embodiment shown in FIG. In this case, there is no difference whether the base of the transistor 10 is connected to the H point or the F point.

つぎにいま仮りにトランジスタ10のベースが
F点に接続されている場合を考え、スイツチ3の
みをオフにした場合、主増幅回路6の電源と安定
化電源回路5すなわちチユーナ8の電源ラインは
切り離され、H点の電位は、コンデンサC1と切
離されているためスイツチ3のオフと同時に急激
に低下し、ミユーテイング制御信号が遅れ、チユ
ーナ8が先に振られてポツプ音の発生時点より前
にミユーテイング制御信号が発生せず、ポツプ音
を完全に抑制することができない場合が生ずる。
Next, suppose that the base of the transistor 10 is connected to point F, and if only the switch 3 is turned off, the power supply of the main amplifier circuit 6 and the power supply line of the stabilizing power supply circuit 5, that is, the tuner 8, will be disconnected. Since the potential at point H is disconnected from capacitor C1 , it drops rapidly at the same time as switch 3 is turned off, and the muting control signal is delayed, causing tuner 8 to swing first and before the pop sound occurs. In some cases, the muting control signal is not generated and the popping sound cannot be completely suppressed.

しかるに本実施例においてはトランジスタ10
のベースをフイルタ回路7より小さい時定数で電
圧が減少するH点(図示はしていないが端子AA
の負荷は大容量コンデンサを含まず、殆ど抵抗で
接地されている。)に接続したためスイツチ3の
オフとともにH点の電位はE点の電位より急激に
低下しスイツチ2のオフとほとんど同時にトラン
ジスタ10はオン状態となりミユーテイング制御
信号がトランジスタ10のコレクタから発生す
る。一方、スイツチ2のオフ後、H点の電圧が
V4より低下するときチユーナ8の出力は振られ
てポツプ音を発生するが、トランジスタ10のオ
ン状態になる時点の方が早いために完全にポツプ
音が抑制される。
However, in this embodiment, the transistor 10
The base of the filter circuit 7 is connected to the H point where the voltage decreases with a time constant smaller than that of the filter circuit 7 (terminal AA is not shown).
The load does not include a large capacitor and is mostly grounded through a resistor. ), the potential at point H drops sharply from the potential at point E when switch 3 is turned off, and almost at the same time as switch 2 is turned off, transistor 10 is turned on and a muting control signal is generated from the collector of transistor 10. On the other hand, after switch 2 is turned off, the voltage at point H is
When the voltage drops below V4 , the output of the tuner 8 swings and generates a pop sound, but since the transistor 10 turns on earlier, the pop sound is completely suppressed.

また、本実施例に示した回路によれば、スイツ
チ3がオフ状態で、カセツトテープを装入しテー
プレコーダとして動作させた場合、H点の電位は
端子AAの負荷を介して零でトランジスタ10は
オン状態を継続しミユーテイング制御回路1から
のミユーテイング制御信号は継続して出力され
る。しかるにミユーテイング制御回路1のミユー
テイング信号はトランジスタ14のベースに印加
され、トランジスタ14および15をオン状態に
する様に働くが、この場合スイツチ4からの電圧
V1がトランジスタ13のベースに印加されてい
るため、トランジスタ13はオフ状態となり、ト
ランジスタ15のコレクタから第2のミユーテイ
ング制御信号は出力されない。
Further, according to the circuit shown in this embodiment, when the switch 3 is in the OFF state and a cassette tape is inserted and the device is operated as a tape recorder, the potential at the H point becomes zero through the load of the terminal AA, and the potential of the transistor 10 becomes zero. continues to be in the on state, and the muting control signal from the muting control circuit 1 continues to be output. However, the muting signal of the muting control circuit 1 is applied to the base of the transistor 14 and acts to turn on the transistors 14 and 15, but in this case, the voltage from the switch 4 is
Since V 1 is applied to the base of transistor 13, transistor 13 is turned off, and the collector of transistor 15 does not output the second muting control signal.

また一方、スイツチ3をオフ状態にし、かつテ
ープレコーダとして動作させない場合、すなわち
カセツトテープを装入しない場合には、トランジ
スタ13のベース電位は零であり、トランジスタ
13のコレクタにはコンデンサC1またはC2の電
荷による電圧が印加され、トランジスタ13はオ
ンとなつている。またミユーテイング制御信号発
生回路1からのミユーテイング制御信号によりト
ランジスタ14および15はオン状態となり、第
2のミユーテイング制御回路12からミユーテイ
ング制御信号が発生する。
On the other hand, when the switch 3 is turned off and the device is not operated as a tape recorder, that is, when no cassette tape is loaded, the base potential of the transistor 13 is zero, and the collector of the transistor 13 is connected to a capacitor C1 or C. 2 is applied, and the transistor 13 is turned on. Further, the mutating control signal from the mutating control signal generation circuit 1 turns on transistors 14 and 15, and the second mutating control circuit 12 generates a muting control signal.

ここでツエナーダイオード11の作用について
説明する。トランジスタ10が発生するミユーテ
イング制御信号の初期値は電源+Bの電圧V1
り若干低い電圧となつている。また第2のミユー
テイング制御信号回路12を動作させるための電
圧関係は、トランジスタ13のエミツタの電圧が
トランジスタ14のベースの電圧と同等以上の値
である必要がある。すなわち、テープレコーダと
して動作させないときにおいてトランジスタ13
がオン状態であつても、トランジスタ15をオン
状態にするためにはトランジスタ14のコレクタ
電圧すなわちトランジスタ14がオンであればほ
ぼトランジスタ14のエミツタ電圧が、トランジ
スタ15のエミツタ電圧すなわちほぼトランジス
タ13のエミツタ電圧よりVBE分だけ低い必要
がある。また、トランジスタ14のベース電圧は
トランジスタ14のエミツタ電圧よりVBE分だ
け高いときトランジスタ14はオン状態となる。
従つてトランジスタ13のエミツタ電圧がトラン
ジスタ14のベース電圧と同等以上である必要が
ある。
Here, the action of the Zener diode 11 will be explained. The initial value of the muting control signal generated by the transistor 10 is a voltage slightly lower than the voltage V1 of the power supply +B. Further, the voltage relationship for operating the second muting control signal circuit 12 requires that the voltage at the emitter of the transistor 13 be equal to or higher than the voltage at the base of the transistor 14. That is, when not operating as a tape recorder, the transistor 13
In order to turn on the transistor 15 even when the transistor 15 is on, the collector voltage of the transistor 14, that is, if the transistor 14 is on, the emitter voltage of the transistor 14 is approximately equal to the emitter voltage of the transistor 15, that is, approximately the emitter voltage of the transistor 13. It needs to be lower than the voltage by VBE. Further, when the base voltage of the transistor 14 is higher than the emitter voltage of the transistor 14 by VBE, the transistor 14 is turned on.
Therefore, the emitter voltage of transistor 13 needs to be equal to or higher than the base voltage of transistor 14.

一方、スイツチ2または3をオフとした場合、
第2図により説明した如くE点の電位と、トラン
ジスタ13のエミツタすなわちF点の電位とは逆
転するため、ツエナーダイオード12がないと、
E点の電位とF点の電位が逆転した時点で上記の
理由によつてトランジスタ15のコレクタからミ
ユーテイング制御信号が発生しない事になる。従
つてツエナーダイオード12によつてミユーテイ
ング制御信号発生回路1からのミユーテイング制
御信号のレベルを必要最小限にまで低下させる。
そこでトランジスタ13〜15は十分長い期間オ
ン状態に維持することができて、第2のミユーテ
イング制御回路12から十分長いミユーテイング
制御信号を得ることができる。
On the other hand, if switch 2 or 3 is turned off,
As explained with reference to FIG. 2, the potential at point E and the potential at the emitter of transistor 13, that is, point F, are reversed, so without Zener diode 12,
At the time when the potential at point E and the potential at point F are reversed, no muting control signal is generated from the collector of transistor 15 for the above-mentioned reason. Therefore, the Zener diode 12 lowers the level of the muting control signal from the muting control signal generating circuit 1 to the minimum necessary level.
Therefore, the transistors 13 to 15 can be maintained in the on state for a sufficiently long period, and a sufficiently long muting control signal can be obtained from the second muting control circuit 12.

以上説明した如く本考案によれば、電源のオフ
時のチユーナからのポツプ音を完全に抑制するこ
とができるとともに、ポツプ音を抑制するための
ミユーテイング制御信号発生回路はきわめて簡単
に構成することができる。
As explained above, according to the present invention, it is possible to completely suppress the pop sound from the tuner when the power is turned off, and the muting control signal generation circuit for suppressing the pop sound can be configured extremely easily. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例のブロツク図、第2
図は本考案の一実施例の作用の説明に供する図、
第3図は本考案の他の実施例のブロツク図であ
る。 1……ミユーテイング制御信号発生回路、2,
3および4……スイツチ、5……安定化電源回
路、6……主増幅回路、7……フイルタ回路、8
……チユーナ。
Fig. 1 is a block diagram of an embodiment of the present invention;
The figure is a diagram for explaining the operation of an embodiment of the present invention.
FIG. 3 is a block diagram of another embodiment of the present invention. 1... Muting control signal generation circuit, 2,
3 and 4...Switch, 5...Stabilized power supply circuit, 6...Main amplifier circuit, 7...Filter circuit, 8
...Chiyuna.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 電源と、スイツチと、該スイツチを介して該電
源に接続される第1の端子を有し、該第1の端子
から供給される電圧が第1の所定値以上であると
き安定した電圧をチユーナに供給する安定化電源
回路と、該スイツチを介して該電源と接続され、
該チユーナからの音声信号を増幅出力する出力回
路とを備える音響機器において、該出力回路に第
2の端子を設け、該スイツチオン時において、該
第1の端子に供給される電圧値より小さく、かつ
該第1の所定値より大きい電圧を該第2の端子に
供給する手段と、該スイツチオフ時において、該
第2の端子の電圧が該第1の端子の電圧より遅く
該第1の所定値に降下する時定数手段とを設け、
該第1および第2の端子間にスイツチング素子を
設け、該スイツチオフ時において該第1の端子に
供給される電圧が第1の所定値に降下する前に、
該スイツチング素子よりミユーテイング制御信号
を出力させることを特徴とするミユーテイング制
御信号発生回路。
It has a power supply, a switch, and a first terminal connected to the power supply via the switch, and tunes a stable voltage when the voltage supplied from the first terminal is equal to or higher than a first predetermined value. a stabilized power supply circuit that supplies power to the power supply; and a stabilized power supply circuit that is connected to the power supply via the switch;
An audio device comprising an output circuit for amplifying and outputting an audio signal from the tuner, wherein the output circuit is provided with a second terminal, and when the switch is turned on, the voltage value supplied to the first terminal is smaller than the voltage value supplied to the first terminal, and means for supplying a voltage greater than the first predetermined value to the second terminal, and when the switch is turned off, the voltage at the second terminal reaches the first predetermined value later than the voltage at the first terminal; a descending time constant means;
A switching element is provided between the first and second terminals, and before the voltage supplied to the first terminal drops to a first predetermined value at the time of the switch-off,
A muting control signal generation circuit characterized in that the switching element outputs a muting control signal.
JP3811580U 1980-03-25 1980-03-25 Expired JPS6138266Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3811580U JPS6138266Y2 (en) 1980-03-25 1980-03-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3811580U JPS6138266Y2 (en) 1980-03-25 1980-03-25

Publications (2)

Publication Number Publication Date
JPS56140212U JPS56140212U (en) 1981-10-23
JPS6138266Y2 true JPS6138266Y2 (en) 1986-11-05

Family

ID=29633642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3811580U Expired JPS6138266Y2 (en) 1980-03-25 1980-03-25

Country Status (1)

Country Link
JP (1) JPS6138266Y2 (en)

Also Published As

Publication number Publication date
JPS56140212U (en) 1981-10-23

Similar Documents

Publication Publication Date Title
JPH05315856A (en) Power amplifier
US5488258A (en) Circuit for muting noises in a power amplifier
US4380809A (en) Automatic power supply system
JPS6138266Y2 (en)
JPH0793537B2 (en) Muting method
JPS6145622Y2 (en)
JPH09162647A (en) Audio signal amplifier circuit
JPS628972B2 (en)
US3943385A (en) Time switch circuit having a switch-back time delay
JPH10327021A (en) Voltage supply circuit for amplifier
JPH075598Y2 (en) In-vehicle equipment current detection circuit
JP3283284B2 (en) Automatic playback volume correction circuit
US4435844A (en) Remote control circuit
JPH0526810Y2 (en)
JPS628601Y2 (en)
JPS6112581Y2 (en)
JPS6042499Y2 (en) Muting signal generation circuit
JPS6327480Y2 (en)
JPS6240807A (en) Muting circuit
JP4712489B2 (en) Mute circuit
JPH11163648A (en) Sound muting circuit
JPH0136361Y2 (en)
JPH024500Y2 (en)
JPS599446Y2 (en) Muting control signal generation circuit
JP3071123B2 (en) Radio and television receivers