JPS6137540U - 記憶保護機能付メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は、本考案の一実施例のブロック図、第２図は、
第１図の部分ブ冶ツク図、・、第３図は、使用例のブロ
ック図、第４図ａおよびｂは使用例めメモリ●マツブ及
びアクセス条件レジスタの設定モデルである。 １・・・・・・アクセス条件判定部、２・・・・・・メ
モリ部、３・・・・・・アドレス・バス、４・・・・・
・・データ・バス、５・・・・・・チップセレクト信号
、６・・・・・・書込信号、７・・・・・・読出信号、
８・・・・・・アクセス情報入力、９・・・・・・アク
セス情報入力ストローブ、１０・・曲アクセス条件設定
ストローブ、１１・・・・・・不当アクセス割込出力、
１２・・・・・・メモリ・許可信号、１３・・・・・・
アクセス情報ラッチ、コンパレータ、１５・・・・・・
アクセス条件レジスタ、１６・・・・・・ＣＰＵ条件部
、，１７・・・・・・アクセス●プログラム・アドレス
条件部、１８・・・・・・読出・書込条件部、１９，２
０・・・・・・内部パス、２１・・・・・・ＣＰＵ，２
２・・・・・・メモリ、２３・・・・・・アドレス・デ
コーダ、２４・・・・・・ＣＰＵメモリ●ライト信号、
２５・・・・・・ＣＰＵメモリ・リード信号、２６・・
・・・・ＣＰＵアドレス●バス、２７…・・・ＣＰＵデ
ータ・バス、２８・・・・・・オペコード・フェツチ信
号、２９・・・・・・割込入力。

Claims (1)

【実用新案登録請求の範囲】
1. 内部に記憶部とアクセス条件判卵回路をもち、該アクセ
   ス条件判定回路の判定によりメモリデータの読み出し、
   書き込みを許可もしくは禁止し、不当なアクセスに対し
   ては警告信号を出すこと令特徴とする記憶保護機能付メ
   モリ。