JPS6136927A - シリコン結晶盤に横方向ドーパント密度勾配を作る方法と装置 - Google Patents

シリコン結晶盤に横方向ドーパント密度勾配を作る方法と装置

Info

Publication number
JPS6136927A
JPS6136927A JP15586785A JP15586785A JPS6136927A JP S6136927 A JPS6136927 A JP S6136927A JP 15586785 A JP15586785 A JP 15586785A JP 15586785 A JP15586785 A JP 15586785A JP S6136927 A JPS6136927 A JP S6136927A
Authority
JP
Japan
Prior art keywords
silicon crystal
electrolyte
crystal disk
mask
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15586785A
Other languages
English (en)
Inventor
ヘルムート、フエル
ウルリツヒ、ゲゼーレ
ラインハルト、シユテングル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to CA000487758A priority Critical patent/CA1237540A/en
Publication of JPS6136927A publication Critical patent/JPS6136927A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体デバイス用のシリコン結晶板に所望
の横力向ドー・ぐント密度勾配を作る方法に関するもの
で、pnn接合佳作際のイオン注入又は拡散をマスクす
る保護層構造を使用し、イオン注入マスクの17さはp
n接合面の所債プロフィール例適合させるため周縁に向
ってpn接合面の形に対応して変化させる。このような
マスクを製作する装置もこの発明の対象である。
この発明の情況を明らかにするためまず第1図乃至第6
図について説明rる。
pn接合は基本的には適当なドーパント原fの適当数を
イオン注入によって結晶基扱kfi人ね、ろことによっ
て作られる。続く熱処理(例えば900℃1時間)によ
り注入されたドーパント原子は基板内深くまで拡散し、
第1図に示すよう(て特性的なドーパント・プロフィー
ルを形成する。この場合pn接合3は、マスク2を使用
して注入されたド−/<ント密度がシリコン結晶盤1の
基底ドービ/グ密度捷で低−Fする深さに形成される。
pn接合而面の位置を決定するドーパント密度ブロフィ
ールは温度処理の種類の外に注入されたドーパント原子
の数にも関係する。他の条件が等しければ注入さハた原
子の数シ);減少するに従ってpn接合の位置は淡くな
る。4は回り込み拡故によって作られたpn接合3の側
面構造を表わす。この構造は強い湾曲を示し、破壊電圧
を低下させる。第1図に示すようにマスク縁端2aは急
な段になっている。
第2図に示すような高い破壊電圧に利して望ましいpn
接合の深めプロフィールは原理的には注入されたドー・
ぐント量を横方向に変化させることによって作ることが
できるが、技術的には注入装置内でイオン流を横方向に
変化させることは不可能である。ただし7リコン結晶に
注入された原子密度の変化は注入イオンを種々の割合で
吸収する層を設けることによって達成可能である。この
方法は以前から集積回路の製作に利用さ九ているもので
、吸収層としてはフ第1・レジスト、酸化ケイ素その肋
の材料の注入マスクが使用される。しかし公知のマスク
製造法ではマスク層の厚さは=iC一定である(第1図
参照)。従って注入原子密度には2・つの値だけが可能
である。
横力向4(おいての注入密度の連続的変化は、第2図V
こ示すように吸収層の傾斜縁端面の丁の部分だけで可能
である。この、゛^合pn接合面6の1illl 傍部
分4の湾曲は小さくなっている。
第3図に注入ドーパント密度、!=pn接合(3゜4)
の深さXの間の定量的関係を示す。
〔従来の技術〕
pn接合面の湾曲を小さくすることは、平坦な接合面の
縁端部にフィールド環を拡散させるかエツチングにより
溝を作ることによって達成される。別の方法としてはシ
リコン板のpn接合部を!l!械的1て適当な形状とす
る。
これらの方去は既に文献ブリツカ−著[ザイリスタ物理
J (A、s]=cher: ThyrjBj;or 
Physjcs。
5printer Verlag、 1976 ) 1
98− 241頁に記載され公知である。
雑誌「固体電子工学J (5olid 5tate E
lec−tronics、  19. 1976.  
p、659〜667)の記載により、pn接合の空間的
湾曲を小さくするだめの傾斜した縁端面が一定厚さの酸
化シリコンマスクの構造化の前にイオン注入を行って乱
された表面層を形成させることによって作られることは
公知である。横方向と垂直方向においてのエツチング特
性の差に基きマスク開口部のエツチングに際して傾斜し
たマスクプロフィールが作られる。しかしpn接合面の
湾曲部の拡がりは数μmに過ぎないから、広い範囲に亘
って注入ドーパント密度の連続的な横方向変化を必要と
する電力用半導体デバイスの製作には採用不可能である
〔発明が解決しようとする問題点〕
この発明の目的は、イオン注入又は拡散に際して第2図
に示すようなpn接合面の横方向プロフィールが広い範
囲(30乃至500μmの部分)に亘って形成されるよ
うに、シリコン結晶盤上に設けられたイオン注入マスク
の厚さを適当に変化させる方法を提供することである。
この々スフ製造方法は再現性が良く又半導体デバイスの
製造過程に対して完全に両立性のものでなければならな
い。
〔問題点の解決手段〕
この目的は冒頭に挙げた方法において、イオン注入マス
クをシリコン結晶盤表面VCシリコン・電解液接触を利
用して電気化学法によって作り、その除光VCよって電
流を誘起することによって達成される。
光誘起をリソグラフィによって作られた光照射マスクを
通して行わせることもこの発明の枠内にある。このマス
クは所望の注入ドーパント密度分布1c対応して場所に
よって光透A度を異にする構造を持ち、電解液中に値か
九だンリコン結晶盤の表面に設けられる。
〔作用効果〕
この発明はシリコン・電解質接触の次の二つの特殊性能
を利用するものである。
(1)シリコン・電解質接触は電圧を印加したときンヨ
ットキ接触として作用し、一方の向き(n型シリコンの
褐肝ンリコンが正、p型ンリコンの場合シリコンが負)
の電流を阻IFする。しかし光照射によって電流を、誘
起することが可能で、それによって流れる電流は照射光
束と間車な関係にある。(この詳細は文献「太陽電池の
結晶の高速成長と特性化に関する平板太陽電池アレープ
ロジェクトリサーチフォーラム報告書」(Procee
dings  of  the  Flat−Plat
e  5olarArray  Project  R
e5earch  Forum  on  theH4
gh−8peed  Growth  and  0h
aract;erizatjOnof  Crysta
ls  for  5olar  Ce1ls、  J
ulyl 983、 Port St、 Lucie、
 Florida )中のしノルマン(Lehmann
) 、  フェル(Fall ) +ベルネウィツッ(
Bθrnθwi tz)およびグラーブマイエル(Gr
abmθ1er)の報告に記載さ九ている。) (2)シリコン・電解質接触を通しての電流は常に化学
反応を伴う。逆極性シリコン・電解質接触にお・いて光
照射により誘起された?4流に伴う1ヒ学反応として可
能なものは次のろつである。
a)フッ素を含む電解質+’imよりn型/す7ンへの
多孔室シリコンの形成。こねはトとしてフッ素濃度によ
って決する時定の電流密度(+II以下の電流密度にト
・いて生ずる。
b)酸素を含む電解質中でn型/IJ :Jンへの陽極
酸化物の形成。これはそれぞtの電解質に特有の電流密
度値以下において生ずる。
C)適当な電解質からのp/シリコンの陽イオンの析出
こノ1らの3種の反応を利用して第2図に示tようなイ
オン注入マスクを容易に製作することができる。
この発明の一つの実施列においては光照射マスクの透光
性が灰色段によらず、印刷技術において良く知られてい
る重力形、六角形又は41i形の完全非透光性ぼ点で作
られた微細模様によるものになっている。この照射マス
クは最高のドーピング密度とするシリコン結晶盤部分て
対応する個所は不透光性となり、ドーパントが注入され
ない部分に対応する個所は透光性となり、それらの中間
に当る部分に対応する個所は部分透光性となっている。
マスク層の透光度と所望されたドーパント密度の間の関
係は次の連鎖で表わされる公知の関連に基いて容易に求
めることができる。
pn接合の深さ =f(注入ドーパント密度)注入ドー
パント密度−f(注入マスク厚さ)注入マスク厚さ =
f(電気化学反応時の光流)ここでf(・・・・ )は
括弧内の事項の関数であることを示している。
このようにして作られた照射マスクを対象シリコン盤上
に投影する。照射には白色光又は単色光を使用すること
ができる。
この発明の種々の実施態様は特許請求の範囲第2項以下
に示されている。
この発明による方法は第4図に構成の概略を示した装置
を使用して実施される。この装置でFi、シリコン結晶
盤1がこの結晶盤に密接し対電極13を取り付けたテフ
ロン環16と電源乙に導く接続線14.15で構成され
る電解セル内に置かれる。
可調整電源6によりシリコン結晶盤1は逆方向極性に電
圧を印加されるから、その光照射された部分だけに電流
が流れる。この局部的に流れる電流の大きさは照射光束
とシリコン盤上に置かれた照射マスク10の局部的の透
光度に関係して定められる。成長した層例えば陽極酸化
物層の厚さは照射光束によって簡単に与えられる。従っ
て全体として照射マスク10の局部的厚さの分布に対応
する密度分布をもつ層が成長する。この層はそのままあ
るいは続いて行われる緻密化、再酸化等のコンデインヨ
ニング処理の後にイオン注入マスクとして使用すること
ができる。シリコン結晶盤1への照射マスク10の投影
はコンデンザ系11を含む光源12と投像光学系9から
成る照明装置によって行われる。7は電解液8の蓋とな
る透光性の板である。
〔実施例〕
6種の実施例についてこの発明を更に詳細に説明する。
実施例1 シリコン結晶盤1はn型シリコンとする。イオン注入に
際してイオンを吸収する層は多孔質シリコン又は51o
2から成る。この層は予め作られている多孔質7917
層の選択酸化によって作るこきができる。電解液8はこ
の場合フッ素イオンの水溶液例えば5%フッ化水素酸水
溶液が使用される。電源6の正極は導線15によってシ
リコン盤1に結ばれ、負極は導線14によって化学的に
不活性の電極13例えば白金電極に結ばれる。最大照射
個所の電流は印加重用により数m A / cm2  
程度に制限さ7]る。電流密度の最適値は使用される処
理系に関係して定められる。こ2’Yらの条件のドにシ
リコン結晶盤1−):に析出した多孔質7917層の厚
さは照射光束と電流通流時間によって1NIJ御するこ
とができる。この7937層はイオン注入が終った後例
えば20%苛性カリ溶液に浸す等の簡単なエツチングに
よって除去されるので、そのiまイオン注入マスクとし
て使用することができる。層析出後に続く工程段におい
て酸化した後使用してもよい。この酸化は例えば700
℃の低温度で行われるから、シリコン結晶盤自体はほと
んど酸化されない。イオン注入後の酸化物の溶解除去は
公知の湿式エツチング又は乾式エツチングによる。
実施例2 シリコン結晶盤1はn型シリコンとし、イオン吸収層は
陽極酸化物で構成する。電解液にはこの場合酸化性媒質
を使用し、例えば4  ?rの硝酸カリウムを50m1
の水を含むエチレングリコールに溶かしたものとする。
これ以外の電解液の使用も可能であり、例えば10チ硝
酸も有利である。電源6の正極は導線15によってンリ
コン盤1に結び、その負極は導IIJ14によって74
電極13に結ぶ。最適電流密度はここでも使用される系
に関係するが、10チ硝酸に対しては一例として4 m
AA2が有利であった。この電流密度に必要な電圧は時
間と共に上昇し5vから100vの間にある。電流によ
ってシリコン結晶盤1の表面に形成される層はこの場合
多孔質の5i02  (陽極酸化物)から成り、その厚
さは局部的の電流密度従って照射光束によって決定され
る。その外に陽極酸化の時間にも関係することは当然で
ある。形成された陽極酸化物は直接イオン注入マスクと
して使用可能であり、公知の方法により溶解除去するこ
とができる。
実施例5 シリコン結晶盤はn型シリコンとし、イオン吸収層は金
属例えばニッケルで作る。電解液8はニッケル塩の水溶
液とし、場合によってpH値調整物質を加える。電源乙
の負極は導線14によってシリコン結晶盤1と結び、そ
の正極は導線15によって対電極13に接続する。金属
の析出は照射光強度に応じて照明個所に起る。その際尤
の一部が形成された金属層に吸収されるため電流が時間
と共に低丁することを1算に入れておかなければならな
い。ただし金属の代りに透明な導電性化合物例えば酸化
スズを析出させることも可能である。
このようにして作られた層は直接イオン注入マスクとし
て使用され、イオン注入後は公知の方法により溶解除去
することができる。
【図面の簡単な説明】
第1図と第2図は/リエ/結晶内にイオン注入によって
作られたpn接合面の断面形状を示し、第6図は注入ド
ーパント密度とpn接合面の深さの関係を示すグラフで
あり、第4図はこの発明の方法を実施する装置の概略の
構成を示す。第1図、第2図において1・・シリコン結
晶盤、2 イオン注入マスク、ろ・・pn接合面。 FIG I FIG 2 b 特開昭G1−36927(6) FIG 3 [q FIG 4

Claims (1)

  1. 【特許請求の範囲】 1)イオン注入マスクがシリコン・電解質接触(8)を
    活用して電気化学方式によりシリコン結晶盤(1)上に
    作られ、その際電解電流(14、15、6)が光の作用
    (9、10、11、12)で誘起されることを特徴とす
    るpn接合形成のためのイオン注入又は拡散をマスクす
    る保護層構造を使用し、所望のpn接合面プロフィール
    に対応してイオン注入マスクの厚さを縁端に向つて変化
    させることによりシリコン結晶盤に所望の横方向ドーパ
    ント密度勾配を作る方法。 2)電解液(8)中に置かれたシリコン結晶盤(1)上
    にリソグラフィによつて作られ所望の注入ドーパント量
    の分布に対応して透光性を異にする部分を備える照射マ
    スク(10)を通して電流の光誘起が行われることを特
    徴とする特許請求の範囲第1項記載の方法。 3)照射マスク(10)の透光度が印刷技術によつて作
    られた正方形、六角形又は矩形の不透光性ドットの微細
    模様によつて設定されることを特徴とする特許請求の範
    囲第2項記載の方法。 4)照射マスク(9、10)を電解液(8)中に置かれ
    たシリコン結晶盤して投影した後単色光(11、12)
    によりシリコン結晶盤を逆方向極性とし、光の作用の下
    にシリコン結晶盤上に成長した層が所望の層厚プロフィ
    ールを示すまで電解液に接触させておくことを特徴とす
    る特許請求の範囲第1項乃至第3項の一つに記載の方法
    。 5)正極性のn型シリコン結晶盤と、電解液としてのフ
    ッ素イオン水溶液と、対電極(13)としての化学的に
    不活性の電極とを使用し、電流密度を5乃至20mA/
    cm^3の範囲に選ぶことを特徴とする特許請求の範囲
    第1項乃至第4項の一つに記載の方法。 6)5%フッ化水素酸溶液を使用することを特徴とする
    特許請求の範囲第5項記載の方法。 7)多孔質シリコンから成る形成層を700℃付近の温
    度において酸化し、SiO_2層とすることを特徴とす
    る特許請求の範囲第5項記載の方法。 8)正極性としたn型シリコン結晶盤(1)を使用し、
    酸化剤で置換した水溶液を電解液(8)とし、不活性材
    料の電極(13)を対電極とし、1乃至5mA/cm^
    2範囲の電流密度と10乃至40Vの範囲の電圧による
    ことを特徴とする特許請求の範囲第1項乃至第4項の一
    つに記載の方法。 9)電解液(8)としてエチレングリコールに溶かした
    硫酸カリウムの水溶液を使用することを特徴とする特許
    請求の範囲第8項記載の方法。 10)10%硝酸溶液を使用し、電流密度を4mA/c
    m^2に、電圧を5乃至100Vの範囲に調整すること
    を特徴とする特許請求の範囲第8項記載の方法。 11)負極性としたp型シリコン結晶盤(1)を使用し
    、金属塩類又は導電性を付与する化合物を含む溶液を電
    解液(8)とし、この電解液に耐える対電極(13)を
    使用することを特徴とする特許請求の範囲第1項乃至第
    4項の一つに記載の方法。 12)電解液(8)としてニッケル塩の水溶液を必要に
    応じてpH値コントロール物質を添加して使用すること
    を特徴とする特許請求の範囲第11項記載の方法。 13)対電極(13)に白金を使用することを特徴とす
    る特許請求の範囲第1項乃至第12項の一つに記載の方
    法。 14)電解によつて形成されたイオン注入マスクをその
    本来の使用に先立つて後処理により緻密化しあるいは追
    加酸化処理を行うことを特徴とする特許請求の範囲第1
    項乃至第13項の一つに記載の方法。 15)調整可能の電圧又は電流源(6)を備える電解セ
    ル(1、8、13〜16)が使用されること、電解槽を
    覆う透光性の蓋(7)が設けられること、コンデンサ系
    (11)を持つ光源(12)と結像光学系(9)を持つ
    照射マスク(10)が設けられていることを特徴とする
    pn接合形成のためのイオン注入又は拡散をマスクする
    保護層構造を使用し、所望のpn接合面プロフィールに
    対応してイオン注入マスクの厚さを縁端に向つて変化さ
    せることによりシリコン結晶盤に所望の横方向ドーパン
    ト密度勾配を作る方法を実施する装置。
JP15586785A 1984-07-17 1985-07-15 シリコン結晶盤に横方向ドーパント密度勾配を作る方法と装置 Pending JPS6136927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CA000487758A CA1237540A (en) 1984-07-31 1985-07-30 Method of adjusting radiation image read-out conditions

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3426320.9 1984-07-17
DE3426320 1984-07-17

Publications (1)

Publication Number Publication Date
JPS6136927A true JPS6136927A (ja) 1986-02-21

Family

ID=6240860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15586785A Pending JPS6136927A (ja) 1984-07-17 1985-07-15 シリコン結晶盤に横方向ドーパント密度勾配を作る方法と装置

Country Status (2)

Country Link
EP (1) EP0168771A1 (ja)
JP (1) JPS6136927A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151475A (ja) * 1992-11-16 1994-05-31 Matsushita Electron Corp 電荷転送装置及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0286855A1 (de) * 1987-04-15 1988-10-19 BBC Brown Boveri AG Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
EP0311816A1 (de) * 1987-10-15 1989-04-19 BBC Brown Boveri AG Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0616370B1 (en) * 1993-03-16 2004-06-09 Canon Kabushiki Kaisha Semiconductor device comprising a lateral bipolar transistor including SiGe and method of manufacturing the same
DE10358985B3 (de) 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht
JP6649198B2 (ja) 2016-07-14 2020-02-19 トヨタ自動車株式会社 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3345274A (en) * 1964-04-22 1967-10-03 Westinghouse Electric Corp Method of making oxide film patterns
JPS6027179B2 (ja) * 1975-11-05 1985-06-27 日本電気株式会社 多孔質シリコンの形成方法
US4217183A (en) * 1979-05-08 1980-08-12 International Business Machines Corporation Method for locally enhancing electroplating rates
US4359485A (en) * 1981-05-01 1982-11-16 Bell Telephone Laboratories, Incorporated Radiation induced deposition of metal on semiconductor surfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151475A (ja) * 1992-11-16 1994-05-31 Matsushita Electron Corp 電荷転送装置及びその製造方法

Also Published As

Publication number Publication date
EP0168771A1 (de) 1986-01-22

Similar Documents

Publication Publication Date Title
JP2003258285A (ja) 表面凹凸構造の作製方法及び太陽電池
Cahen et al. n‐CuInSe2 based photoelectrochemical cells: Improved, stable performance in aqueous polyiodide through rational surface and solution modifications
WO1993019492A1 (de) Solarzelle mit kombinierter metallisierung und herstellungsverfahren dafür
CN105810750B (zh) 一种碳纳米管神经元器件及其制作方法
EP0175567B1 (en) Semiconductor solar cells
JPS6027179B2 (ja) 多孔質シリコンの形成方法
Rush et al. Periodic behavior in the iron/sulfuric acid system
JPS6136927A (ja) シリコン結晶盤に横方向ドーパント密度勾配を作る方法と装置
JP2810435B2 (ja) レーザ加工方法
Jayadevaiah Semiconductor‐electrolyte interface devices for solar energy conversion
Yang et al. Charge utilization efficiency and side reactions in the electrochemical mechanical polishing of 4H-SiC (0001)
CN100501924C (zh) 一种辐射能量转换芯片的制作方法
US3265599A (en) Formation of grain boundary photoorienter by electrolytic etching
US3146138A (en) Vacuum evaporated barrier for a cds crystal
Jang et al. Combinational approach of electrochemical etching and metal-assisted chemical etching for p-type silicon wire formation
Aggour et al. Photoactive silicon-based nanostructure by self-organized electrochemical processing
Lublow et al. Fractal photocorrosion of silicon electrodes in concentrated ammonium fluoride
JP2002373996A (ja) 太陽電池セルおよびその製造方法
Canto-Aguilar et al. Electrodeposition of simonkolleite as a low-temperature route to crystalline ZnO films for dye-sensitized solar cells
Wang Preparation and characterization of properties of electrodeposited copper oxide films
DE10052914A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
Singh et al. Electrochemical adsorption of metals on amorphous Se‐Ge films
EP1227524A2 (en) Solar cell and method of manufacturing same
Haneman Surfaces for photoelectrochemical cells
Liang et al. The effect of hydrogen doping on the electrochemical etching of Ion-Irradiated n-Type silicon