JPS613598U - メモリ回路 - Google Patents

メモリ回路

Info

Publication number
JPS613598U
JPS613598U JP8638284U JP8638284U JPS613598U JP S613598 U JPS613598 U JP S613598U JP 8638284 U JP8638284 U JP 8638284U JP 8638284 U JP8638284 U JP 8638284U JP S613598 U JPS613598 U JP S613598U
Authority
JP
Japan
Prior art keywords
memory circuit
chip select
select input
pull
disconnected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8638284U
Other languages
English (en)
Inventor
鶴雄 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8638284U priority Critical patent/JPS613598U/ja
Publication of JPS613598U publication Critical patent/JPS613598U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の一実施例の入力回路であり、第２図は
従来のＣＭＯＳメモリの入力回路である。 １，１′・・・・・・チップセレクト入力回路、２，２
′・・・・・・入力回路、３，３′・・・・・・ＣＭＯ
Ｓメモリ、４，４’・・・・・・ＣＳコントロール回路
、５，５′・・・・・・プルアップ抵抗、６・・・・・
・ＭＯＳ−｝ランジスタ。

Claims (1)

    【実用新案登録請求の範囲】
  1. チップセレクト入力の論理レベルにより、その入力に接
    続されたプルアップ抵抗を切断あるいは接続することを
    特徴とするメモリ回路。
JP8638284U 1984-06-11 1984-06-11 メモリ回路 Pending JPS613598U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8638284U JPS613598U (ja) 1984-06-11 1984-06-11 メモリ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8638284U JPS613598U (ja) 1984-06-11 1984-06-11 メモリ回路

Publications (1)

Publication Number Publication Date
JPS613598U true JPS613598U (ja) 1986-01-10

Family

ID=30637641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8638284U Pending JPS613598U (ja) 1984-06-11 1984-06-11 メモリ回路

Country Status (1)

Country Link
JP (1) JPS613598U (ja)

Similar Documents

Publication Publication Date Title
JPS6081660U (ja) ダ−リントントランジスタ
JPS613598U (ja) メモリ回路
JPS5942640U (ja) フリツプフロツプ回路
JPS6115834U (ja) フリツプフロツプ回路
JPS58164132U (ja) プルアツプ抵抗を内蔵したスイツチ
JPS61334U (ja) トライステ−トゲ−ト素子チツプ
JPS60101832U (ja) 相補型ｍｏｓ集積回路
JPS6045448U (ja) パワ−トランジスタ
JPS59108492U (ja) 排水栓
JPS601035U (ja) 遅延装置
JPS5883838U (ja) ゲ−ト制御回路
JPS5811330U (ja) 波形整形回路
JPS5942646U (ja) 入力回路
JPS5897800U (ja) メモリ装置
JPS6059630U (ja) 論理回路
JPS5850737U (ja) バツフア回路
JPS59149733U (ja) 相補型ｍｏｓ集積回路
JPS5933334U (ja) フリツプフロツプ回路
JPS6422052U (ja)
JPS6054334U (ja) 集積回路装置
JPS6015763U (ja) ダブル配線端子
JPS60195825U (ja) シ−ケンサ−によりプログラム制御される搬送装置
JPS60158332U (ja) リセツト回路
JPS59174741U (ja) デイジタル集積回路
JPS62175336U (ja)