JPS6134408A - Size measuring method - Google Patents

Size measuring method

Info

Publication number
JPS6134408A
JPS6134408A JP15596284A JP15596284A JPS6134408A JP S6134408 A JPS6134408 A JP S6134408A JP 15596284 A JP15596284 A JP 15596284A JP 15596284 A JP15596284 A JP 15596284A JP S6134408 A JPS6134408 A JP S6134408A
Authority
JP
Japan
Prior art keywords
signal
pulses
projected
circuit
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15596284A
Other languages
Japanese (ja)
Inventor
Isamu Tanaka
勇 田中
Mamoru Koga
古賀 守
Yoshio Tanaka
田中 淑夫
Hideo Koyanagi
小柳 英夫
Shinichiro Takayama
高山 慎一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP15596284A priority Critical patent/JPS6134408A/en
Publication of JPS6134408A publication Critical patent/JPS6134408A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/08Measuring arrangements characterised by the use of optical techniques for measuring diameters

Abstract

PURPOSE:To eliminate errors in size measurement due to floating dust, by detecting the number of pulses of a binary-coded signal corresponding to a projected area, and computing the diameter of a material under examination based on the logical output when the number of pulses is equal to the number of projected materials under examination. CONSTITUTION:Dust D other than a material under examination S is floating between an optical system 11 and a CCD12. S and D are projected on the CCD 11. An amplified picked-up image signal (a) is imparted to a comparator circuit 14 and compared with a threshold value Vth from a threshold-value setting circuit 15. An offset pulse (c), which has the pulse width corresponding to the projected area of the CCD12, is imparted to an AND gate 16 from a synchronization pulse generating circuit 18. As a result, a binary-coded signal (d), from which dummy pulses are offset, is outputted from the AND16. After the amplification in a driver 19a, the signal is transmitted to an operating part 30. The number of pulses of the binary-coded signal is detected. When the number is equal to the number of the projected materials under examination, the diameter of the material under examination is computed based on the logical output.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、被検査材が投影される撮像手段のアナログ
撮像信号を2値化し、その2値化信号と基準パルスとの
論理出力に基づき被検査材の径を算出する寸法測定方法
に関する。
Detailed Description of the Invention (a) Industrial Application Field This invention binarizes an analog imaging signal of an imaging means on which a material to be inspected is projected, and converts the binarized signal and a reference pulse into a logical output. The present invention relates to a dimension measurement method for calculating the diameter of a material to be inspected based on the diameter of the material to be inspected.

(ロ)従来技術 この種の寸法測定方法は、被検査材に平行光線を照射し
、その影を撮像素子で検知することに基づいて寸法測定
を行う。そのため、被検査材の表面から剥離したスケー
ル等の塵埃が光学系と撮像素子との間に存在すると、そ
の影が前記撮像素子で検知される。その結果、被検査材
の寸法測定結果が、実際の寸法より大きくなるという問
題を生しる。
(b) Prior Art This type of dimension measurement method performs dimension measurement based on irradiating a material to be inspected with parallel light and detecting its shadow with an imaging device. Therefore, if dust such as scale peeled off from the surface of the inspected material exists between the optical system and the image sensor, its shadow will be detected by the image sensor. As a result, a problem arises in that the dimension measurement result of the inspected material becomes larger than the actual dimension.

(ハ)目的 この発明は、前述したような浮遊する塵埃による寸法測
定結果の誤差を排除して、被検査材の寸法測定を精度よ
く行い得る寸法測定方法を提供することを目的としてい
る。
(c) Purpose This invention aims to provide a dimension measuring method that can accurately measure dimensions of a material to be inspected by eliminating errors in dimension measurement results due to floating dust as described above.

(ニ)構成 この発明に係る寸法測定方法は、被検査材が投影される
撮像手段のアナログ撮像信号を2値化し、   ゛その
2値化信号と基準パルスとの論理出力に基づき被検査材
の径を算出する寸法測定方法であって、投影領域に対応
した前記2値化信号のパルスの数を検出し、その数が投
影される被検査材の数に等しい場合に、その論理出力か
ら被検査材の径を算出することにより、光学系と撮像手
段との間に浮遊する塵埃が測定結果に及ぼす影響を排除
したものである。
(D) Structure The dimension measuring method according to the present invention binarizes the analog imaging signal of the imaging means on which the inspected material is projected, and measures the inspected material based on the logical output of the binarized signal and the reference pulse. A dimension measurement method for calculating the diameter, in which the number of pulses of the binarized signal corresponding to the projection area is detected, and when the number is equal to the number of objects to be inspected to be projected, the number of pulses is calculated from the logic output. By calculating the diameter of the inspection material, the influence of dust floating between the optical system and the imaging means on the measurement results is eliminated.

(ホ)実施例 第1図はこの発明に係る寸法測定方法の一実施例を使用
した寸法測定装置の構成を略示したブロック図である。
(E) Embodiment FIG. 1 is a block diagram schematically showing the configuration of a dimension measuring apparatus using an embodiment of the dimension measuring method according to the present invention.

この寸法測定装置は、被検査材Sの2値化信号を得るた
めの検出部10と、前記検出部10から離れて設けられ
、伝達された前記2値化信号などから被検査材Sの径を
算出するためのデータを与える演算処理部30とから構
成さ雀る。
This dimension measuring device includes a detection section 10 for obtaining a binary signal of the material S to be inspected, and a detection section 10 that is provided apart from the detection section 10 and measures the diameter of the material S to be inspected based on the transmitted binary signal and the like. It consists of an arithmetic processing section 30 that provides data for calculating .

まず、検出部10の構成を説明する。First, the configuration of the detection section 10 will be explained.

11は被検査材Sに平行光線を照射する光学系である。Reference numeral 11 denotes an optical system that irradiates the inspected material S with parallel light rays.

12は被検査材Sが投影される撮像手段として電荷結合
素子(CCD)である。前記光学系11及び・CCD1
2は、被検査材Sの周囲を回転するように構成される。
Reference numeral 12 denotes a charge coupled device (CCD) as an imaging means on which the inspected material S is projected. The optical system 11 and the CCD 1
2 is configured to rotate around the material S to be inspected.

そして、CCD12は投影像を、例えば30回走査し、
各走査ごとに撮像信号を出力する。
Then, the CCD 12 scans the projected image, for example, 30 times,
An imaging signal is output for each scan.

13はCCD12の撮像信号を増幅する増幅器である。13 is an amplifier that amplifies the imaging signal of the CCD 12.

14は増幅された撮像信号aを一方入力として与えられ
る比較回路である。
14 is a comparison circuit to which the amplified image signal a is given as one input.

15は、前記比較回路14のしきい値vthを設定する
しきい値設定回路である。
15 is a threshold setting circuit for setting the threshold value vth of the comparison circuit 14;

16は、比較回路14の出力すを一方入力として与えら
れるANDゲートである。
16 is an AND gate to which the output of the comparison circuit 14 is applied as one input.

17はCCD12の転送タイミング等を与えるクロツタ
パルス発生回路である。
Reference numeral 17 denotes a clock pulse generation circuit that provides the transfer timing of the CCD 12, etc.

18はクロックパルスを与えられ、CCD12、AND
ゲート16等へ所定の同期パルスを与える同期信号発生
回路である。
18 is given a clock pulse, CCD 12, AND
This is a synchronization signal generation circuit that provides a predetermined synchronization pulse to the gate 16 and the like.

19a及び19bは、通常、検出部10から離れて設け
られる演算処理部30に所定の信号を伝達するためのド
ライバである。ドライバ19aは、ANDゲート16の
出力である2値化信号dを、ドライバ19bは、同期信
号発生回路18から与えられた走査同期パルスeをそれ
ぞれ増幅して出力する。          1次に、
演算処理部30の構成を説明する。
19a and 19b are drivers for transmitting predetermined signals to the arithmetic processing section 30, which is usually provided apart from the detection section 10. The driver 19a amplifies and outputs the binary signal d which is the output of the AND gate 16, and the driver 19b amplifies and outputs the scanning synchronization pulse e given from the synchronization signal generation circuit 18. Firstly,
The configuration of the arithmetic processing section 30 will be explained.

31a及び31bは検出部1oから送られた各信号を受
信す条ためのレシーバである。
31a and 31b are receivers for receiving each signal sent from the detection unit 1o.

32は受信された2値化信号dのパルスの数を計数する
カウンタである。
32 is a counter that counts the number of pulses of the received binary signal d.

33は基準パルス発生回路である。CCD12の画素寸
法に関連して、基準パルス−個当たりに相当する長さが
予め定められている。
33 is a reference pulse generation circuit. In relation to the pixel size of the CCD 12, the length corresponding to one reference pulse is predetermined.

34は2値化信号d及び基準パルスfを与えられるAN
Dゲートである。
34 is an AN to which the binary signal d and the reference pulse f are applied.
This is the D gate.

35はANDゲート34の出力を与えられるカウンタで
ある。
35 is a counter to which the output of the AND gate 34 is applied.

36はカウ、ンタ35の計数値をラッチするランチ回路
である。
36 is a launch circuit that latches the count value of the counter 35.

37はラッチ回路36の出力を順次加算し、その加算値
を蓄える加算回路である。
Reference numeral 37 denotes an adder circuit that sequentially adds the outputs of the latch circuit 36 and stores the added value.

38はカウンタ32の出力に基づき、2値化信号dに2
つ以上のパルスが含まれている走査の回数を計数するカ
ウンタである。
38 is based on the output of the counter 32 and adds 2 to the binary signal d.
A counter that counts the number of scans that contain more than one pulse.

39は、カウンタ32、ラッチ回路36、加算回路37
、カウンタ38等をIIJ!IIする制御回路である。
39 is a counter 32, a latch circuit 36, and an addition circuit 37.
, counter 38 etc. IIJ! This is a control circuit that performs II.

次に、上述した構成を備えた寸法測定装置の動作説明を
通じて、この実施例に係る寸法測定方法を説明する。第
2図は、第1図に示した各部の動作波形図を示している
Next, the dimension measuring method according to this embodiment will be explained by explaining the operation of the dimension measuring apparatus having the above-described configuration. FIG. 2 shows an operation waveform diagram of each part shown in FIG. 1.

光学系11とCCD12との間に、被検査材Sの他に塵
埃りが浮遊し1いるとする。そのため、CCD12には
、被検査材Sと塵埃りとが投影される。
It is assumed that there is dust floating between the optical system 11 and the CCD 12 in addition to the inspected material S. Therefore, the inspected material S and dust are projected onto the CCD 12.

増幅されたCCD12の撮像信号aが比較回路14に与
えられる。第2図(a)において、slは被検査材Sに
よる信号、s2は一埃りによる信号、s3はダミー信号
である。
The amplified imaging signal a of the CCD 12 is given to a comparison circuit 14. In FIG. 2(a), sl is a signal caused by the material to be inspected S, s2 is a signal caused by a single dust, and s3 is a dummy signal.

比較回路14において、撮像信号aは、しきい値設定回
路15から与えられるしきい値vthと比較される。そ
の比較出力bはANDゲート16に与えられる。AND
ゲート16は、同期パルス発生回路18から、同図(C
)に示すCCD12の投影領域に対応したパルス幅を持
つ消去パルスCを与えられる。その結果、ANDゲート
16は、同図+d)に示すようなダミーパルスが消去さ
れた2値化信号dを出力ずる。この2値化信号dはドラ
イバ19aで増幅された後、演算処理部30に伝送され
る。
In the comparison circuit 14, the image signal a is compared with a threshold value vth given from a threshold setting circuit 15. The comparison output b is applied to an AND gate 16. AND
The gate 16 is supplied from the synchronization pulse generation circuit 18 in the same figure (C
) is given an erasing pulse C having a pulse width corresponding to the projection area of the CCD 12. As a result, the AND gate 16 outputs a binary signal d from which the dummy pulse has been removed, as shown in +d) in the figure. This binary signal d is amplified by the driver 19a and then transmitted to the arithmetic processing section 30.

また、同期パルス発生回路18から発せられた走査同期
パルスeは、ドライバ19bで増−幅された後、演算処
理部30に伝送される。
Further, the scanning synchronizing pulse e generated from the synchronizing pulse generating circuit 18 is amplified by the driver 19b and then transmitted to the arithmetic processing section 30.

演算処理部30のレシーバ31aで受信された2値化信
号dは、カウンタ32及びANDゲート34に与えられ
る。ANDゲート34は、前記2値化信号dと基準パル
スfとの論理積出力をカウンタ35を与える。したがっ
て、カウンタ35の計数値が一走査においてCCD12
に投影された影の長さを示すデータ(以下、「計測デー
タ」という)となる。この計測データはラッチ回路36
に与えられる。ラッチ回路36は、走査同期パルスj(
eと同じ)を入力したとき、前記計測データを保持して
、これを加算回路37に与える。その後、カウンタ35
の計測データは制御回路39によりリセットされる。
The binarized signal d received by the receiver 31a of the arithmetic processing section 30 is given to the counter 32 and the AND gate 34. The AND gate 34 provides a logical product output of the binary signal d and the reference pulse f to the counter 35. Therefore, the count value of the counter 35 is
This data indicates the length of the shadow projected on the object (hereinafter referred to as "measurement data"). This measurement data is stored in the latch circuit 36.
given to. The latch circuit 36 has a scan synchronization pulse j(
(same as e) is input, the measurement data is held and given to the addition circuit 37. After that, counter 35
The measurement data of is reset by the control circuit 39.

一方、カウンタ32は、2値化信号dに2つ以上のパル
スを含む場合に、同II!Ulh)に示すように2値化
信号dの2番目のパルスの立ち上がりに同期してデータ
無効パルスgを出力する。このパルスgはカウンタ38
及び制御回路39に与えられる。カウンタ38は、入力
するデータ無効パルスgの数を計数する。
On the other hand, when the binarized signal d contains two or more pulses, the counter 32 detects II! As shown in (Ulh), a data invalidation pulse g is output in synchronization with the rising edge of the second pulse of the binarized signal d. This pulse g is detected by the counter 38
and the control circuit 39. The counter 38 counts the number of input invalid data pulses g.

データ無効パルスgを与えられた制御回v!139は、
前記ラッチ回路36にリセットパルスhを与える。
Control times v given data invalid pulse g! 139 is
A reset pulse h is applied to the latch circuit 36.

その結果、ランチ回路36に保持された前記計測データ
が消去される。また、この場合、制御回路39から加算
回路37に加算パルスiが発せられないので、加算回路
37は前記ランチされた計測データを加算演算の対象か
ら除外する。このように、2値化信号に2つ以上のパル
スが含まれたときの計測データは無視される。
As a result, the measurement data held in the launch circuit 36 is erased. Further, in this case, since the addition pulse i is not issued from the control circuit 39 to the addition circuit 37, the addition circuit 37 excludes the launched measurement data from the addition calculation target. In this way, measurement data when the binarized signal contains two or more pulses is ignored.

逆に、2値化信号に一個のパルスのみが含まれる場合は
、前記光学系11とCCD 1’2との間に、塵埃りが
浮遊していないことを意味する。この場合、制御回路3
9は、加算回路37に同図(ilに破線で示したような
加算パルスiを出力する。その結果、このときにラッチ
回路36に保持されている計測データは、加算回路37
に蓄えられている計測データに加算される。このように
して、2値化信号に1個のパルスが含まれている場合の
計測データのみが、順次加算されて加算回路37に蓄え
られる。
Conversely, if the binary signal contains only one pulse, it means that no dust is floating between the optical system 11 and the CCD 1'2. In this case, the control circuit 3
9 outputs an addition pulse i as shown by a broken line in the figure (il) to the addition circuit 37.As a result, the measurement data held in the latch circuit 36 at this time is output to the addition circuit 37.
It is added to the measurement data stored in . In this way, only the measurement data when the binarized signal includes one pulse are sequentially added and stored in the adding circuit 37.

上述したような動作は、CCD12の走査ごとに行われ
る。しかして、前述したようにCCD12の走査は測定
精度を上げるため、予め定められた回数(例えば、30
回)行われる。制御回路39には、この走査回数が予め
設定されている。制御回路39は、同図tJ)に示すよ
うな走査同期パルス(同9 te)に示す走査同期パル
スの時間軸を短縮して示しである)を与えられ、その数
を計数する。入力した走査同期パルスjの数が、前記予
め設定された数になると、制御回路39は図示しない次
段のマイクロコンピュータにデータ読み込み可iを知ら
せる信号kを与える。信号kが発せられた後、データ読
み込み時間tを経過すると、制御回路39は加算回路3
7及びカウンタ38にリセットパルスmを与える。また
、制御回路39は走査同期パルスを与えられるごとに、
カウンタ32にリセットパルスを与えて、走査ごとにそ
の内容を消去する。
The above-described operation is performed every time the CCD 12 scans. As mentioned above, the CCD 12 scans a predetermined number of times (for example, 30
times) is carried out. The number of scans is preset in the control circuit 39. The control circuit 39 is given a scan synchronization pulse as shown in tJ) (the time axis of the scan synchronization pulse shown in 9te in the same figure is shortened), and counts the number thereof. When the number of input scan synchronization pulses j reaches the preset number, the control circuit 39 gives a signal k to the next stage microcomputer (not shown) to inform it that data can be read i. When the data reading time t has elapsed after the signal k is issued, the control circuit 39 starts the addition circuit 3
7 and counter 38 with a reset pulse m. Furthermore, each time the control circuit 39 is given a scan synchronization pulse,
A reset pulse is applied to the counter 32 to erase its contents for each scan.

前記マイクロコンピュータは、演算処理部30の加算回
路37に蓄えられた計測データの加算値及びカウンタ3
8の計測値をそれぞれ読み込む。カウンタ38は、加算
回路37に加算されなかった走査回数を表示している。
The microcomputer calculates the sum of the measurement data stored in the addition circuit 37 of the arithmetic processing section 30 and the counter 3.
Read each measurement value of 8. The counter 38 displays the number of scans that have not been added to the adding circuit 37.

このマイクロコンピータは、前記予め定められた走査回
数(例えば、30回)から前記カウンタ38の計数値を
差し引き、その値で加算回路37の加算値を除算する。
This microcomputer subtracts the count value of the counter 38 from the predetermined number of scans (for example, 30 times), and divides the added value of the adder circuit 37 by that value.

例えば、30回の走査の内、浮遊塵埃の影響が2回あれ
ば、カウンタ38の計数値は2となる。したがって、マ
イクロコンピ−タは加算回路37の加算値を28で除算
する。
For example, if the influence of floating dust occurs twice out of 30 scans, the count value of the counter 38 will be 2. Therefore, the microcomputer divides the added value of the adder circuit 37 by 28.

こあように、塵埃が浮遊していたときに走査されること
によって得られた計測データを除いたデータの平均値が
算出される。この平均値と、基準パルス−個当たりに相
当する長さく例えば、1画素の長さに相当した13μm
)とが乗算されることにより、被検査材Sの径が求めら
れる。
In this way, the average value of the data excluding measurement data obtained by scanning when dust was floating is calculated. This average value and the length corresponding to each reference pulse, for example, 13 μm, which corresponds to the length of one pixel.
), the diameter of the material S to be inspected is determined.

なお、撮像信号aを2値化するための手段は、上述の実
施例で述べた手段に限られない。例えば、撮像信号aを
微分し、その微分波形を適宜に処理した後、フリップフ
ロップに与えることにより2値化信号を得ることも可能
である。そして、このようにすることにより、撮像信号
aに含まれる直流レベルの変動の影響を避けることがで
きる。
Note that the means for binarizing the image pickup signal a is not limited to the means described in the above embodiment. For example, it is also possible to obtain a binarized signal by differentiating the image signal a, processing the differentiated waveform appropriately, and then applying it to a flip-flop. By doing so, it is possible to avoid the influence of fluctuations in the DC level included in the image pickup signal a.

また、上記実施例では、被検査材Sが1個であったため
、2値化信号に含まれるパルスが2以上の場合に、その
計測データを無視した。したがって、仮に被検査材Sの
数が2個である場合は、2値化信号に含まれるパルスが
3個以上の場合に、その計測データが無視されることに
なるのは言うまでもない。
Further, in the above embodiment, since there was one material S to be inspected, if the number of pulses included in the binarized signal was two or more, the measurement data was ignored. Therefore, it goes without saying that if the number of materials S to be inspected is two, and the number of pulses included in the binarized signal is three or more, the measurement data will be ignored.

(へ)効果 この発明に係る寸法測定方法は、2値化信号のパルスの
数が、被検査材Sの数よりも多い場合、その走査によっ
て得られた計測データを無視し、他の計測データから被
検査材Sの径を算出している。
(F) Effect: In the dimension measuring method according to the present invention, when the number of pulses of the binary signal is greater than the number of inspected materials S, the measurement data obtained by scanning is ignored, and other measurement data are ignored. The diameter of the inspected material S is calculated from

したがって、この発明によれば、光学系と撮像手段との
間に浮遊する塵埃により、測定結果に誤差が生じること
を防止できるので、精度の高い寸法測定を行うことがで
きる。
Therefore, according to the present invention, it is possible to prevent errors in measurement results due to dust floating between the optical system and the imaging means, so that highly accurate dimensional measurements can be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係る寸法測定方法の一実施例を使用
した寸法測定装置の構成を略示したブロック図、第2図
は、第1図に示した各部の動作波形図を示している。 10・・・検出部、11・・・光学系、12・・・CC
D、14・・・比較回路、30・・・演算処理部、32
.35.38・・・カンウタ、33・・・基準パルス発
生回路、34・・・ANDゲート、37・・・加算回路
、39・・・制御回路。
Fig. 1 is a block diagram schematically showing the configuration of a dimension measuring device using an embodiment of the dimension measuring method according to the present invention, and Fig. 2 shows an operation waveform diagram of each part shown in Fig. 1. . 10... Detection unit, 11... Optical system, 12... CC
D, 14... Comparison circuit, 30... Arithmetic processing section, 32
.. 35.38...Counter, 33...Reference pulse generation circuit, 34...AND gate, 37...Addition circuit, 39...Control circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)被検査材が投影される撮像手段のアナログ撮像信
号を2値化し、その2値化信号と基準パルスとの論理出
力に基づき被検査材の径を算出する寸法測定方法におい
て、投影領域に対応した前記2値化信号のパルスの数を
検出し、その数が投影される被検査材の数に等しい場合
に、その論理出力から被検査材の径を算出することを特
徴とする寸法測定方法。
(1) In a dimension measurement method in which the analog imaging signal of the imaging means on which the inspected material is projected is binarized, and the diameter of the inspected material is calculated based on the logical output of the binarized signal and a reference pulse, the projection area A dimension characterized in that the number of pulses of the binarized signal corresponding to the digitized signal is detected, and when the number is equal to the number of the inspected materials to be projected, the diameter of the inspected material is calculated from the logical output. Measuring method.
JP15596284A 1984-07-25 1984-07-25 Size measuring method Pending JPS6134408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15596284A JPS6134408A (en) 1984-07-25 1984-07-25 Size measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15596284A JPS6134408A (en) 1984-07-25 1984-07-25 Size measuring method

Publications (1)

Publication Number Publication Date
JPS6134408A true JPS6134408A (en) 1986-02-18

Family

ID=15617337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15596284A Pending JPS6134408A (en) 1984-07-25 1984-07-25 Size measuring method

Country Status (1)

Country Link
JP (1) JPS6134408A (en)

Similar Documents

Publication Publication Date Title
US5319442A (en) Optical inspection probe
KR850000855B1 (en) The inspection device of hurt
EP0123370B1 (en) Electro-optical imaging system with diagnostic facility
JPH07146113A (en) Laser displacement meter
JPH0135295B2 (en)
JP4215220B2 (en) Surface inspection method and surface inspection apparatus
JPS6134408A (en) Size measuring method
JPH0222424B2 (en)
JPS6134407A (en) Size measuring method
JPS62261008A (en) Apparatus for detecting condition inside tunnel
JPH0663746B2 (en) Dimension measurement method
JP3262924B2 (en) Binarization method
RU2052771C1 (en) Apparatus for testing articles
SU1200305A1 (en) Device for reading information
JPH0718814B2 (en) Surface inspection device
SU1670805A1 (en) Television direction finder
JPS6140502A (en) Measurement of dimension
JPH1164246A (en) X-ray image pickup device
SU1498201A1 (en) Analogue-computational tomograph
SU1506272A1 (en) Method and apparatus for determining zone with nonuniform illumination
JPS63215953A (en) Defect inspector
SU1383417A1 (en) Device for reading out images
JPS62249009A (en) Tunnel crack detector
JP2980437B2 (en) Ultrasonic flaw detector
JPH0212562Y2 (en)