JPS6133653Y2 - - Google Patents

Info

Publication number
JPS6133653Y2
JPS6133653Y2 JP133580U JP133580U JPS6133653Y2 JP S6133653 Y2 JPS6133653 Y2 JP S6133653Y2 JP 133580 U JP133580 U JP 133580U JP 133580 U JP133580 U JP 133580U JP S6133653 Y2 JPS6133653 Y2 JP S6133653Y2
Authority
JP
Japan
Prior art keywords
phototransistor
power supply
bias power
collector
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP133580U
Other languages
Japanese (ja)
Other versions
JPS56104156U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP133580U priority Critical patent/JPS6133653Y2/ja
Publication of JPS56104156U publication Critical patent/JPS56104156U/ja
Application granted granted Critical
Publication of JPS6133653Y2 publication Critical patent/JPS6133653Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案はフオトトランジスタのバイアス回路
に関するものである。
[Detailed description of the invention] This invention relates to a bias circuit for phototransistors.

第1図は従来の光検知を行うフオトトランジス
タのバイアス回路を示し、1は第1のバイアス電
源、2は電源スイツチ、3は光源となるランプ、
4はしや光体5はフオトトランジスタ、6は電流
制限抵抗7はトランジスタ、8は光検知のしきい
値を定める抵抗、9はトランジスタ7のコレクタ
負荷抵抗、Vcは制御信号であつて負荷10に加
えられる。その様な従来回路に於て、しや光体4
でしや光中スイツチ2に閉路した時、抵抗8トラ
ンジスタ7のベースエミツタと抵抗6を通してフ
オトトランジスタ5のコレクタに電源が印加され
る。この時フオトトランジスタのコレクタとベー
ス間の容量を通してベースに電流が流れる。この
電流は電流増幅されてコレクタに流れる。すなわ
ちフオトトランジスタのコレクタエミツタ間は等
価的にコレクタベース間容量の電流増幅率倍の容
量を持つ。フオトトランジスタがダーリントン接
続になつている時は電流増幅率は10万倍位有りコ
レクタベース間容量は10PFとするとコレクタエ
ミツタ間等価容量は1μFにもなる。従つて抵抗
6が100KΩとすれば時定数は0.1秒になりスイツ
チ2を閉路してから0.1秒位の間フオトトランジ
スタ5のコレクタ電流が流れる。これはしや光し
ていないのと同じであつてトランジスタ7がオン
となり制御信号Vcが電源電位に達して負荷10
が駆動される。すなわち従来回路では電源を投入
した時に一時的にしや光をしない状態と同じにな
る欠点があつた。
FIG. 1 shows a conventional bias circuit for a phototransistor that performs light detection, where 1 is a first bias power supply, 2 is a power switch, 3 is a lamp serving as a light source,
4 hash and light body 5 is a phototransistor, 6 is a current limiting resistor 7 is a transistor, 8 is a resistor that determines the threshold of light detection, 9 is a collector load resistance of the transistor 7, Vc is a control signal and a load 10 added to. In such a conventional circuit, the light body 4
When the optical switch 2 is closed, power is applied to the collector of the phototransistor 5 through the resistor 8, the base emitter of the transistor 7, and the resistor 6. At this time, current flows to the base of the phototransistor through the capacitance between the collector and base. This current is amplified and flows to the collector. That is, the capacitance between the collector and emitter of the phototransistor is equivalent to the current amplification factor times the capacitance between the collector and base. When the phototransistor is Darlington connected, the current amplification factor is about 100,000 times, and if the collector-base capacitance is 10PF, the collector-emitter equivalent capacitance is 1 μF. Therefore, if the resistor 6 is 100KΩ, the time constant is 0.1 seconds, and the collector current of the phototransistor 5 flows for about 0.1 seconds after the switch 2 is closed. This is the same as no light emitting, and the transistor 7 is turned on, the control signal Vc reaches the power supply potential, and the load 10
is driven. In other words, the conventional circuit had the disadvantage that when the power was turned on, the light would temporarily disappear and no light would be emitted.

この考案は上記欠点に鑑みなされたもので、電
源投入時にフオトトランジスタの誤動作を防止す
るため電源のスイツチ動作とは無関係なバイアス
電源を備えたフオトトランジスタのバイアス回路
を提供するものである。
This invention was developed in view of the above-mentioned drawbacks, and provides a phototransistor bias circuit that is equipped with a bias power supply that is independent of the switching operation of the power supply in order to prevent the phototransistor from malfunctioning when the power is turned on.

以下、この考案について、第2図に示す一実施
例を用いて説明する。
This invention will be explained below using an embodiment shown in FIG.

第2図において、11は第2のバイアス電源で
あり、12は第2のバイアス電源11をフオトト
ランジスタ5のコレクタに印加するための抵抗で
ある。
In FIG. 2, 11 is a second bias power supply, and 12 is a resistor for applying the second bias power supply 11 to the collector of the phototransistor 5.

本考案によると第2のバイアス電源11によつ
てフオトトランジスタ5のコレクタエミツタ間は
常時バイアスされている。従つてスイツチ2を閉
路した時にテープ4によりしや光されていれば、
フオトトランジスタのコレクタ電圧は、第2のバ
イアス電源の電圧に達しているのでトランジスタ
7の通電を防ぐことができる。これは下記の条件
の時である。
According to the present invention, the collector-emitter of the phototransistor 5 is always biased by the second bias power supply 11. Therefore, if the tape 4 illuminates when the switch 2 is closed,
Since the collector voltage of the phototransistor reaches the voltage of the second bias power supply, it is possible to prevent the transistor 7 from being energized. This occurs under the following conditions.

V1−VBE×R+R/R< V11×R+R/R12+R+R…(1) この(1)式の左辺はトランジスタ7がオンになる
時のフオトトランジスタ5のコレクタ電圧を示
し、右辺はスイツチ2が開路中のフオトトランジ
スタ5のコレクタ電圧を示す。但しランプ3はO
オームとしVBEはトランジスタ7のベースエミツ
タ順方向電圧である。
V 1 −V BE ×R 8 +R 6 /R 8 < V 11 ×R 8 +R 6 /R 12 +R 6 +R 8 …(1) The left side of this equation (1) is the phototransistor when transistor 7 is turned on. 5, and the right side shows the collector voltage of phototransistor 5 when switch 2 is open. However, lamp 3 is O.
VBE is the base-emitter forward voltage of transistor 7.

この様な条件を満足し得ぬ時は第3図のごとく
抵抗6と直列にダイオード13を挿入することに
より次の(2)式に示す条件でもよい。
If this condition cannot be satisfied, the condition shown in the following equation (2) may be achieved by inserting a diode 13 in series with the resistor 6 as shown in FIG.

V1−VBE×R+R/R<V11 …(2) 以上のようにこの実施例によるとスイツチ2を
閉じてもトランジスタ7がオンにならず、従来の
欠点をなくしたフオトトランジスタのバイアス回
路を構成することができ、しや光体としてテープ
を用いた場合、テープの始め又は終りを検知する
回路に応用できるものである。
V 1 −V BE ×R 8 +R 6 /R 8 <V 11 ...(2) As described above, according to this embodiment, even if the switch 2 is closed, the transistor 7 does not turn on. A transistor bias circuit can be constructed, and when a tape is used as a light source, it can be applied to a circuit that detects the beginning or end of the tape.

以上説明したようにこの考案は、第2のバイア
ス電源を用いたので、電源投入時においても正常
は回路を構成することができ実用的効果の大なも
のである。
As explained above, since this invention uses the second bias power supply, the circuit can be configured normally even when the power is turned on, and has a great practical effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のフオトトランジスタのバイアス
回路の一例を示す回路図、第2図はこの考案の一
実施例を示す回路図。第3図はこの考案の他の実
施例を示す回路図である。 図において、1は第1のバイアス電源、2はス
イツチ、4はフオトトランジスタ、11は第2の
バイアス電源である。なお、図中同一符号は同一
又は相当部分を示す。
FIG. 1 is a circuit diagram showing an example of a conventional phototransistor bias circuit, and FIG. 2 is a circuit diagram showing an embodiment of this invention. FIG. 3 is a circuit diagram showing another embodiment of this invention. In the figure, 1 is a first bias power supply, 2 is a switch, 4 is a phototransistor, and 11 is a second bias power supply. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] フオトトランジスタと、第1のバイアス電源
と、第1のバイアス電源をスイツチを介して前記
フオトトランジスタのエミツタコレクタ間に加え
る回路と、第2のバイアス電源と、この第2のバ
イアス電源を前記フオトトランジスタのエミツタ
コレクタ間に加える回路とを備え、第1のバイア
ス電源の前記スイツチの開閉とは無関係に第2の
バイアス電源がフオトトランジスタに加えられる
ことを特徴としたフオトトランジスタのバイアス
回路。
a phototransistor, a first bias power supply, a circuit that applies the first bias power supply between the emitter collector of the phototransistor via a switch, a second bias power supply, and a circuit that applies the second bias power supply to the phototransistor. and a circuit applied between the emitter and the collector of the transistor, wherein a second bias power source is applied to the photo transistor regardless of whether the switch of the first bias power source is opened or closed.
JP133580U 1980-01-09 1980-01-09 Expired JPS6133653Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP133580U JPS6133653Y2 (en) 1980-01-09 1980-01-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP133580U JPS6133653Y2 (en) 1980-01-09 1980-01-09

Publications (2)

Publication Number Publication Date
JPS56104156U JPS56104156U (en) 1981-08-14
JPS6133653Y2 true JPS6133653Y2 (en) 1986-10-01

Family

ID=29598219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP133580U Expired JPS6133653Y2 (en) 1980-01-09 1980-01-09

Country Status (1)

Country Link
JP (1) JPS6133653Y2 (en)

Also Published As

Publication number Publication date
JPS56104156U (en) 1981-08-14

Similar Documents

Publication Publication Date Title
KR900008769A (en) Gain control amplifier circuit
KR860001636A (en) Oscillator / Demodulator Circuit for Inductive Proximity Switch
JPS6133653Y2 (en)
JPS5762774A (en) Output voltae control circuit
KR920005460A (en) Amplification circuit
JPS6024020Y2 (en) DC 2-wire proximity switch
KR900019538A (en) Driver circuit
JP2545220Y2 (en) Darlington connection output circuit
JP2697006B2 (en) Output circuit
JPH02103289U (en)
JPS5912135U (en) Flash discharge emitter that responds to the brightness of the subject
JPH0242073Y2 (en)
KR880000917Y1 (en) Function switching circuit
JPH0112349Y2 (en)
JPS62151726A (en) Photosensor
KR920013898A (en) Automatic Gain Control Method and Circuit of Transistor
JPS6361012U (en)
JPH01129667U (en)
JPH0428320U (en)
JPS63113332U (en)
JPH01137629U (en)
KR880014507A (en) LED Drive Integrated Circuit
JPH03101134U (en)
JPS63151020U (en)
JPH01113828U (en)