JPS6130759B2 - - Google Patents

Info

Publication number
JPS6130759B2
JPS6130759B2 JP54045528A JP4552879A JPS6130759B2 JP S6130759 B2 JPS6130759 B2 JP S6130759B2 JP 54045528 A JP54045528 A JP 54045528A JP 4552879 A JP4552879 A JP 4552879A JP S6130759 B2 JPS6130759 B2 JP S6130759B2
Authority
JP
Japan
Prior art keywords
channel
vinhall
width
drain
equation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54045528A
Other languages
English (en)
Other versions
JPS54144890A (en
Inventor
Watoson Uainaru Arubaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS54144890A publication Critical patent/JPS54144890A/ja
Publication of JPS6130759B2 publication Critical patent/JPS6130759B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Hall/Mr Elements (AREA)

Description

【発明の詳細な説明】 この発明は一般的に磁界感知装置、特に全体的
に電界効果トランジスタ形の半導体磁気感知に関
する。
この発明は係属中の米国特許出願通し番号第
812298号及び同第701339号に記載されている様な
単一チヤネル装置の改良である。
電界効果トランジスタ形磁気感知装置の開発に
は相当の努力が払われている。従来の装置の動作
は一般的に、電界効果トランジスタ内のソースと
1つ又は更に多くのドレインとの間を流れる担体
に対して、従来はローレンツ偏向と考えられてい
る作用を加えることであつた。これによつてドレ
イン電流に不平衡を生じ、ドレインから差の信号
出力を取出す。例えばIBM Technical
Disclosure Bulletin誌、第13巻、第12号(1971年
5月号)、第3633頁、又は英国特許第1243178号を
参照されたい。この場合、FET磁気感知装置
が、電界効果トランジスタのチヤネルの両端に2
つ又は3つのドレインとソースとを持つている。
公知の様に、チヤネル内の電流の流れを制御する
為に、こういう装置には適当なゲート並びに絶縁
酸化物層も形成されている。
上に述べた英国特許では、ゲートに適当な電圧
を印加することにより、導電チヤネルとして作用
する反転層を設定する。こうして形成された実効
的な導電チヤネルがソースと2つ又は3つのドレ
インとの間に伸びる。ソースが大地に接続され、
ドレインが抵抗負荷を介して電源電圧に接続され
る。抵抗負荷は同じ値であつてよい。周知の様
に、ソース、ドレイン及びゲートに適当な電圧を
加えて装置を動作させると、ソースとドレインと
の間に電流が流れる。この電流の流れは、電荷担
体の通路と交差する磁界によつて発生されたロー
レンツ力によつて偏向させることが出来ると考え
られていた。これが周知の従来技術であり、前掲
英国特許に記載されている様に、ローレンツ偏向
力がチヤネルの片側に電荷を蓄積させ、反対側か
らは欠乏させて、逐には電荷の変化によつて発生
された電界が磁界によるものと相等しく且つ反対
向きの力を電荷担体に加えると考えられている。
電荷担体の偏向に対抗する様にチヤネル内に電
荷の蓄積が起こるというこの従来の考えから、こ
ういう形式の電界効果トランジスタ構造では、比
較的幅の広いチヤネルが使われていた。これは、
相互作用、即ち電荷の蓄積が目立つ程起らない様
にして、電荷担体を偏向させる場所を設ける為で
ある。勿論、幅の広いチヤネルは幅の狭いチヤネ
ルよりも、通す電流は比例的に大きくなる。差動
様式では、少数の電流担体(チヤネルの中心に近
いもの)だけが実際にその通路で偏向され、一方
のドレインの代りに他方のドレインに入る。従つ
て、幅の広いチヤネルを持つ装置では、多数の担
体が、ローレンツ偏向の影響を受けない様な形
で、出力ドレインに於けるドレイン電流に相加わ
る。これは、負荷抵抗に発生される雑音電圧が、
幅の狭いチヤネルの装置の場合より大きいことを
意味する。更に、チヤネル内で比較的小さな割合
の担体しか偏向されて、信号を発生することは出
来ないから、発生された信号レベルは、発生され
た雑音レベルに較べて比較的小さく、希望する程
ではない。更に、この形式のチヤネルの幅が相対
的に一層大きい為、装置の分解能、即ち出力信号
を発生する担体を偏向させる為に利用することが
出来る磁界の一番幅の狭い帯も減少する。
幅の広いチヤネル、即ちチヤネル幅が一番小さ
いドレイン又はソースの幅又は素子の間隔よりも
大きい様なチヤネルを使うことは、従来、チヤネ
ルの境界に沿う空乏区域の幅を無視するか又は認
識していなかつたことを表わす。いずれにせよ、
この様な幅の広いチヤネルを用いた装置に於ける
従来の空乏区域は、従来のチヤネル幅にとつて意
味のない部分であつた。これと対照的に、この発
明では、チヤネル内の空乏区域の幅がチヤネル幅
全体の重要な部分を構成する。これはチヤネル幅
が非常に小さく、空乏区域が幅全体の比較的大き
な部分を構成するからである。
若干異なる形式の従来の装置は、ソース及び1
つ又は更に多くのドレインが半導体材料の基板内
に埋設された異なる導電型の材料を用いたバイポ
ーラ(PM)又は接合装置を使う。例えば米国特
許第3714559号、同第3829883号、同第3167663号
及び同第3731123号を参照されたい。これらの特
許に記載されている様に、FET形の磁界感知装
置に伴う大きな問題は、十分な帯域幅条件で、許
容し得る様な信号対雑音比を持つ十分大きな出力
信号が得られる様に、高い感度を達成するのが困
難であることであつた。
前掲米国特許第3714559号及び同第3829883号に
は、ゲートをトランジスタの閾値より低い値にバ
イアスし、第1のドレインを接合の基板に対する
なだれ降伏が生ずる様にバイアスすると共に、第
2及び第3のドレインをその接合のなだれ降伏に
必要な値より低い電圧にバイアスする様な形で動
作させる多重ドレイン形FET磁界検出装置が記
載されている。この動作用式では、電界効果トラ
ンジスタのチヤネルは実効的には導電する様にな
つていない。その為、この装置の動作にとつて
は、電界効果トランジスタの構造が不可欠ではな
い。即ち、この様式では電界効果トランジスタと
しては動作せず、チヤネルは存在しないからであ
る。これらの米国特許には、少なくとも1つのド
レインが基板と同じ導電型であるが、更に著しく
ドープされている様な別の実施例も記載されてい
る。この装置はソース拡散部と接合との間に電流
を発生して、装置がみかけ上一層ダイオードの様
に動作する様になつている。装置は、高い感度、
比較的大きな信号出力及び良好な信号対雑音比を
持つと言われているが、明記されている様に、電
界効果トランジスタとして動作するものではな
い。これらは磁界によつて方向転換された正孔を
加速する様に作用し、偏向された形の少数担体が
感度を改善するものと考えられる。なだれ降伏を
制御すること、並びにソースからドレインへ正孔
電流を流れさせるのに十分な正孔と電子の対を発
生することの困難さが、域る用途では望ましくな
いことがある。出来ることであれば、トランジス
タとして動作させる電界効果トランジスタ構造内
で、多数担体チヤネル電流を使う方が一層望まし
いと考えられる。
前掲米国特許第3167663号及び同第3731123号に
は、PN接合形(バイポーラ)の他の磁界検出装
置が記載されている。こういう装置は本質的にダ
イオードとして動作し、外部磁界を印加すること
によつて、電流の流れを変え、或いは向きを定め
ることが出来る。こういう装置は、注入した担体
がローレンツ偏向によつて偏向して、担体の流れ
が横方向に変位し、2つ又は更に多くのPN接合
のドレインの間に差の出力信号が生ずる様な大電
流領域で動作するものと考えられている。こうい
う装置は本来的に大電流であり、磁界を感知する
ことが出来るが、雑音電流現象の影響を一層受け
易い。
今述べた米国特許と同様な形式の装置が米国特
許第3593045号に記載されている。この場合、半
導体装置内のPN接合に発生された注入電子のビ
ームが、電界又は磁界により、1つ又は更に多く
の標的へ偏向されると考えられる。然し、この装
置は、電界効果トランジスタとして動作するもの
ではない。この特許に記載されている様に、典型
的には200ボルト程度の比較的大きなバイアス及
び駆動電圧を必要とすることも不便であり、電界
効果集積回路に使うには不適当である。
従来或る程度の開発並びに研究がなされている
別の分野は、例えば米国特許第3448353号に記載
されている様な電界効果ホール装置である。この
米国特許に記載されているものが典型的である
が、こういう装置は電界効果装置内での担体の偏
向を直接的に利用するのではなく、入力及び出力
接続部に対して横方向の担体の等電位線のローレ
ンツ偏向によつて生じたオフセツト電圧を利用す
る。ホール装置は長さ対幅の比が比較的小さい
(大体3対1未満)のが普通であり、現在では周
知の様に、幅と長さを同じにして動作させるのが
最善である。更にホール装置の出力信号は、やは
り周知の様に、担体速度に比例し、担体の数には
比例しない。これは、担体のビームを偏向させて
ドレインに差の出力信号を取出す様な形で動作さ
せる電界効果トランジスタ構造ではないから、チ
ヤネルのいずれかの側に設けたホール出力プロー
ブからの電圧出力だけを使うことが出来る。前掲
英国特許に記載されている様な前述の差動偏向電
界効果構造の場合の様に、1つ又は更に多くのド
レインに実際の信号電流が得られる方が好まし
い。
この他の関連した従来技術として、米国特許第
3714523号又はIBM Technical Disclosure
Bulletin誌、第14巻、第11号(1972年4月号)、
第3420頁に記載される様な幅が比較的大きい電界
効果トランジスタのチヤネルに於ける電流の流れ
の状態を制御する電荷結合装置がある。この米国
特許の装置は、磁界の検出感度が高い。ドレイン
からゲート電極に戻り結合をして、ゲート電極を
差別的に制御することにより、正帰還をかけ、こ
の米国特許に記載されている様に極めて感度のよ
い装置を作ることが出来る。この形式の電荷結合
装置は増幅率も持ち、一層大きな出力信号を発生
する為に使うことが出来る。然し、こういう装置
は幅が比較的大きく、電流が一層大きいから、雑
音出力電圧も一層大きくなることが考えられる。
使われている帰還機構によつて雑音も同じ様に増
幅される。勿論、こういう装置の幅が大きいこと
は、チヤネルの両側にある空乏区域がチヤネル幅
全体にとつてあまり問題にならない部分であるこ
とを意味している。
上に述べた従来の難点にかんがみ、この発明の
目的は、チヤネル電流が比較的小さいと共に、適
当な信号帯域幅及び出力電圧レベルで高い信号対
雑音比が得られる様に雑音電圧出力が非常に小さ
い、改良された高感度チヤネル導電型磁界感知装
置を提供することである。
この発明の別の目的は、長さ対幅の比が比較的
大きいことを特徴とする2つのフイラメント形チ
ヤネルを持ち、2つのフイラメント形チヤネルの
間にあつて、それらを電気的に接続する結合チヤ
ネル領域で発生されたローレンツ電圧によつて駆
動される空乏変調機構により、電荷担体に対する
幅の狭い局限された導電区域を左又は右に最大限
に偏向させることが出来る様にした、改良された
チヤネル導電型感知装置の構造を提供することで
ある。
この発明の別の目的は、フイラメント形チヤネ
ルの合計の幅の比較的大きな割合になるような比
較的幅の広い空之区域を設けた、改良されたチヤ
ネル導電型感知装置を提供することである。
この発明の前述の目的を達成する為、比較的長
くて幅が狭い相隔たる少なくても2つの導電チヤ
ネルをエンハンスメント又はデプリーシヨン動作
様式のいずれかの形で設け、各々の導電チヤネル
は、該チヤネル内の非空乏面積に比例して、その
両側に沿つて比較的幅の広い空乏領域を持つてい
る。この明細書では、こういう装置を、以下説明
する他のチヤネル導電型装置と区別する為に、ロ
ーレンツ結合形バンホール双チヤネル装置と呼
ぶ。
一般に個々のバンホール装置を限定する為に使
われる幅及び長さのパラメータが、導電チヤネル
のフイラメント形を表わす。各々の導電チヤネル
は、該チヤネルの夫々の側に沿つた空乏区域の幅
の少なくとも2倍に等しい最小の幅を有する。こ
の幅はバンホール幅がゼロであることに対応す
る。この装置の長さはソースとドレインとの間で
導電チヤネルに短絡又は降伏が起こらない様にす
るのに十分な長さでなければならない。
この様にして定めた長さ対幅の比の範囲は、磁
界感知装置の導電チヤネルが、従来考えられてい
たものよりも大体1桁又は2桁(10-1乃至10-2
幅が狭くなる様なものである。この点から、空乏
区域の境界によつて限定される電荷担体チヤネル
の偏向が起るメカニズムと、この様な感知装置に
於ける雑音の原因とを検討する。
動作のメカニズムと雑音の原因とが正しく理解
されれば、従来よりもずつと高い感度並びに大き
な信号対雑音比を持つ装置を作ることが出来る。
この発明によると、普通経験される350ガウスの
磁界で、50対1乃至300対1以上の信号対雑音比
も実際に達成された。
次にこの発明を図面について説明する。図面に
ついて動作様式と雑音の或る原因をも詳しく解析
する。
この発明の動作理論並びにこの発明が同様な装
置と区別される特性を説明する。然し、最初に幾
つかの点について述べておく必要がある。先ず、
感度を最良にするには、この発明で言うローレン
ツ結合形双チヤネルVinhall装置は、他の同様な
装置と容易に区別される。Vinhall装置は2つの
導電チヤネルを持つことを特徴とし、従来とは対
照的に、これらの導電チヤネルは物理的に達成し
得る限り、幅狭く作られる。現在利用し得る写真
製版技術の範囲並びに分解能により、2.5ミクロ
ン(0.1ミル)程度の幅を持つ導電チヤネルを有
するVinhall装置を作ることが出来る。然し、チ
ヤネルを更に幅狭く作ることが一番望ましい。
この発明では、各々の独立したVinhallチヤネ
ル幅は、全体のチヤネル幅から、チヤネル内の空
乏区域の幅の2倍を差引いた値と定義する。各々
のチヤネルの最小Vinhall幅は、少なくとも或る
程度の電流の流れを支える為に、少なくとも数百
オングストローム単位である。現在利用し得る製
造方法に於ける分解能の一番幅の狭い限界では、
この様な狭い導電チヤネルを構成することは出来
ない。然し、実際に形成することが出来る一番幅
の狭いチヤネルでも適切に動作する。上に述べた
様な一層幅の狭いチヤネルが達成された時、最良
の感度並びに改善された性能が得られる。
半導体基板のチヤネルを形成する現在の方法で
は、物理的なチヤネルの全体の幅は約2.5ミクロ
ン(0.1ミル又は2.54×104Å)である。従つて、
この発明の考えは、導電チヤネルを作る為に利用
し得る技術によつて完全に実現することは出来な
いが、その為に制約されるものと解釈してはなら
ない。動作能力の点から定義した最小幅又はそれ
に近い様な達成し得る一番幅の狭いチヤネルが、
好ましい実施例になるということである。
2番目に、この発明で言うローレンツ結合形双
チヤネルVinhall装置は、別異の形式の電荷担体
流れ偏向検出装置である。この装置は、所謂ホー
ル装置とは全く異なる様式で、磁界感知装置とし
て動作する。1つの違いは、この発明の装置が、
電荷担体の流れを含む実際の空乏区域の境界を偏
向させることによつて動作し、2つ又は更に多く
の出力ドレインでその効果を検出することであ
る。
もう1つの違いは、この発明の装置に於ける担
体の流れの境界並びに独立のチヤネル電流が、一
定速度であるか或いは速度勾配を持つ担体の流れ
に対し、チヤネルの空乏区域の幅を変調すること
によつて変えられることである。この発明の装置
と対照的に、ホール装置は電流出力信号を発生せ
ず、実際に、ホール装置の出力端子から、その動
作を著しく妨げずに電流を取出すことは出来な
い。
後で説明するが、ホール装置の出力は、その導
電チヤネル内の担体速度勾配が存在することに依
存している。この勾配がなければ、意味を持つ様
な信号は発生されない。更に、ホール装置は速度
勾配の如何によつて左右され、担体の数によつて
は左右されない。作用し得るホール装置は、チヤ
ネル内の等電位線を回転させてホール・プローブ
のオフセツト電圧出力を誘起する速度勾配がチヤ
ネル内にあることを必要とするということが出来
る。ホール出力プローブ(1つ又は複数)から意
味のある様な電流を取出そうとすれば、等電位線
の偏向パターンが歪むことにより、装置の動作が
劣化する。
ここで説明するローレンツ結合形双チヤネル
Vinhall装置は、何等速度勾配なしに効果的に動
作し、速度勾配の代りに、各チヤネル内を移動す
る担体の速度の大きさ並びにその数と、ローレン
ツ結合チヤネル内の担体速度に依存する。
3番目に、更に重要なことであるが、ローレン
ツ結合形双チヤネルVinhall装置の動作が、各チ
ヤネルの厚さ、各チヤネルのVinhall幅、並びに
基板及び各々の導電チヤネル内に存在する電荷担
体の単位容積あたりの密度に関係することを後で
示す。これは従来の考え方、並びに従来の物理的
な原理の理解とは全く対照的である。従来の考え
では、電荷がこみ合う影響を避ける為には、チヤ
ネル導電装置の幅は減少するよりも増加すべきで
あるとする傾向があつた。後で説明するが、この
考えは、電荷ががこみ合うメカズムを理解してい
ない為に、並びに装置の本当の動作メカニズムを
無視している様に見られる為、はつきりと誤りで
あることが判つた。
これから説明することが、一般的にこうこう形
式の磁気感知装置の動作メカニズムを正しく且つ
基本的に説明するものであると思われる。幅の広
いチヤネルより、幅の狭いチヤネルによつて動作
が一層よくなることを後で説明する。この考え
は、従来の知識並びに慣行と正反対である。幅の
狭い導電チヤネルが実際にVinhall装置にとつて
最も望ましいものであるという予想外の事実が判
つた。
ローレンツ結合形Vinhall双チヤネル磁気感知
装置の動作理論を説明する為、次に第6図を最初
に参照する。この図には半導体材料の典型的な薄
板1を示す。薄板1はシリコン、ゲルマニウム、
砒化ガリウム、又は従来周知の固有の半導体性を
持つ他の種々の関連した元素及び化合物の様な任
意の半導体材料であつてよい。X、Y及びZ軸に
沿つて等しい間隔で分布した多数の電荷担体2を
薄板1の中に示してある。第6図に示す様に、幅
WはX軸に沿つて測り、厚さTはZ軸に沿つて測
り、長さLはY軸に沿つて測る。これらのパラメ
ータを表わすのにどの軸を選ぶかに特別の意味は
なく、この記号の選び方は説明の便宜にすぎな
い。
Vinhall構造を解析するには、チヤネル電流、
感知装置の出力関数、及びこの装置の信号対雑音
比を表わす式を導き出すことが必要である。
物理の初歩的な原理から、説明を始める。薄板
内にある電子又は担体の現存の密度を定めること
にする。第6図で、薄板1は、半導体基板の中に
周知の手段によつて注入した又は誘起した半導体
チヤネルの小さな一部分を表わす。電荷担体の密
度を容積密度で表わす。ここでNxはX方向に於
ける薄板の電荷担体又はイオンの数、NyをY方
向に於ける薄板内の電荷担体又はイオンの数、N
zをZ方向に於ける薄板内の電荷担体又はイオン
の数とする。
次に、薄板1内の任意の方向で、電荷担体、電
子又はイオンの間には、距離dに等しい平均間隔
が存在すると仮定することが出来る。
第6図の薄板1は、所定の基板内の導電チヤネ
ルの小さな一部分であると前に考えたが、この薄
板内に存在する電荷担体、電子又はイオン(呼名
はいろいろ変わるが)の総数Ntは次の式で表わ
される。
t=Nxyz=WLT/d (1) ここで1/d3は基板内の導電チヤネル内にある
薄板1の単位容積あたりのイオン、電荷担体又は
電子の数であるドナー濃度NDに等しいと定義す
ることが出来る。この為式(1)は次の様に書き直す
ことが出来る。
t=NDWLT (2) 厚さTの層内の第6図のXY平面の一部分にあ
る電子/電荷担体又はイオンの量をDとすると D=N/WL=NDT (3) 従つて式(3)をNDについて解くと ND=D/T (4) 第6図の薄板1を通るチヤネル電流Icを次に
導き出す。
電子1個の直径の幅を持つ電流のビームを単位
時間あたりの電荷変化dq/dtと定義する。これ
は第6図の1つの軸で見た電流に等しく、説明の
便宜上、ビーム電流IBが第6図のY軸に沿つた
ものであると仮定する。こうすると、ビーム電流
Bは次の様に定義することが出来る。
B=dq/dt=dq/dy・dy/dt (5) 換言すれば、ビーム電流IBは、電子の単位電
荷qに電荷担体の速度Vを乗じた値を相次ぐ電荷
担体の間の間隔dで除した値に等しい。即ち dq/dy=q/d、dy/dt=V (6) 従つて IB=q/dV (7) ここでVは第6図のY軸に沿つた平均の担体速
度であり、dは第6図のY軸に沿う向きの電子ビ
ームを形成する担体の間の平均の間隔である。
式(7)は、Y方向に移動する電子1個の流れ又は
担体のビームの実効電流である。電子1個のビー
ム状の担体を第6図に示したX軸方向の薄板の幅
全体にわたるシート状の電流に換算すれば、この
面にわたる単一層の電子のシート電流Isは次の
様に定義される。
s=Ibx、 又は Is=IbW/d=q/d・W/d・V (8) つつまり、Y方向に移動するシート状の電流I
sは、ビーム電流Ibに、X軸に沿つて分布し且つ
このシート内をY方向に移動する電子の数を乗じ
た値に等しい。これはWを電子の間隔dで除した
ものに等しい。
第6図で所定の方向に移動する合計チヤネル電
流をIcと定義すると、これはシート電流Isに厚
さTにわたつてZ軸上に分布した電子又は担体の
数を乗じたものに等しく、こうして合計容積電流
が得られる。第6図のY軸に沿つて移動するチヤ
ネル電流では、Ic=Nzsである。これはT/d・ q/d・W/d・Vと定義してもよい。或いは Ic=NDTWqV (9) ここでTはZ軸方向のチヤネルの厚さである。
厚さTの平面状断面に於ける担体の密度を前に
Dと定義したが、これは前掲式(3)に示した様に、
担体の容積密度NDに薄板の厚さを乗じた値に等
しい。従つて、代入すると、式(9)は次の様にな
る。
c=DWqV (10) 言い換えれば、合計チヤネル電流は、担体密度
にチヤネル幅を乗じ、更に単位電荷q及び担体速
度Vを乗じた値に等しい。
担体速度Vは、担体の移動方向のチヤネルに沿
つて、一様な縦方向の電界が存在すると仮定する
ことにより、物理の初歩的な原理によつて書き直
すことが出来る。この仮定は実際に、移動方向の
チヤネルに沿つて実際に存在する電界の第1次近
似になる。実際に存在する電界をELと定義し、
担体の易動度μとすると、物理の原理から、速度
Vは電界EL及び易動度μの積と定義される。こ
こで設明している様な種類のチヤネル導電装置に
存在する電界はドレイン・ソース間距離Lが存在
する所で近似することが出来る。即ち EL=VDS/L、V=μVDS/L (11) 次に第1図について説明すると、これ迄述べた
原理を第1図に平面図で示した典型的なVinhall
感知装置の単一チヤネルに適用する。このチヤネ
ルはチヤネル全長L、担体の流れが発生される区
域の合計チヤネル幅Wで、ソースS及びドレイン
D1を持ち、これらは半導体材料の基板の表面内
に存在するか又は表面の下に埋設されている。第
1図で、例えば大地電位に接続した典型的なソー
ス5を上に述べた様な長さ並びに幅を持つ導電チ
ヤネル4の一端に示してあり、このチヤネルがド
レイン領域6(D1)で終端している。ドレイン領
域6が抵抗R1を介して出力回路に接続され、端
子3の大地に対して出力電圧Vpを発生する。ド
レイン6がドレイン電圧源Vddに接続され、ドレ
イン6及びソース5の間の電圧Vdsは衝撃電離が
起る様な値より低く抑えなければならない。
第1図は、半導体材料の単一主チヤネルを数字
4で示してあり、ソースは5、ドレインは6で示
してある。この発明ではこういうチヤネルを2つ
用いるが、簡単の為に1つだけ説明する。金属ゲ
ート又は静電遮蔽体7が、導電チヤネル4の全区
域にかぶさる様に破線で示しており、基板の表面
からは薄い酸化物領域によつて隔てられている。
周知の様にエンハンスメント形の半導体電界効果
装置では、ソース及びドレイン(1つ又は複数)
の間に導電チヤネルを形成する為の有効量の電荷
担体を誘起する為に、ゲートが利用される。第3
A図はシリコンの場合であるが、ゲート7は例え
ば約10ボルトの電位で動作させられる。
幅Wは、実尺ではないが、現存の技術を用いて
半導体素子を形成し得る分解能の一番幅の狭い限
界を表わす。ドレイン6の幅Wdも大体同じ寸法
である。チヤネル4の幅を出来るだけ狭くしたい
のであるから、ドレイン領域の幅をそれ以上狭く
することは出来ない。いずれも分解能の限界にあ
るからである。後で説明する様に、この様な
Vinhallチヤネルを2つ横に並べて構成する時、
2つのドレインの間にスリツトWsがあり、それ
が2つのドレインを隔てる。これによつてドレイ
ンの間にすき間8が生ずるが、分解能の最小限の
幅にすべきである。言い方を換えれば、第4A図
で、双チヤネル形式の場合の2つのドレイン6の
間のすき間8は強制的にWsの幅にされる。これ
は、使われる半導体製造方法の分解能によつて有
効更に制御し得る最小の幅だからである。然し、
希望する様に、すき間8を更に小さい寸法のスリ
ツトに狭める技術がある。
チヤネル4を出来るだけ幅狭く作り、ドレイン
6も同じ様に幅狭く作ると共に、それらを、ドレ
インの間に最小幅のスリツト8が残る様に、独立
に幅の狭いチヤネルに取付けることが希望である
ことを承知されたい。現在使われる形成方法の分
解能の限界によつて、チヤネルの幅が幅Wに制限
されるから、正確に制御し得るすき間8は最初は
同じ様な寸法であるが、後で説明する様に、スリ
ツト8を更に狭くする方法がある。
第1図について単一Vinhallチヤネルの典型的
な実施例を説明すると共に、装置のチヤネル電流
の導き出し方を幾分説明したので、第1図に示す
様な装置の電流状態、動作条件及び特性を説明す
る。
式〓を式(9)及び(10)に代入すると、チヤネル電流
を表わす次の式が得られる。
c=NDT(W/L)qμVDS (12A) 又は Ic=D(W/L)qμVDS (12B) 式(12A)及び(12B)は、第1図に示す様な
装置のチヤネル電流Icを表わす交代的な式であ
る。周知の様に、第1図に示す様な装置は第9図
に示すドレイン電流特性で動作する。ドレイン電
流を表わすこのグラフは所謂電界効果トランジス
タ全般にとつて典型的であり、直線領域(1)、飽和
領域(2)、ピンチオフ(3)及び衝撃電離領域(4)の名前
で知られている幾つかの特性を持つている。ピン
チオフの所では、ドレイン・ソース間電圧を増加
しても、電流の導通はあまり増加せず、ずつと高
いドレイン・ソース電圧で衝撃電離、なだれ又は
その他の同様な降伏現象が発生する。従つて、飽
和時即ちピンチオフに於けるチヤネル電流は次の
様に表わされる。
c sat=NDT(W/L)qμVsat(13A) 或いはこの代りに、 Ic sat=D(W/L)qμVsat (13B) チヤネルのドレイン・ソース間電圧がピンチオ
フより高く、衝撃電離領域より低い時、チヤネル
電流の式は次の様になる。
c=NDT(W/L)qμVsat(L/L−L)(14A
) Ic=D(W/L)qμVsat(L/L−L) (14B) この式で、Lはソース5及びドレイン6の間の
チヤネルの全長である。当業者が承知している様
に、チヤネル導電装置にピンチオフ領域を形成す
ることが出来、ピンチオフ領域がドレインの近く
に形成され、チヤネル長さLDを持つ空乏部分を
作り出す。従つて、チヤネルの非空乏部分の実効
的な長さはL−LDに短縮する。
電界効果装置又はチヤネル導電装置の種々の動
作領域に於けるチヤネル電流を第9図に示す様な
ドレイン電流曲線に表わすことは、即に行なわれ
ている。例えば出願人の係属中の米国特許出願通
し番号第701339号を参照されたい。この出願で
は、上で式に入L/(L−LD)項をこの装置の
動作に関連して検討している。その導き出し方を
ここで繰返す必要はない。ここでは、チヤネルの
長さを残りの合計非空乏長さ(ピンチオフ区域ま
での長さ)で除した値に対するドレイン電流又は
チヤネル電流の依存性が、実験的に検証され、理
論的に解析されて正しいことが認められ、この為
上に挙げた式が第1図に示す様な装置の動作を正
確に表わすものであることを述べておけば十分で
ある。
第1図に示す様な装置の導電チヤネルが基板の
表面の下に埋設される時、ピンチオフ電圧は依然
として存在するが、他の要因でそうなる。こうい
う要因は、S.M.SzeのPhysics of Semicondactur
Devices第341頁以降に記載された接合電界効果
装置(J−FET)の解析に近いものなので、こ
こでは詳しく説明しない。この発明では、変形の
J−FETに対するピンチオフ電圧VD satを次の
様に定義する。
D sat=3qN/2e=3qDT/2e
(15) 式(15)で、esは使う半導体材料の誘電率で
ある。シリコンでは、esは約1.05×10-10フアラ
ド/メータに等しい。
式(15)を式(14A)及び(14B)に代入する
と Ic=3(NDT)2q2T(W/L)μ/2e(L/L−
) (16A) Ic=3D2(W/L)q2Tμ/2e(L/L−L)(1
6B) 半導体チヤネル装置に於ける電荷担体の流れを
特徴づける前掲の式を物理の基本的な原理から導
き出したので、次にローレンツ結合形双チヤネル
Vinhallの動作理論を考える。前に述べた様に、
チヤネル空乏境界壁の移動の誘因となる力は、チ
ヤネル壁に印加されたローレンツ電圧に由る。簡
単に言えば、ローレンツ電圧Vl(第2図)は、
担体速度V、境界B、前にVinhall幅Wvと定義し
た、チヤネル壁の両側の間の距離の積である。
l=VBWv (17) ドレインに近いピンチオフ領域では、担体は約
107cm/秒の最大又は飽和速度に達する。この
為、所定のVinhall幅Wv=W−2 ln(ここでW
はチヤネル幅であり、lnはチヤネルの境界に於け
る空乏層の幅である)並びに所定の磁界Bに対
し、チヤネル壁は最大距離だけ移動する様に刺激
を受ける。この理由で、Vinhall感知装置の感度
が最大値に達するので、装置をピンチオフ様式で
動作させることが望ましい。
N形材料では、P形材料よりも低い縦方向の電
界速度で飽和速度になる。この為、N形チヤネル
を選んだ。式(17)の重要な点は、ローレンツ電
圧Vlがチヤネルのローレンツ領域を通る担体の
数ではなく、担体速度に関係することである。言
い換えれば、電流密度を小さく抑えながら、比較
的強いローレンツ電圧を発生することが出来る。
これはこの発明の重要な1面である。
この発明では、1対のVinhallチヤネルにロー
レンツ電圧を正しく結合することにより、この原
理を利用する。その結果非常に感度のよい磁界感
知装置になる。基本的な装置を第4図に示す。第
4図には、1個のソース領域5を独立のドレイン
領域6に接続する相隔たつた2つのVinhallチヤ
ネル4が示されている。ソース及びドレイン領域
は、半導体基板材料とは反対の導電型の材料で著
しくドープされている。図示のVinhallチヤネル
4は、基板にそれを注入して、フイラメント形チ
ヤネルを構成するものである。このVinhallチヤ
ネルは、注入チヤネルの周りに形成される空乏領
域の容積が、注入されたチヤネル全体の断面積の
かなりの部分になる様に構成される。こういう手
段を用いることにより、ローレンツ電圧によつて
空乏境界の寸法を変調すると、Vinhallチヤネル
の導電断面積の大きな部分が変化する相隔たる
Vinhallチヤネルが中間チヤネル9によつて接続
されているが、このチヤネルをローレンツ結合チ
ヤネルと呼ぶ。ローレンツ結合チヤネル9の特性
はVinhallチヤネルとは全く異なる。主な違いは
次の通りである。
(1) ローレンツ結合チヤネルは、Vinhallチヤネ
ルに於ける担体濃度より、担体濃度(注入した
又はその中で誘起した)がずつと低い。
(2) ローレンツ結合チヤネルの幅WcはVinhall幅
vとは無関係である。
ローレンツ結合チヤネルが通す全電流がドレイ
ン領域に分けられる。然し、それはいずれかの
Vinhallチヤネルが通すチヤネル電流の一部分に
すぎない。ローレンツ・チヤネルの基本的な作用
は、その中で発生したローレンツ電圧VBWcを両
方のVinhallチヤネルに結合することである。ロ
ーレンツ・チヤネルが、Vinhallチヤネルのチヤ
ネル壁の位置を変調するメカニズムになる。
空乏区域の深さの変調が、Vinhallチヤネル、
特にドレインに近いピンチオフ・チヤネル領域で
起る主なメカニズムであると考えられる。この現
象は、後で述べる動作理論によつて説明する。
第4A図について説明すると、Vinhallチヤネ
ル4の間にあつて、それに隣接している半導体材
料1の表面を僅かに反転することにより、ローレ
ンツ・チヤネル9が作られる。この反転層は、薄
い酸化物層2によつてローレンツ・チヤネル区域
9から隔てられたゲート導電領域7に電圧を印加
することによつて発生される。ゲート7の下にあ
る薄い酸化物層2が、Vinhallチヤネル4に重な
ることが第4B図に示されている。この様に重な
る主な理由は、Vinhallチヤネルの物理的な寸法
が非常に小さくて、ローレンツ・チヤネル9と
Vinhallチヤネル4との間に確実に電気的な結合
が得られる様にするには、重なりが必要だからで
ある。
第14A図及び第14B図にドレイン2つの双
チヤネル形式の別の実施例が示されている。この
実施例では、ローレンツ・チヤネル9はやはり注
入であるが、累積的な実効量又は担体密度は、
Vinhallチヤネル4に注入する実効量又は担体密
度より小さい。
不透明な導電ゲート7が第4B図の相隔たる
Vinhallチヤネル及び中間のローレンツ・チヤネ
ル9に重なることが示されている。このゲート7
は第12図及び第14A図及び第14B図に示さ
れており、装置が漂遊電界又は望ましくない電界
に感応しない様にする手段になると共に、オン・
オフのゲート動作又は磁界に対する感知装置の応
答を変調する為に、ローレンツ・チヤネルの担体
濃度を欠乏させ又は強める為に用いることも出来
る。
第4A図に示したローレンツ結合Vinhall双チ
ヤネル感知装置の動作上の融通性は、係属中の米
国特許出願通し番号第701739号の第1図に示した
朝顔形チヤネル装置よりずつと大きい。ローレン
ツ・チヤネル項を単に除去することにより、朝顔
形チヤネル装置の性能を反映する様に、前は双
Vinhallチヤネルに対して導き出した式を変更す
るのは容易である。
第5A図及び第5B図は、第4B図の双チヤネ
ル装置を更に詳しく示す断面図である。これらの
図には、Vinhallチヤネル4及び相互接続用のロ
ーレンツ・チヤネルの9の両方が示されている。
これらの図は第4A図のA−A断面に対応する。
基板の表面の下に示した実線は基板1とチヤネル
領域との間の確率的な接合を表わす。一番左及び
一番右のチヤネル領域4がVinhallチヤネルに対
応し、イオン注入法を用いて注入されている。中
間のローレンツ・チヤネル9もイオン注入法によ
り、又はゲート7を使つて電荷を反転することに
よつて作ることが出来る。ゲート7(図に示して
ない)は薄い酸化物層2(図に示してない)によ
つて基板の表面1から隔てられている。いずれの
手段によつても、ローレンツ・チヤネル9が両方
のVinhallチヤネル4に電気的に結合される。第
5A図及び第5B図の破線は静的状態のチヤネル
空乏境界又は壁を示す。こういう空乏境界がチヤ
ネルの両及び底に沿つて形成され、Vinhallチヤ
ネル及びローレンツ・チヤネルの両方の中で行な
われる空乏過程の端を表わす。いずれかのチヤネ
ル内に形成された空乏領域の長さ又は深さWo
次の様に表わされる。
o=〔2ε/q(φ+VD(y)±Vl(y))(N/N+N)1/N1/2(18) ここでφは接触電位であり、KT/qLo(N
/N) に等しく、VD(y)はソースを基準としてチヤ
ネルに沿つて点yで測つたドレイン電圧、Vl
(y)はソースから測つてチヤネルに沿つた点で
空乏境界に印加されたローレンツ電圧である。
式(18)は、空間電荷、電界及び接合電位の挙
動が、夫々第10A図乃至第10C図に例示した
普通の過程通りであると仮定した場合の、空乏メ
カニズムの近似になつている。次に空乏境界形成
機構を考え、双チヤネルVinhall感知装置で差信
号を発生する為に、この機構がローレンツ電圧に
よつてどの様な影響を受けるかを考えることにす
る。
この為に相互接続用のローレンツ・チヤネル9
を持つ個々の2重チヤネル4の一部分を示した第
2A図について考える。チヤネル4,9の一部分
は、半導体基板区域1内に形成されているものと
する。基板材料はP形材料であるとして例示して
あり、チヤネル自体はN形材料である。ソース5
及びドレイン6は示してない。ソース及びドレイ
ンはN+形であり、いずれもエンハンスメント形
又はデプリーシヨン形装置を作る為の周知の技術
によつて形成されている。
チヤネルの境界に沿つて、並びにソース及びド
レインには、N形材料とP形基板材料とが接する
所で、PN接合があることが認められる。
後で詳しく説明するが、導電チヤネル自体の
底、両側、両端並びに場合によつては頂部を含め
て、装置内の全てのPN接合界面に空乏区域が発
生する。これから行なう解析は2次元に制限し、
チヤネルの頂部及び底にある空乏区域の深さ変調
を一時的に無視する。この様に簡単化しても、こ
の発明で作用する基本的な動作メカニズムの理解
をさほど妨げることにはならない。然し、最終的
な解析では、空乏幅変調方程式は、3次元の影響
を考慮に入れる様に変更されることを承知された
い。
PN接合に空乏層が形成されることは周知であ
る。N形材料内の空乏層を第2A図ではチヤネル
4の内側の破線で示してあり、数字10で表わして
ある。層10は第2A図に示す様に、ソース及び
ドレインを含めて、チヤネルの内周に沿つて存在
するPN接合の近辺に形成される。以下の説明で
は、空乏境界機構を判り易く説明出来る様に、
Vinhallチヤネル4がローレンツ・チヤネル9に
よつて接続されていないと一時的に仮定する。ロ
ーレンツ・チヤネル9が作用する時、チヤネル4
の内側の縁は第2A図乃至第2C図に示した空乏
境界を持たず、第5A図及び第5図に示す様にな
る。空乏区域10の幅をloで表わす。チヤネル
を取巻くP形材料にも同様な層があり、その幅は
pである。
特にチヤネル4の内側の縁に沿つて存在する空
乏層について言うと、次の様に言うことが出来
る。電子はチヤネルの非空乏部分だけの中を通
る。チヤネルのこの部分の幅はチヤネルが持つ物
理的な幅Wよりも2 loだけ狭い。
チヤネル幅の内の導電部分をこの明細書では
Vinhall幅と呼び、次の様に定義する。
v=W−2 lo (定義1) PN接合の境界には、空間電荷電位、電界及び
電位がある。第10A図乃至第10C図は、チヤ
ネル材料と図示の様な基板との間の任意の界面に
形成されるPN接合の近辺に存在する空間電荷領
域、電界及び電位を示している。
第10A図乃至第10C図は冶金接合と記した
堅線に沿つて整合している。この接合は、ドナー
及びアクセプタ濃度が等しい様なPN接合の確率
的な境界又は位置としても知られている。第10
A図で、空間電荷は冶金接合の周囲に分布した正
及び負の電荷として示してあり、正の電荷がN形
領域にあり、負の電荷がP形領域にある。この空
間電荷の分布がどういうものであるかはよく判つ
ておらず、第10A図には大まかな近似を示して
ある。図示の近似がそういうものであるので、第
10A図からはごく一般的なことしか結論するこ
とは出来ない。第1に、夫々P形及びN形材料内
にある空乏幅lp及びloは夫々アクセプタ及びド
ナー濃度の関数として相異なる。第2に、各領域
に於ける空間電荷の大きさは、ドナー密度ND
担体の電荷qとの積である。同様に、P形領域で
は、アクセプタの密度はNAに電荷qを乗じたも
のである。電荷の符号について選んだ表記法に応
じて、P形領域内の空間はプラス又はマイナスで
あり、N形領域のはマイナス又はプラスである。
ここで選んだ表記法では、N形領域の電荷を正と
し、P形領域の電荷を負とする。
第10B図は冶金接合又は確率的な境界をはさ
んでP形材料及びN形材料の空乏境界の縁の間に
存在する電界を示す。
この電界は、第10A図に示した空間電荷分布
にガウスの法則を適用することによつて決定する
ことが出来る。こうして導き出した電界を第10
B図に示してある。第10B図に示した式は、積
分によつて、第10C図に示す様な電位の値を発
生するのに役立つ。
この電位に関心が持たれるのは、それが確率的
な境界の両側になる空乏区域の幅を左右するから
であり、空乏幅変調方程式を導き出す為には、こ
れを完全に理解しなければならない。
第10C図には、P形又はN形材料内の空乏区
域内の任意の点に存在する電位を最大内部電位φ
として示してある。この電位は半導体材料に対
して次の様に定義する。
φ=KT/qln(N/N ) (24) ここでlnは自然対数、Kはボルツマン定数、T
はケルビン温度、Niは基板内の固有の担体濃度
である。
チヤネル4内の空乏区域の幅寸法loを次の式
で近似するとが出来ることを証明することが出来
る。
o=〔2e/q(φ−V)N/N+N・1
/N1/2(25) この場合電位(電圧V)がPN接合の外部から
印加される。
式(25)は、チヤネルの両側又は底の内部並び
にそれに沿つた空乏層の幅の近似式である。正確
な式は、空乏境界を形成する治金接合の近くに発
生する空間電荷(ドナー及びアクセプタ)の実際
の分布によつて左右される。こういう領域がどう
いう形になり、どういう分布になるかは現在では
判つていない。上に挙げた式は現在利用し得る最
善のものである。(ニユーヨーク州のJohn Wiley
and Sons社から1964年に出版されたP.E.Gray他
の著書“Physical Electronics and Circuit
Models of Transistors”第8〜23頁を参照され
たい)。
上に挙げた式で、NDはチヤネル内のドナー濃
度、NAはチヤネルを取巻く基板材料内のアクセ
プタ濃度、esは使う材料の誘電率、qは電子の
単位電荷である。
前に述べた様に、チヤネル4内の動電区域の実
効幅は物理的な幅Wより空乏幅loの2倍だけ減
少している。言い換えれば、Vinhall幅wvは次の
様に定義される。
v=W−2〔2e/q(φ−V)N/N+N
・1/N1/2 (26) 式(26)から、チヤネルの両側に沿つて空乏層
の幅loが、接合の外部から印加される空乏幅変
調電圧Vに関係することは明らかである。この電
圧は、チヤネル内で発生することが出来る。それ
は、担体がチヤネル内をY方向に移動するとし
て、Vl=VBWvがX方向に加えられ、磁界がチヤ
ネルに対して法線方向に印加されることにより、
Vinhall幅Wvのチヤネルの両端にローレンツ電界
VBが発生する結果である。
第2A図は、チヤネル4の縁に沿つた空乏境界
に向つてX方向に作用するローレンツ電圧Vl
発生されること並びに印加されることを示してい
る。この電圧は、ローレンツ・チヤネル9が作用
している時、その内部で発生される。
ローレンツ電圧Vlの一般的な定義は、チヤネ
ルの両側を形成するPN接合の間の次の線積分に
よつて定められる。
第2A図のチヤネル4の各々の縁に沿つて存在
する空乏層10は、この図面に対して法線方向に
磁界が印加される前、並びにローレンツ・チヤネ
ル9が発生する前の状態を示してある。チヤネル
9が作用すると、チヤネル4内の一番内側の空乏
層10は存在せず、各々のチヤネル4からチヤネ
ル9の幅WcにWvの半分を加えた部分に、ローレ
ンツ電圧が発生する。
磁界がチヤネル4,9に対して垂直方向であつ
て、図の平面から出て来る向きである場合、チヤ
ネル9にローレンツ電圧が発生され、前掲式
(25)により、チヤネル9の各々の縁で、空乏層
10の幅loを変える。第2B図では、磁界が図
の平面から出て行く向きであり、空乏層の幅が変
調される為、チヤネル4内の両方の外側の空乏境
界が第2B図で見て左へ移動する。これによつて
チヤネル4の導電部分が実効的に移動する。反対
の状態を第2C図に示してあり、この場合磁界が
逆転し、チヤネルの実効的な境界が右へ移動す
る。
これは、チヤネル内の担体自体をローレンツ磁
界によつて実効的に偏向させることが出来ないの
に、これまでは動かないと考えられていた境界が
実際に移動するという非常に興味のある現象であ
る。
チヤネルの境界にX方向のローレンツ電圧を印
加した時に起るチヤネルの境界の移動に対する偏
向距離を表わす近似式を計算することが興味のあ
ることであろう。
次に、ローレンツ・チヤネル9にわたつて発生
したローレンツ電圧で、空乏境界の位置を変調す
ることにより、ローレンツ結合形Vinhall双チヤ
ネル装置の出力信号がどの様な影響を受けるかを
判断することにする。
チヤネルに沿つて主に関心が持たれる領域は、
Y→Lとなるドレインに近い所である。この点で
は、十分なドレイン・ソース間電圧が印加される
と、ピンチオフ状態が発生し、チヤネルの深さは
デバイの長さとして定義される最終的な深さまで
減少する。
密度Bの磁界を第5図のチヤネルに対して法線
方向に印加すると、ローレンツ・チヤネル9(幅
c)、並びにいずれも幅Wvである両方の実効的
なVinhallチヤネル4にわたつてローレンツ電圧
が発生する。チヤネル9が作用する時、一番内側
のPN接合及び空乏境界が電気的には存在しなく
なり、ローレンツ・チヤネル9の実効幅がWc
vになることをはつきりと承知されたい。各々
のチヤネル4からチヤネル9に対してWv/2の
増分が寄与する。こうして誘起されたローレンツ
電圧が、第5B図に破線で示した距離Sだけ、空
乏チヤネル壁を移動させる。点線は、下向きの磁
界を印加しない時に存在する静的状態の空乏壁境
界を表わす。第5B図の破線は第5A図の破線に
対応する。
以下の解析は、ローレンツ・チヤネル9内で発
生するローレンツ作用によつて誘起された空乏境
界効果を無視する。ローレンツ・チヤネル9は
Vinhallチヤネル4に較べればドーピングが軽
い。この為、ローレンツ・チヤネル9内で空乏壁
を変調した結果として、ドレイン6に生ずる電流
変化は無視し得る。第5B図は斜線を施した関連
する断面積A1,A2を決定することにより、
Vinhallチヤネル4の磁気的に偏向された電流の
相対的な大きさを近似することが出来る。これら
の面積は、Tをチヤネルの厚さ(深さ)として
(Sl及びSbは後で定義する)、次の様に計算され
る。
A1=(W−Wnl+Sl)(T−Wnb+Sb) (27) A2=(W−Wnl−Sl)(T−Wnb−Sb) (28) 休止状態のチヤネル電流Ivに対する、磁界に
よつて発生された増分的なチヤネル電流変化ΔI
vの比ΔIv/Ivを装置の磁気感度と定義する。
この磁気感度ηvは次の式で表わされる。
ηv=ΔI/I=2(A−A)/A
(29) ここでIvは公称Vinhallチヤネル電流、ΔIv
は磁気的に誘起されたVinhallチヤネル電流の増
分的な変化である。
式(27)及び(28)を展開して和A1+A2と差
A1−A2を求めると次の様になる。
A1+A2=2〔(W−Wnl)(T−Wnb)+Slb (30) A1−A2=2〔Sb(W−Wnl)+Sl(T−Wnb)〕 (31) ここでSlは、境界にローレンツ電圧が印加さ
れたことに応答して、空乏境界がチヤネルの両側
に沿つて移動する距離の差、Sbは、境界にロー
レンツ電圧が印加されたことに応答して、空乏境
界が、Vinhallチヤネルの中心の真下をチヤネル
の底に沿つて移動する距離の差である。
式(30)及び(31)を式(29)に代入すると、
磁気感度ηvに対する所望の基本的な式が得られ
る。
ηv=ΔI/I=2〔S(W−Wn)+S
T−Wn)〕/(W−Wn)(T−Wn)+S
ηv 2〔S(W)+S(T−Wn)〕/W(T
−Wn)+S(32) 式(32)は、積Slb≪Wv(T−Wnb)と仮定
することにより、更に簡単にすることが出来る。
bはT−Wnbと大きさが同程度であるが、Sl
は、特にSlの大きさがWvに比例する為、Vinhall
幅Wvよりずつと小さいので、これは妥当は仮定
である。こういう仮定をすると、式(32)は次の
様になる。
ηv=2(S/T−Wn+S/W) (33) 式(33)は、Vinhall双チヤネルの感度が2つ
の因子に関係することを示している。第1の因子
b/(T−Wnb)は、空乏深さの変調とチヤネ
ル内の空乏層の深さとの比である。2番目の項は
空乏層の変調とVinhall幅Wvとの比である。2番
目の項は、ピンチオフ状態が起る様になつた時、
ドレインの近くでは1番目に比べて問題ではなく
なる。この状態では、深さを表わす因子T−Wnb
は、前隊にデバイの長さと述べた限界の空乏層の
厚さに収斂する。この限界の深さがなけば、感度
を表わす式(33)は極めて大きな値に達する。後
で判るが、デバイスの長さは最大の深さ変調距離
hより1桁位大きく、注入チヤネル深さTの端
数である。この為、Vinhall装置の最大感度は10
%程度である(これでもかなりの百分率であ
る)。
この明細書でデバイの長さTdに使う式は次の
通りである。
ここでεはシリコンの誘電率Kbはボルツマン
定数、Tは温度(ケルビン)、qは電子の電荷で
1.6×10-19クーロン、Niはシリコンの固有の担体
濃度で1.8×10-10cm-3、Ndsはチヤネルの表面に
於けるドナー濃度である。
室温状態300゜Kでシリコンを基板材料として
式(34)の数値を求めると 式(35)を式(33)のT−Wnbに代入すると 要約すると、ローレンツ結合形Vinhall双チヤ
ネル感知装置の感度は、幅も深さも、Vinhallチ
ヤネルの空乏区域の変調に関係する。然し、チヤ
ネルの長さに沿つて、ピンチオフが起る様にドレ
インに近い位置を考えると、装置の感度は主にチ
ヤネルのピンチオフ領域の深さの変調に関係す
る。言い換えれば、ローレンツ電圧がピンチオフ
状態のデバイの長さを変調するのに有効である。
ピンチオフ領域に於けるチヤネルの深さ挙動が、
ローレンツ結合形Vinhall装置の高い感度の原因
となる支配的な因子であることが明らかになつた
から、これは重要なことであると考えられる。
解析の次の工程は、式(36)に使つた空乏幅変
調項Sbの式を求めることである。式(18)がチ
ヤネル内の空乏区域の幅又は深さを表わす式であ
る。(18)には3つの電圧項、即ち接触電位φ、
ドレイン・ソース間電圧Vd(y)及びローレン
ツ電圧±Vl(y)がある。ローレンツ電圧は線
積分から求められ、次の様に近似することが出来
る。
l(y)=V(y)B(y)〔Wc+Wv(y)〕
(37) ここでV(y)はソースの基準点から測つた位
置Yでチヤネルを通る担体の平均速度、B(y)
はチヤネルに沿つた同じ位置yでチヤネルに対し
て法線方向に印加された磁界強度、Wv(y)は
チヤネルに沿つた同じ位置yに於けるチヤネルの
Vinhall幅、Wcはローレンツ結合チヤネルの幅で
ある。
式(37)のローレンツ電圧の半分が、各々の
Vinhallチヤネル4を構成する外側の壁を変調す
るのに有効である。即ち、このローレンツ電圧の
半分が左側のVinhallチヤネルを変調し、残り半
分が右側のVinhallチヤネルを変調する。
ローレンツ・チヤネル9及びVinhallチヤネル
4のピンチオフ領域では、全ローレンツ電圧は次
の様になる。
l=VsB(Wv+Wc) (38) 式(37)の速度項V(y)が平均飽和速度Vs
に対応する。これはチヤネルのピンチオフ領域内
での担体の運動を表わす。
磁界による空乏深さSbの変調を定める式は微
分形式で次の様に表わされる。
b=dW/dB=∂W/∂VdV/dB
(39) ∂dVl/dB項は式(38)から得られ、Wo/∂
lは式(18)から得られる。その結果は次の通
りである。
b=1/2BVs(Wc+Wv)(K/V1/2 (40) ここで K=2ε/qNA/N+N1/N (41) であり、Vpはピンチオフ電圧である。
式(18)の他の電圧項φ及びVlは、ピンチオ
フ状態を考える時、無視し得るので、式(40)に
は現われない。即ち Vd(L)=Up≫φ+Vl(L) (42) 解析の次の工程は、ピンチオフ電圧の式を求め
ることである。ここで、ローレンツ・チヤネル又
はVinhallチヤネルが注入されたものであるか、
域いはFET技術で通常行なわれる様に、ゲート
に電圧を印加することによつて反転電荷層を誘起
することによつて作られたものであるかという問
題が起る。チヤネルがゲート電圧Vgを印加する
ことによつて反転している場合、ピンチオフ電圧
pは簡単に次の様に近似される。
pg−Vt=V′g (43) ここでVtは閾値電圧と定義する。然し、ロー
レンツ・チヤネルが注入したものであれば、ピン
チオフ電圧Vpは次の様にして導き出される。
デプリーシヨン形装置に於けるピンチオフ電圧 注入チヤネルに対するピンチオフ電圧Vpを近
似する一番簡単な方法は、式(18)を出発点に使
い、空乏深さWoに対して確率的な平均チヤネル
深さを代入することである。
=(2ε/q(φ+Vp±Vl)NA/N+N
1/N1/2 (44) ドレイン領域の近くでは、Vp≫φ±Vl°従つ
て、式(44)は次の様に簡単にすることが出来
る。
=(2ε/q(Vp)N/N+N・1/N
1/2(45) そこで、残つていることは式(45)をVpにつ
いて解くことである。然し、最初に式(45)のド
ナー濃度NDの意味を考えることが必要である。
デバイの長さ及びピンチオフという考えは、深
さの関数としてのドナー濃度の分布、特に基板の
表面に現われるドナー濃度を考慮することを必要
とする。
第7図には、基板の表面より下のチヤネル深さ
の関数として、担体濃度の典型的な注入時の分布
を示す。3種類のドナー濃度即ち表面濃度NDs
均濃度D、及び尖頭濃度NDpが示されている前
に述べたデバイの長さとして定義した空乏層の最
小の深さという考えは、表面担体濃度NDに関係
する。具体的に言うと、表面濃度NDsが基板濃度
Aに等しいか又はそれより大きいことが必要で
ある。そうでないと、ピンチオフの場合に想定し
たデバイの長さの条件はもはや成立しない。
第7を念頭において、式(45)をピンチオフ電
圧Vpについて解くと、次の式が得られる。
p=Tq/2ε・N/N(NA+NDs
(46) これから示す式(47)はアクセプタ及びドナナ
ー濃度NA及びNDの代りに、密度Dで表わしてあ
る。担体を誘起して制御ゲート電圧を印加するこ
とによつてチヤネルを形成するエンハンスメント
形動作用式、又はドーピング又はイオン注入法を
用いて基板内にチヤネルを作るデプリーシヨン形
動作用式のいずれかを用いて、こういう装置を製
造する場合、これは特に役に立つ式である。こう
いう方法では、累積的な量は通常既知の変数であ
るが、アクセプタ及びドナー濃度はそれ程よく判
つていないし或いは確認することが出来ない。
所望のドナー又はアクセプタ濃度を作る為に必
要な注入量Dの基本的な定義は、平均チヤネル深
さ及び平均ドナー濃度Dの積として表わすこ
とが出来る。即ちD=D。=/Dを式
(46)に代入すると、注入チヤネルのピンチオフ
電圧Vpに対する所望の式が次の様に得られる。
p=DTq/2ε・N+NDs/N(47
) ここでεsは基板の誘電率である。
この式を使つて、ローレンツ・チヤネル及び
Vinhallチヤネルの両方に対するピンチオフ条件
を決定することが出出来る。
ここで、空乏幅の変調Sbに対する所望の式を
求める為に、式(40)が解くことが出来る。Vp
の式(47)と、表面ドナー濃度ND=NDsを含む
様に修正されたKの式(41)を式(40)の項
(K/V1/2に代入すると、 Sb=BV(W+W)/2(ε/qD)(N
/N+NDs)(48) 式(48)を式(36)に代入すると、Vinhall装
置の感度を表わす所望の式が得られる。
式(49)は、注入されたVinhallチヤネルの正
味の表面濃度が基板のアクセプタ濃度NAに等し
くなる様に、即ちNDs=NAになる様に、注入条
件が制御された特別の場合を定める様に書き直す
ことが出来る。この特別の場合、式(49)は次の
様になる。
ローレンツ結合形Vinhall双チヤネル装置の差
の応答信号が、積RlΔIを形成することによつ
て得られる。この積は、式(49)にRl(装置の
負荷抵抗)とチヤネル電流Icの適当な式とを乗
ずることによつて求られる。
下に挙げる式(51)は、ピンチオフ状態に対応
してVinhallチヤネルに流れる電流を表わす式で
ある。
c(ピンチ)=(Dq)2(W/L)μT/2ε・N
+NDs/N (51) 式(50)と式(51)及びRlの積を求めると、
チヤネルに対して法線方向に密度Bの磁界が印加
された時、ピンチオフ状態で動作する2つのドレ
インの間で測定し得る差の信号電圧に対する所望
の式が得られる。
式(52)を見れば、負荷抵抗Rlに適当に大き
な値を使うだけのことによつて、ピンチオフ状態
にした装置から殆んど任意の所望の振幅の信号を
得られることは明らかである。本質的にこの事実
に変りはないが、Rlに選んだ値に正比例して、
ドレイン供給電圧VDDも増加しなければならな
い。その適当なかね合いとして、公称負荷抵抗R
l0は次の様に定義する。
ピンチオフ・チヤネル電流は次の形で表わすこ
とが出来る。
I(ピンチ)=Vp〔(DW/L)qμ〕(53
) ここでVpはドレイン・ソース間ピンチオフ電
圧である。
第8図の負荷抵抗Rl0の両端に発生した定常状
態の電圧降下I(ピンチ)Rl0Vinhallチヤネルの
ピンチオフ電圧Vpに等しいとおくと、 Rl0p〔D(W/L)qμ〕Vp(54) 式(54)をRl0について解くと、公称負荷抵抗
に対する下記の式が得られる。
l0L/W(1/Dqμ) (55) この式は、所要のドレイン供給電圧VDDがチヤ
ネルのピンチオフ電圧Vpの2倍を越えない為の
負荷抵抗Rlの最大値を定める。負荷抵抗Rlの値
を一層大きくすれば、更に大きい信号応答が得ら
れるが、その為にはドレイン供給電圧を増加(並
びにそれに伴つて雑音も一層多くなる)しなけれ
ばならない。
式(55)によつて表わされたRl0を式(52)に
代入すると、公称の差の信号電圧ΔE0の式が得
られる。
再び注入表面担体濃度NDsが基板のアクセプタ
濃度NAに等しい特別の場合を考えると、式
(56)は次の様になる。
式(56)から、公称信号電圧がアクセプタ濃度
Aより大きい表面ドナー濃度NDsと共に増加す
るが、同じ状態で、装置の感度、即ち式(49)の
ηvが減少することは明らかである。基板の比抵
抗が小さいこと、即ちNaの値が大きく、それに
対応して表面濃度Nsが大きいことの意味は、
Vinhall感知装置から大きな信号対雑音比が得る
為に必要な条件を考えれば最もよく理解されよ
う。
感知装置を開発する基本的な動機は、符号化さ
れた磁気ストライプ・データを信頼性を以て読取
ることが出来る様にすることであつた。符号化さ
れた磁気ストライプにごく接近して得られた最大
磁束密度は約350ガウスである。感知される最小
磁界は20ガウスという程に低いことがある。この
350ガウスの磁界の値を以下の解析で用いて、
Vinhall構造から達成し得る実際的な最大の信号
対雑音比を決定する。
信号対雑音比を決定する時、統計的な雑音を生
ずる普通の状態を考える。注入及び1/f雑音の
様な他の雑音源も潜在的にある。後者は、発生並
びに再結合過程と、ドレインの近くで発生する電
子の湾曲軌跡とによつて起る。この様な他の種類
の雑音源は、この解析にそれらを含める程よく判
つていない。ここで考える雑音はシヨツト・ノイ
ズと呼ばれるもので、抵抗負荷素子に流れるチヤ
ネル電流の統計的な変化によつて起るものであ
る。第1図のドレイン負荷抵抗Rlの両端に発生
する統計的な雑音は、次の式で表わされる。
V(雑音)=Rl√2c (58) ここでRlはオームで表わした負荷抵抗の値、
qは電子の電荷、IcはVinhallチヤネル電流、Δ
fは感知装置の増幅器の有効帯域幅である。統計
的な信号対雑音比βは次の様に表わされる。
β=ΔE/V(雑音)=RΔI/V(雑音)(59
) 式(33)で表わす感度ηvの定義を思い出せ
ば、式(59)は次の様に書き替えることが出来
る。
信号対雑音比が負荷抵抗Rlは無関係にあるこ
とに注意されたい。従つて、他の理由で、この負
荷抵抗の値を調節しても差支えない。式(60)の
項√c2は、チヤネルのピンチオフ状態
に対応する式(51)を使つて解く。
式(60)で表わす様に、式(61)及び式(49)
の積を求めて、それを簡単にすると、式(60)に
基づく信号対雑音比の式が得られる。その結果は
次の通りである。
式(62)は、アクセプタ濃度NAが大きく(基
板の比抵抗が小さく)、注入の際に得られる表面
ドナー濃度NDsがNAより大きければ、即ちNDs
>NAであれば、最大の信号対雑音比が得られる
ことを意味している。後の方の条件は最大感度η
vを達成するのに必要な条件と矛盾する。然し、
式(62)の信号対雑音比βを最大するのに必要な
パラメータ条件は、感知装置の設計を最適にする
のに最も適切であると考えられる。これは、これ
らの条件が動作し得る装置を達成するのに必要な
条件を反映しているからである。信号対雑音比が
不要になる程、感知装置の性能にとつて有害なも
のはない。
第13図はオーム・センチで表わした基板の比
抵抗の関数として、Vinhall双チヤネルについて
予測第した信号対雑音比β及び公称信号振幅Δ
E0のグラフである。この計算で仮定した他のパ
ラメータの値を、このグラフに記入してある。磁
界が350ガウスで、基板の比抵抗が0.3オーム・セ
ンチであれば、この装置から60dbの信号対雑音
比及び140mVの公称信号レベルΔE0が理論的に
達成し得る。ローレンツ・チヤネルの幅を、この
計算で使つた0.0076mm(0.3ミル)から増加する
か、又は基板の比抵抗を下げることにより、更に
大きい信号対雑音比及び信号レベルを達成するこ
とが出来る。然し、Vinhall感知装置を製造する
為に基板の比抵抗を0.2オーム・センチより小さ
くすると、ドレインの降伏の問題が起り得ると考
えられる。
次に第3A図及び第3B図について、エンハン
スメント形チヤネル導電装置を簡単に説明する。
第3A図に示した装置の縦断面図が第3B図に示
してあり、この図で、半導体基板1の中にソース
5及び1つ又は更に多くのドレイン6を注入し又
は拡散したことが示されている。特にチヤネル4
の近くに於ける基板の表面には、周知の薄い絶縁
酸化物層2と、蒸着又はその他の方法で沈積した
金属アルミニウム又はその他の導電性材料とを重
ね、この金属がゲート7を形成する。このゲート
に適当な制御電圧を印加することが出来る。
周知の様に、これによつて電界効果トランジス
タのチヤネル構造が構成され、制御ゲート7、ソ
ース5及びドレイン6に適当な電圧が印加される
と、反転層と呼ばれる担体の導電チヤネル4がソ
ース5及びドレイン6の間に形成される。これは
チヤネルを形成するのに必要な担体又はイオンを
基板の表面の下に注入した注入形チヤネル装置に
ついて前に用いたのと同じ種類の言葉で定義し得
る様な実効的な担体量密度が得られるという効果
がある。導電チヤネルを形成する様に担体を誘起
したエンハンスメント形装置の信号出力がゲート
電圧に対して直線的であり、埋設(デプリーシヨ
ン形)チヤネル装置より感度が劣ることを証明す
ることを出来る。感度並びに出力が低下するの
は、チヤネルの厚さTが薄く、相当するチヤネル
のドナー濃度NDが大きい為である。このドナー
濃度が、所定のローレンツ電界に対し、チヤネル
境界に沿つて達成し得る空乏境界の変調の大きさ
を減少させる。
前掲の式は、Vinhall感知装置の性能は他のパ
ラメータの中でも、とりわけ担体の量で表わされ
ることを示している。エンハンスメント形の
Vinhall形式は、こういう注入量を持つていない
が、ゲート電極と、このゲート電極をシリコン基
板の表面から隔てる薄い酸化物層とによつて作り
出された反転電荷層に、それに相当する量を持つ
ている。チヤネルの表面まで反転した担体の濃度
Dが厚さ約1000Åの層T内で一様であると仮定
すると、薄い酸化物層を介してシリコン基板に対
して作用するゲート電圧の作用により、半導体の
表面に発生される誘電体電界に対して、境界条件
を考えることにより、同等の誘起量密度を導き
出すことが出来る。有効量とゲート電圧Vg
の間の関係は次の様に表わされる。
=V/2q (63) ここでC0は1平方センチあたりのゲートの静
電量であり、誘電率eを酸化物層の厚さt0xで除
した値に等しい。
注入量密度として式(63)で示される有効量
を前に挙げたデプリーシヨン形Vinhall装置の式
に代入すれば、エンハンスメント形装置に対する
同等の式が得られる。エンハンスメント形又はデ
プリーシヨン形のいずれで構成されたVinhall装
置も、その動作は同じメカニズムに由ることに注
意されたい。
第11図は、基板1の表面の下に埋設されたチ
ヤネル4を持ち、且つ次に述べる様な特性を持つ
典型的な半導体基板1の縦断面図である。
チヤネル4は、基板の表面の下に深くて一様な
担体濃度が発生され、約4000Å又はそれ以決上の
深さまで拡がる様に、例えば燐を注入することに
よつて作られる。この注入過程の間、希望する典
型的な累積量は約2×1012イオン/平方センチで
ある。50KeV乃至200KeVの範囲のエネルギで、
この量を連続的に注入することが最も望ましい。
この為、基板の表面の下方約500Åの所から始
まる。4000Å程度の厚さTを持つ深いチヤネルが
作られる。チヤネルの両側に沿つて実質的な空乏
境界の変調が起る様にしながら、所要のチヤネル
電流を達成する為に、この様なチヤネルが望まし
い。前に述べた様に、式を導き出す際、雑音条件
を抑えて信号対雑音比を高める為、チヤネルを半
導体基板の表面より或る程度の深さの所に埋設す
ることも重要である。制御ゲート7が電気遮蔽体
として作用し、雑音を減少するが、チヤネルの導
電を制御する為には必要ではない。
第12図は第11図に示した実施例の変形であ
り、金属の制御ゲート7を全部取出し、上面の上
に不透明な絶縁体16を示してある。不透明な絶
縁層16の目的は、光が半導体基板に入つて、チ
ヤネル内の電子の光子エネルギの放出による雑音
を生じない様にすることである。
Vinhall装置の最も感度のよい領域はドレイン
の近くであり、第5B図でBと記した空乏境界を
変調する為に磁界を必要とする唯一の領域であ
る。Vinhall感知装置のこの特徴は、その分解能
が高いことだけでなく、その感度が高いことの理
由でもある。即ち、Vinhall感知装置は本質的に
点感知装置として作用する。
Vinhall装置をピンチオフ電圧(第9図)より
低い所で動作させる場合、第4A図に示したドレ
イン6の幅Wdが、スリツト8の幅Sより小さい
か又はそれに等しいことが望ましい。そうでない
と、ドレイン6の間のコンダクタンスにより、ド
レインの間で測定した差の信号応答が過度に減衰
する。
Vinhall装置の最善の感度を達成する為に、ド
レイン6の間のスリツト6が狭いことが望まし
い。スリツトの幅を狭くする為に、特別の製造方
法を使うことが出来る。1つの方法は、写真製版
マスク方法によつて出来る限り、2つのドレイン
接点領域6を出来るだけ近づけて注入し、次に後
拡散焼鈍作業によつて、拡散温度に近い臨界的な
焼鈍温度で限られた範囲のイオンの移動が起り得
る様にすることである。これはシリコンでは約
1000℃であるが、公知の様に、材料によつて違
う。この作業の結果、スリツト幅は、写真製版方
法によつて発生し得る最小のマスク幅より小さく
なる。
幅の狭いスリツトを作る2番目の方法は、最初
にスリツトを設けずに、連続的なドレイン領域を
注入することである。次に、電子ビーム技術を利
用して有効なスリツトを形成し、非常に幅の狭い
スリツト・マスクを設けることが出来る。既にス
リツト区域内にあるものとは反対型の材料のイオ
ンを注入し、ドレインの2つの領域の間を電気的
に隔離することが出来る。反対型の注入材料が、
この領域に於ける最初の注入を中和する様な有効
なスリツトを形成する。この様にしてスリツト領
域は固有の比抵抗を持つか、又はチヤネルと同じ
型の材料にすることが出来る。こうして形成され
た別々のドレイン部材は、ドレイン電圧が高い状
態で空乏状態が起らない様に、著しくドープす
る。
更に動作を改善する別の実施例が、第14A
図、第14B図、第15A図及び第15B図に示
されている。
第14A図には、改良されたローレンツ結合形
双Vinhallチヤネル感知装置の構造が平面図で示
されている。これ迄説明した実施例と第14A図
の実施例との基本的な違いは、ドレイン6の近辺
でローレンツ結合チヤネルが朝顔形になつている
ことである。第14A図に見られる様に、ソース
5から或る距離L1の所で、Vinhallチヤネル4及
びローレンツ・チヤネル9は平行な関係からはず
れて、発散形になり、こうしてローレンツ・チヤ
ネル9の幅を増加する。他の点では、この構造
は、前に第4A図及び第4B図や、これ迄に説明
した他の形式のものと同じである。この構造で
は、前に説明したイオン注入法によつてVinhall
チヤネル4が形成される。これらのチヤネルはフ
イラメント形であり、注入チヤネル4の周りに形
成される空乏領域の容積が、注入チヤネルの全断
面積のかなりの部分になる様に構成されている。
この手段により、結合されたローレンツ電圧によ
る空乏境界の寸法の変調は、可能な限り、チヤネ
ルの導電断面積の大きな部分として変化する。第
14A図に示す朝顔形ローレンツ結合チヤネル
は、Vinhallチヤネルとは全く異なる特性を有す
る。
朝顔形ローレンツ・チヤネルの主な違いは、担
体濃度(注入又は誘起のいずれによるものでも)
が実質的に小さく、Vinhallチヤネル4に担体濃
度があることである。2番目の大きな違いは、朝
顔形ローレンツ結合チヤネル9の頚部(ソース5
に近い方の部分)が、その幅と深さとにより、ド
レイン6に一層近いチヤネル9の朝顔形領域内で
起る事象に事実上無関係な形で、ローレンツ・チ
ヤネル電流の合計量を基本的に決定することであ
る。この朝顔形にすると、ドレイン接点6に現わ
れるローレンツ・チヤネル電流成分の強度が更に
減少し、ドレインの近辺でVinhallチヤネル4を
取巻く空乏境界を変調する為に利用し得る単位電
流あたりのローレンツ電圧が改善される。3番目
の大きな違いは、図面にW3として示したローレ
ンツ・チヤネルの幅が、Vinhallチヤネル内での
空乏の変調の程度を決定し、ローレンツ結合チヤ
ネルの幅W2が、このチヤネル内の所定の深さま
で有効量が注入又は誘起された場合、ローレン
ツ・チヤネル電流を制御することである。
ローレンツ結合チヤネル9が通す全電流がドレ
イン領域6の間で分割されるが、いずれかの
Vinhallチヤネル4が通すチヤネル電流の小さい
一部分を表わすにすぎない。朝顔形ローレンツ・
チヤネル9の基本的な作用は、朝顔形でないロー
レンツ・チヤネルと同じであるが、上に述べた様
な改良が得られる。この形式の構造を使うことに
より、感度並びに信号対雑音比にかなりの改善が
得られる。
第14B図は第14図に示した構造を切断線A
−Aで切つた断面図である。第14B図は、図示
の装置の動作様式がエンハンスメント形であつ
て、担体を伝導する為の反転層が、ゲート導電層
7に電圧を印加することによつて作られている。
この導電性ゲートは金属性であり、半導体基板1
の表面から薄い2酸化シリコン層2によつて隔て
られている。金属ゲート7がVinhallチヤネル4
及びローレンツ結合チヤネル9の両方に重なる。
この重なりは、ローレンツ結合チヤネル9と
Vinhallチヤネル4の間の良好な電気的結合を保
証する為に必要である。
第14A図で、Vinhallチヤネル4の幅W1及び
W3は、本質的には例えば第4A図に示したもの
と同じである。Vinhallチヤネル4は朝顔形であ
るが、ローレンツ・チヤネル9を第14A図で朝
顔形にしたのと同じ様に、ドレイン6に向つて朝
顔形にすることが出来る。
第15A図及び第15B図には、デプリーシヨ
ン形ローレンツ結合形Vinhall双チヤネル感知装
置の構造で、こういう形にした場合が示してあ
る。
第15A図で、構造は第14A図と本質的に同
様であるが、Vinhallチヤネル4もドレイン6の
近辺で外向きに朝顔形に開いている。第14A図
及び第14B図の場合と同じく、スリツト8及び
夫々のチヤネル4及び9の頚部に於ける幅(図示
のW1,W2,W3)は、前に他の実施例について説
明したのと本質的に同じである。
第15A図は、ローレンツ結合チヤネル及び
Vinhallチヤネル4がドレイン6に向つていずれ
も外向きに朝顔形になつている。この為、朝顔形
ローレンツ・チヤネル9について、前に述べたの
と略同じ理由で、性能が更に改善される。
第15B図は第15A図の切断線A−Aで切つ
た断面図であるが、この図で、デプリーシヨン形
の感知装置が示されていることが判る。ローレン
ツ・チヤネル区域に於ける有効注入量は、
Vinhallチヤネル4及びドレイン6が注入方法に
よつて形成される時に形成されるが、結合チヤネ
ル9に於ける量密度はVinhallチヤネル4又はド
レイン6に必要なよりもずつと少ない。第15B
図の酸化物層2は、夫々朝顔形チヤネル4,9に
重なる区域で厚さが減少する様に示してあるが、
装置の動作が、誘起されたチヤネルが形成される
ことによつて左右されないので、そうする必要は
ない。
これ迄説明したどの朝顔形の実施例でも、第1
4A図又は第15A図の平面図で見て朝顔形に開
き始める位置L1が選択事項であることは言う迄
もない。ソースから朝顔形に開き始め、ドレイン
に向つて外向きに拡がつてもよいし、或いはチヤ
ネルに沿つて位置L1よりも更に先の点で始まつ
てもよい。チヤネルの幅が更にドレインに近い下
流側での最終的なチヤネル電流を制御するという
前述の理由により、朝顔形に開き始めるのが最初
の距離L1の後になる様に、装置を構成するのが
最も好ましい。距離L1は、ソースからドレイン
に向つて、チヤネルの全長の少なくとも1/10乃至
約1/2又はそれ以上の範囲にすることが出来る。
この発明を幾つかの好ましい実施例について説
明したが、公知の或る装置の典型的なフイラメン
ト形のVinhall装置とを比較して見るのも興味が
あろう。
フイラメント形のVinhall装置は、Vinhall幅Wv
とチヤネルの全幅Wとの比によつて限定される。
式(25)がこの解析の出発点である。式(25)に
は、チヤネルの一方の壁の所でチヤネルの内側に
ある空乏区域の幅が、幾つかの変数に対して表わ
されている。これらの変数に対して次の様な最適
の値を仮定する。
s=1.04×10-12 q=1.6×10-19A=ND=1017 φ(式(24)について定義した)4×10-1 前述の様に仮定すると、Vinhall装置内のソー
スの近くに於ける空乏層の幅lo(そこで式
(25)のV項はゼロになる)は約510Åである。全
空乏区域はこの値の2倍、即ち約1000Åであり、
最悪の場合、即ちチヤネル幅Wが50000Å(0.2ミ
ル)である幅の広いチヤネルを持つVinhall装置
を仮定すると、WvをWで除した比は0.98に等し
い。全チヤネル幅が更に適当で、25000Å(0.1ミ
ル)である場合、この比は0.96になる。
上に述べたのは、幅の点でVinhall装置に考え
られる最悪の場合、並びに空乏区域の点で最善の
場合である。これに較べて、従来公知の或る装置
の考えられる最善の場合には次の様になる。
一番小さい寸法(約0.025mm(1ミル)四方)
の典型的なホール装置を考える。ソースの近辺に
於けるVinhall幅対チヤネル幅の比は約0.999であ
る。ホール装置を更に幅の広いもの又は長いもの
にしても、式(25)によつて定義された空乏区域
の幅がチヤネル幅の関数ではないから、単にこの
比が1.0に近くなるだけである。
IBM TDB誌、第13巻、第12号(1971年5月
号)、第3633頁に記載された従来の装置を考え、
それを構成する為に利用し得る既知の最善の物理
的な寸法からその内容を考えると、ソースの近辺
に於けるVinhall幅とチヤネル幅との比は1に近
い。
【図面の簡単な説明】
第1図は係属中の米国特許出願第812298号に記
載されている様な半導体材料の薄板の中又はその
表面の下に作られた単一チヤネル形フイラメント
形導電装置の簡略平面図、第2A図乃至第2C図
はこの発明に従つて構成された装置で、1個のチ
ヤネルの幅寸法に起る空乏境界の変調メカニズム
を示すと共に、空乏幅の変調によつて導電チヤネ
ルの境界が実効的に移動する様子を示す図、第3
A図及び第3B図はこの発明を実施する為に利用
することが出来るエンハンスメント形の1個のチ
ヤネルの平面図並びに縦断面図、第4A図及び第
4B図はこの発明のローレンツ結合形Vinhall双
チヤネル感知装置の好ましい1実施例の簡略平面
図及び断面図、第5A図及び第5B図は第4A図
の切断線A−Aで切つた詳しい断面図、第6図は
この発明のどの実施例でも、いずれかのチヤネル
を通るチヤネル電流を計算する為の線図、第7図
は基板の表面より下方のチヤネルの深さの関数と
して、注入担体濃度の典型的な分布を示すグラ
フ、第8図はVinhall双チヤネルをピンチオフ状
態で動作させる回路を示す略図、第9図はFET
装置の典型的なドレイン電流対電圧曲線を示すグ
ラフであり、その動作領域並びに臨界点を示す。
第10A図乃至第10C図は全般的にこの発明に
従つて構成された装置の導電チヤネルの各々の縁
に沿つて形成されるPN接合の両側に生ずる空間
電荷領域、電界及び電位を夫々示すグラフ、第1
1図はこの発明で使う様な形式の典型的な注入チ
ヤネルの縦断面図、第12図は第11図に示した
実施例の変形の図、第13図はVinhall構造に対
して計算した信号レベル及び信号対雑音比を基板
の比抵抗の関数として示すグラフ、第14A図及
び第14B図はエンハンスメント形装置でドレイ
ンの近くでローレンツ結合チヤネルを朝顔形又は
拡げた別の好ましい実施例を示す平面図及び断面
図、第15A図及び第15B図はデプリーシヨン
形装置で、ドレインの近くでローレンツ結合チヤ
ネル及びVinhallチヤネルの両方を朝顔形にした
別の好ましい実施例の平面図及び断面図である。 1……基板、4……Vinhallチヤネル、5……
ソース、6……ドレイン、9……ローレンツ結合
チヤネル。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体材料の基板、並びに該基板内に設けら
    れたソース領域及び少なくとも2つの相隔たるド
    レイン領域を持つチヤネル導電型半導体磁界感知
    装置に於て、前記基板内に少なくとも2つの第1
    の導電チヤネルを設けて前記ソース及び前記ドレ
    インを接続し、各々のチヤネルに前記ドレインが
    1つずつ接続されるようにし、導電材料の前記第
    1のチヤネルは前記ソースの近くにゼロより大き
    く且つ0.98より小さいバンホール幅対チヤネル幅
    の比を持つことによつて形成されたフイラメント
    形であり、前記基板内で前記2つの第1の導電チ
    ヤネルの間にローレンツ電圧発生導電チヤネルを
    設けて前記2つの第1のチヤネルを電気的に結合
    し、前記2つの第1のチヤネルに於ける担体の流
    れに対して直角を成す方向で前記第1のチヤネル
    にローレンツ電圧を印加するチヤネル導電型半導
    体磁界感知装置。
JP4552879A 1978-05-03 1979-04-16 Channel conductivity type semiconductor magnetic field sensor Granted JPS54144890A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/902,327 US4163986A (en) 1978-05-03 1978-05-03 Twin channel Lorentz coupled depletion width modulation effect magnetic field sensor

Publications (2)

Publication Number Publication Date
JPS54144890A JPS54144890A (en) 1979-11-12
JPS6130759B2 true JPS6130759B2 (ja) 1986-07-15

Family

ID=25415698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4552879A Granted JPS54144890A (en) 1978-05-03 1979-04-16 Channel conductivity type semiconductor magnetic field sensor

Country Status (4)

Country Link
US (1) US4163986A (ja)
EP (1) EP0005183B1 (ja)
JP (1) JPS54144890A (ja)
DE (1) DE2961205D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0168674U (ja) * 1987-10-28 1989-05-02
JPH04124372U (ja) * 1991-04-26 1992-11-12 エヌオーケー株式会社 ガスケツト

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES8303820A1 (es) * 1981-04-13 1983-02-01 Ibm "dispositivo transistor perfeccionado".
JPS59222969A (ja) * 1983-05-27 1984-12-14 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 磁気感応トランジスタ
JPH0311669A (ja) * 1989-06-08 1991-01-18 Mitsubishi Petrochem Co Ltd 磁気トランジスタ
US5136534A (en) * 1989-06-30 1992-08-04 Texas Instruments Incorporated Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell
US5192704A (en) * 1989-06-30 1993-03-09 Texas Instruments Incorporated Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell
US4939563A (en) * 1989-08-18 1990-07-03 Ibm Corporation Double carrier deflection high sensitivity magnetic sensor
US5208477A (en) * 1990-12-31 1993-05-04 The United States Of America As Represented By The Secretary Of The Navy Resistive gate magnetic field sensor
US5591996A (en) * 1995-03-24 1997-01-07 Analog Devices, Inc. Recirculating charge transfer magnetic field sensor
DK94995A (da) * 1995-08-24 1997-02-25 Microtronic As Magnetfeltsensor
JP3931686B2 (ja) * 2002-02-28 2007-06-20 株式会社デンソー 半導体磁気センサ
US7440227B2 (en) * 2005-02-28 2008-10-21 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having a hall effect sensor and circuit for detecting recorded bits from magnetic recording media
US8000062B2 (en) 2008-12-30 2011-08-16 Hitachi Global Storage Technologies Netherlands B.V. Enhanced magnetoresistance and localized sensitivity by gating in lorentz magnetoresistors
US8614873B1 (en) 2010-04-16 2013-12-24 James T. Beran Varying electrical current and/or conductivity in electrical current channels
US8189302B2 (en) 2010-09-11 2012-05-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic field sensor with graphene sense layer and ferromagnetic biasing layer below the sense layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE666834A (ja) * 1964-07-13
JPS4834467B1 (ja) * 1970-03-13 1973-10-22
JPS4938409Y1 (ja) * 1970-04-28 1974-10-22
DE2044792A1 (de) * 1970-09-10 1972-03-23 Ibm Deutschland Feldeffekt-Transistor
US3702991A (en) * 1971-03-30 1972-11-14 Texas Instruments Inc Magnetic domain memory structure
GB1423779A (en) * 1972-02-14 1976-02-04 Hewlett Packard Co Photon isolators
DE2338388C2 (de) * 1973-07-28 1982-04-15 Ibm Deutschland Gmbh, 7000 Stuttgart Feldeffekt-Halbleiteranordnung
GB1527773A (en) * 1974-10-18 1978-10-11 Matsushita Electric Ind Co Ltd Mos type semiconductor device
JPS5220317B2 (ja) * 1974-12-25 1977-06-02
US3994010A (en) * 1975-03-27 1976-11-23 Honeywell Inc. Hall effect elements
US3997909A (en) * 1975-05-14 1976-12-14 International Business Machines Corporation High carrier velocity magnetic sensor
DE2619663C3 (de) * 1976-05-04 1982-07-22 Siemens AG, 1000 Berlin und 8000 München Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung
US4048648A (en) * 1976-06-30 1977-09-13 International Business Machines Corporation High carrier velocity fet magnetic sensor
US4141026A (en) * 1977-02-02 1979-02-20 Texas Instruments Incorporated Hall effect generator
US4129880A (en) * 1977-07-01 1978-12-12 International Business Machines Incorporated Channel depletion boundary modulation magnetic field sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0168674U (ja) * 1987-10-28 1989-05-02
JPH04124372U (ja) * 1991-04-26 1992-11-12 エヌオーケー株式会社 ガスケツト

Also Published As

Publication number Publication date
EP0005183B1 (fr) 1981-11-04
US4163986A (en) 1979-08-07
JPS54144890A (en) 1979-11-12
DE2961205D1 (en) 1982-01-14
EP0005183A1 (fr) 1979-11-14

Similar Documents

Publication Publication Date Title
JPS6130759B2 (ja)
US4129880A (en) Channel depletion boundary modulation magnetic field sensor
US3714522A (en) Semiconductor device having surface electric-field effect
Diorio et al. A single-transistor silicon synapse
Kemmer et al. New detector concepts
US3714523A (en) Magnetic field sensor
US4245233A (en) Photosensitive device arrangement using a drift field charge transfer mechanism
CA1136772A (en) Controlled avalanche voltage transistor and magnetic sensor
US7301187B2 (en) High voltage field effect device and method
US4672645A (en) Charge transfer device having an improved read-out portion
US4048648A (en) High carrier velocity fet magnetic sensor
EP0039392B1 (en) Stabilized magnetically sensitive avalanche transistor
US4247788A (en) Charge transfer device with transistor input signal divider
SU733513A3 (ru) Датчик магнитного потока
Irvine et al. A high-speed silicon-based few-electron memory with metal–oxide–semiconductor field-effect transistor gain element
US4559638A (en) Charge transfer device having an improved read-out portion
EP0063209B1 (en) Magnetically sensitive transistors utilizing lorentz field potential modulation of carrier injection
EP0096218B1 (en) Differentially magnetically sensitive diode structure
JPS59222969A (ja) 磁気感応トランジスタ
US4937640A (en) Short channel MOSFET
JP2626497B2 (ja) 電荷転送素子
RU2008748C1 (ru) Магнитотранзистор
Emiroglu et al. Silicon single-electron parametron cell for solid-state quantum information processing
JPH05109853A (ja) 界面準位密度の測定方法
McDaid et al. On the application of capacitance-time and charge-time measurements to determine the generation lifetime and surface generation velocity in silicon-on-insulator (SOI) substrates