JPH05109853A - 界面準位密度の測定方法 - Google Patents
界面準位密度の測定方法Info
- Publication number
- JPH05109853A JPH05109853A JP29993591A JP29993591A JPH05109853A JP H05109853 A JPH05109853 A JP H05109853A JP 29993591 A JP29993591 A JP 29993591A JP 29993591 A JP29993591 A JP 29993591A JP H05109853 A JPH05109853 A JP H05109853A
- Authority
- JP
- Japan
- Prior art keywords
- sidewall
- electrode
- interface
- drain
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳトランジスタにおいて、ドレイン領域
における基板と酸化絶縁膜との界面（Ｓｉ−ＳｉＯ2 界
面）の界面準位密度を測定する。 【構成】 ドレイン電極１の側壁に形成したサイドウォ
ール４に設けたサイドウォール電極５にパルス電圧を印
加し、ドレイン電極３に流れる電流を計測して、サイド
ウォール４の下方位置におけるシリコン基板11（ドレイ
ン低濃度拡散層６）と酸化シリコン膜13との界面におけ
る界面準位密度を測定する。
における基板と酸化絶縁膜との界面（Ｓｉ−ＳｉＯ2 界
面）の界面準位密度を測定する。 【構成】 ドレイン電極１の側壁に形成したサイドウォ
ール４に設けたサイドウォール電極５にパルス電圧を印
加し、ドレイン電極３に流れる電流を計測して、サイド
ウォール４の下方位置におけるシリコン基板11（ドレイ
ン低濃度拡散層６）と酸化シリコン膜13との界面におけ
る界面準位密度を測定する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＤＤ（Lightly Dope
d Drain)構造のＭＯＳ（Metal-Oxide-Semiconductor)ト
ランジスタにおける界面準位密度の測定方法に関し、特
に従来測定困難であったドレイン領域における基板（低
濃度の拡散層）と絶縁膜との界面の界面準位密度を測定
する半導体装置についての界面準位密度の測定方法に関
するものである。
d Drain)構造のＭＯＳ（Metal-Oxide-Semiconductor)ト
ランジスタにおける界面準位密度の測定方法に関し、特
に従来測定困難であったドレイン領域における基板（低
濃度の拡散層）と絶縁膜との界面の界面準位密度を測定
する半導体装置についての界面準位密度の測定方法に関
するものである。
【０００２】
【従来の技術】図１は、従来のＭＯＳトランジスタにお
ける界面準位密度の測定系を示す模式図、図２は、ＬＤ
Ｄ構造のＮチャネルＭＯＳトランジスタを示す断面図で
あり、図中同番号は同一部分を示している。図中11はＰ
型のシリコン基板である。シリコン基板11の上部には、
不純物を注入してなるドレイン領域及びソース領域が形
成されている。ドレイン領域は、ドレイン低濃度拡散層
６及びドレイン高濃度拡散層７からなり、ソース領域
は、ソース低濃度拡散層８及びソース高濃度拡散層９か
らなる。ドレイン領域（ドレイン高濃度拡散層７）から
ドレイン電極３が引き出されており、ソース領域（ソー
ス高濃度拡散層９）からソース電極２が引き出されてい
る。シリコン基板11上面には、絶縁膜としての酸化シリ
コン膜13が形成されている。酸化シリコン膜13上のドレ
イン電極３，ソース電極２に挟まれる位置には、ゲート
電極１が形成されている。ゲート電極１にはパルス電圧
発生回路12が接続されている。シリコン基板11から基板
電極10が引き出されており、基板電極10とドレイン電極
３及びソース電極２とが接続されている。
ける界面準位密度の測定系を示す模式図、図２は、ＬＤ
Ｄ構造のＮチャネルＭＯＳトランジスタを示す断面図で
あり、図中同番号は同一部分を示している。図中11はＰ
型のシリコン基板である。シリコン基板11の上部には、
不純物を注入してなるドレイン領域及びソース領域が形
成されている。ドレイン領域は、ドレイン低濃度拡散層
６及びドレイン高濃度拡散層７からなり、ソース領域
は、ソース低濃度拡散層８及びソース高濃度拡散層９か
らなる。ドレイン領域（ドレイン高濃度拡散層７）から
ドレイン電極３が引き出されており、ソース領域（ソー
ス高濃度拡散層９）からソース電極２が引き出されてい
る。シリコン基板11上面には、絶縁膜としての酸化シリ
コン膜13が形成されている。酸化シリコン膜13上のドレ
イン電極３，ソース電極２に挟まれる位置には、ゲート
電極１が形成されている。ゲート電極１にはパルス電圧
発生回路12が接続されている。シリコン基板11から基板
電極10が引き出されており、基板電極10とドレイン電極
３及びソース電極２とが接続されている。
【０００３】次に、このような構成の測定系を用いた界
面準位密度の測定方法について説明する。測定系等を含
めた界面準位密度の測定方法に関する技術は一般的にG.
Groeseneker らによって明らかにされている (文献“A
Reliable Approach to Charge-Pumping Measurements i
n MOS Transistors ”，IEEE TRANSACTIONS ON ELECTRO
N DEVICES, Vol.ED-31, No.1 JANUARY 1984)。
面準位密度の測定方法について説明する。測定系等を含
めた界面準位密度の測定方法に関する技術は一般的にG.
Groeseneker らによって明らかにされている (文献“A
Reliable Approach to Charge-Pumping Measurements i
n MOS Transistors ”，IEEE TRANSACTIONS ON ELECTRO
N DEVICES, Vol.ED-31, No.1 JANUARY 1984)。
【０００４】シリコン基板11に対して逆バイアスになる
ようにソース電極２，ドレイン電極３に比較的小さい定
電圧、例えば０〜２Ｖ程度を印加する。そしてゲート電
極１にパルス電圧発生回路12を用いてパルス電圧、例え
ば周波数：数十kHz 〜数百kHz ，振幅：８Ｖ程度（−４
〜＋４Ｖ）を印加する。ここで、表面が反転あるいは蓄
積するのに十分な電圧を選択する。このような条件のも
とで基板電流を計測することによって、界面準位密度が
測定される。
ようにソース電極２，ドレイン電極３に比較的小さい定
電圧、例えば０〜２Ｖ程度を印加する。そしてゲート電
極１にパルス電圧発生回路12を用いてパルス電圧、例え
ば周波数：数十kHz 〜数百kHz ，振幅：８Ｖ程度（−４
〜＋４Ｖ）を印加する。ここで、表面が反転あるいは蓄
積するのに十分な電圧を選択する。このような条件のも
とで基板電流を計測することによって、界面準位密度が
測定される。
【０００５】以下、その測定原理について説明する。図
３はゲート電極１に印加するパルス電圧波形を表し、図
４はそのパルス電圧波形に応じた半導体のエネルギーバ
ンドを表している。ここでは、界面準位がバンドギャッ
プ内において連続的に分布していると仮定し、また電子
14, 正孔15は夫々８個まで捕獲できるものとする。印加
するパルス電圧が高い状態（図３Ｈ）のとき、半導体の
エネルギーバントは強い反転状態になる（図４(a) ）。
このとき界面準位に電子14が捕獲される (あるいは既に
捕獲されている) 。
３はゲート電極１に印加するパルス電圧波形を表し、図
４はそのパルス電圧波形に応じた半導体のエネルギーバ
ンドを表している。ここでは、界面準位がバンドギャッ
プ内において連続的に分布していると仮定し、また電子
14, 正孔15は夫々８個まで捕獲できるものとする。印加
するパルス電圧が高い状態（図３Ｈ）のとき、半導体の
エネルギーバントは強い反転状態になる（図４(a) ）。
このとき界面準位に電子14が捕獲される (あるいは既に
捕獲されている) 。
【０００６】次に、パルス電圧が高い状態（図３Ｈ）か
ら低い状態（図３Ｌ）に変化するとき、伝導帯16の底よ
り若干下の界面準位に捕獲されていた電子14は伝導帯16
に放出され（図４(b) ）、反転層内に存在していた伝導
帯電子19とともにソース高濃度拡散層９，ドレイン高濃
度拡散層７にドリフトする。そして、シリコン基板11か
ら界面に流れてきた正孔15と放出されずに界面準位に残
った電子14とが再結合する（図４(c),(d) ）。この再結
合電流が基板電流、いわゆるチャージポンピング電流と
なる。チャージポンピング電流ＩCPは下記（１）式のよ
うに表わされる。
ら低い状態（図３Ｌ）に変化するとき、伝導帯16の底よ
り若干下の界面準位に捕獲されていた電子14は伝導帯16
に放出され（図４(b) ）、反転層内に存在していた伝導
帯電子19とともにソース高濃度拡散層９，ドレイン高濃
度拡散層７にドリフトする。そして、シリコン基板11か
ら界面に流れてきた正孔15と放出されずに界面準位に残
った電子14とが再結合する（図４(c),(d) ）。この再結
合電流が基板電流、いわゆるチャージポンピング電流と
なる。チャージポンピング電流ＩCPは下記（１）式のよ
うに表わされる。
【０００７】 ＩCP＝ｑ・ＡG ・ｆ・Ｄif・ΔＥ …（１） ｑ ：素電荷 ＡG ：ゲート面積 ｆ ：ゲート印加パルス周波数 Ｄif：界面準位密度 ΔＥ：実効的に再結合可能なエネルギー幅（図４中20）
【０００８】なお、ΔＥは以下の式にて表わされる。
【０００９】
【数１】
【００１０】上記（１）式よりＤifを算出し、ホットキ
ャリヤストレス前後においてＤifを比較することによ
り、ストレスによって発生した界面準位密度を定量的に
評価できる。
ャリヤストレス前後においてＤifを比較することによ
り、ストレスによって発生した界面準位密度を定量的に
評価できる。
【００１１】
【発明が解決しようとする課題】前述の方法は、チャネ
ルを変調させ、シリコン基板11と酸化シリコン膜13との
界面（Ｓｉ−ＳｉＯ2 界面）にて電子14と正孔15とが再
結合するプロセスを利用することによって、界面準位密
度を測定するものであり、基本的にチャネル部分のみの
界面準位密度を測定する方法である。
ルを変調させ、シリコン基板11と酸化シリコン膜13との
界面（Ｓｉ−ＳｉＯ2 界面）にて電子14と正孔15とが再
結合するプロセスを利用することによって、界面準位密
度を測定するものであり、基本的にチャネル部分のみの
界面準位密度を測定する方法である。
【００１２】近年コンピュータシミュレーションによっ
て絶縁膜（酸化シリコン膜13）中へのホットキャリヤ注
入の注入領域，注入分布の解析が盛んに行われており、
そのほとんどがチャネル−ドレイン領域の接合から、チ
ャネル方向への注入分布をシミュレートしている。それ
と同時にチャージポンピング法を用いて接合からチャネ
ル方向の実際の注入分布を測定する試みもなされている
（文献A.Hamada et al“Structure Dependence of the
Hot-Carrier Degraded Region in Deep Submicron MOS
Devices ”，SYMPOSIUM ON VLSI TECHNOLOGY, 3-4, p2
1, 1991) 。
て絶縁膜（酸化シリコン膜13）中へのホットキャリヤ注
入の注入領域，注入分布の解析が盛んに行われており、
そのほとんどがチャネル−ドレイン領域の接合から、チ
ャネル方向への注入分布をシミュレートしている。それ
と同時にチャージポンピング法を用いて接合からチャネ
ル方向の実際の注入分布を測定する試みもなされている
（文献A.Hamada et al“Structure Dependence of the
Hot-Carrier Degraded Region in Deep Submicron MOS
Devices ”，SYMPOSIUM ON VLSI TECHNOLOGY, 3-4, p2
1, 1991) 。
【００１３】ところで、A.Acovicらはホットキャリヤは
主にドレイン領域の上の絶縁膜に注入されるとしている
(文献“Characterization of Hot-Electron-Stressed
MOSFET's by Low-Temperature Measurements of the Dr
ain Tunnel Current”，IEEETRANSACTION ON ELECTRON
DEVICE, Vol.37, No.6, JUNE 1990) 。この真偽を確か
めるためには、実際にドレイン領域におけるＳｉ−Ｓｉ
Ｏ2 界面の界面準位密度を測定することが必要である
が、従来の測定方法では前述したようにチャネル部分の
界面準位密度のみしか測定出来ず、ドレイン領域での、
言い換えるとゲートによって変調されない領域でのＳｉ
−ＳｉＯ2 界面の界面準位密度は測定不可能である。
主にドレイン領域の上の絶縁膜に注入されるとしている
(文献“Characterization of Hot-Electron-Stressed
MOSFET's by Low-Temperature Measurements of the Dr
ain Tunnel Current”，IEEETRANSACTION ON ELECTRON
DEVICE, Vol.37, No.6, JUNE 1990) 。この真偽を確か
めるためには、実際にドレイン領域におけるＳｉ−Ｓｉ
Ｏ2 界面の界面準位密度を測定することが必要である
が、従来の測定方法では前述したようにチャネル部分の
界面準位密度のみしか測定出来ず、ドレイン領域での、
言い換えるとゲートによって変調されない領域でのＳｉ
−ＳｉＯ2 界面の界面準位密度は測定不可能である。
【００１４】このドレイン領域におけるＳｉ−ＳｉＯ2
界面の界面準位密度を測定する試みが、A.Acovicらによ
って行われている (文献“Characterization of Hot-El
ectron-Stressed MOSFET's by Low-Temperature Measur
ements of the Drain TunnelCurrent”，IEEE TRANSACT
IONS ON ELECTRON DEVICES, Vol.37, No.6, JUNE 1990)
。ところが、これはバンド間トンネリングを利用した
ものであって、その物理現象が非常に難解であるため、
定量的に評価できないという欠点がある。
界面の界面準位密度を測定する試みが、A.Acovicらによ
って行われている (文献“Characterization of Hot-El
ectron-Stressed MOSFET's by Low-Temperature Measur
ements of the Drain TunnelCurrent”，IEEE TRANSACT
IONS ON ELECTRON DEVICES, Vol.37, No.6, JUNE 1990)
。ところが、これはバンド間トンネリングを利用した
ものであって、その物理現象が非常に難解であるため、
定量的に評価できないという欠点がある。
【００１５】本発明は斯かる事情に鑑みてなされたもの
であり、いままで測定が困難であったドレイン領域にお
けるＳｉ−ＳｉＯ2 界面の界面準位密度を、従来技術を
応用し、簡単な測定系を用いて定量的に測定できる界面
準位密度の測定方法を提供することを目的とする。
であり、いままで測定が困難であったドレイン領域にお
けるＳｉ−ＳｉＯ2 界面の界面準位密度を、従来技術を
応用し、簡単な測定系を用いて定量的に測定できる界面
準位密度の測定方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明に係る界面準位密
度の測定方法は、基板と、該基板上に形成した絶縁膜
と、該絶縁膜上に形成され、その側壁に導電材からなる
サイドウォールを有するゲート電極と、前記サイドウォ
ールの下方位置に不純物の拡散層を有するドレイン領域
とを備えた半導体装置について、前記不純物の拡散層と
前記絶縁膜との界面における界面準位密度を測定する方
法であって、前記サイドウォールにパルス電圧を印加す
ることにより、前記界面準位密度を測定することを特徴
とする。
度の測定方法は、基板と、該基板上に形成した絶縁膜
と、該絶縁膜上に形成され、その側壁に導電材からなる
サイドウォールを有するゲート電極と、前記サイドウォ
ールの下方位置に不純物の拡散層を有するドレイン領域
とを備えた半導体装置について、前記不純物の拡散層と
前記絶縁膜との界面における界面準位密度を測定する方
法であって、前記サイドウォールにパルス電圧を印加す
ることにより、前記界面準位密度を測定することを特徴
とする。
【００１７】
【作用】本発明にあっては、ゲート電極の側壁に設けた
導電性のサイドウォールにパルス電圧を印加する。ドレ
イン領域における基板，絶縁膜界面の界面準位に正孔を
捕獲させた後、その界面に電子を引き寄せて再結合させ
る。つまりドレイン電極に流れる電流（電子電流）を計
測することにより、ドレイン領域での基板と絶縁膜との
界面（Ｓｉ−ＳｉＯ2 界面）の界面準位密度を測定す
る。
導電性のサイドウォールにパルス電圧を印加する。ドレ
イン領域における基板，絶縁膜界面の界面準位に正孔を
捕獲させた後、その界面に電子を引き寄せて再結合させ
る。つまりドレイン電極に流れる電流（電子電流）を計
測することにより、ドレイン領域での基板と絶縁膜との
界面（Ｓｉ−ＳｉＯ2 界面）の界面準位密度を測定す
る。
【００１８】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
いて具体的に説明する。
【００１９】図５は本発明に係る測定方法を実施するた
めの測定系の構成を示す模式図、図６は本発明における
ＬＤＤ構造のＮチャネルＭＯＳトランジスタを示す断面
図である。なお、図中同番号は同一部分を表す。
めの測定系の構成を示す模式図、図６は本発明における
ＬＤＤ構造のＮチャネルＭＯＳトランジスタを示す断面
図である。なお、図中同番号は同一部分を表す。
【００２０】図中11はＰ型のシリコン基板である。シリ
コン基板11の上部には、不純物を注入してなるドレイン
領域及びソース領域が形成されている。ドレイン領域
は、ドレイン低濃度拡散層６及びドレイン高濃度拡散層
７からなり、ソース領域は、ソース低濃度拡散層８及び
ソース高濃度拡散層９からなる。ドレイン領域（ドレイ
ン高濃度拡散層７）からドレイン電極３が引き出されて
おり、ソース領域（ソース高濃度拡散層９）からソース
電極２が引き出されている。シリコン基板11上面には、
絶縁膜としての酸化シリコン膜13が形成されている。酸
化シリコン膜13上のドレイン電極３，ソース電極２に挟
まれる位置には、ゲート電極１が形成されている。ゲー
ト電極１の側壁には導電材からなるサイドウォール４が
形成されている。サイドウォール４から、その電極とな
るサイドウォール電極５が引き出されており、サイドウ
ォール電極５にはパルス電圧発生回路12が接続されてい
る。シリコン基板11から基板電極10が引き出されてお
り、基板電極10とドレイン電極３とが接続されている。
ゲート電極１には定電圧が印加されており、ソース電極
２は接地されている。なお、サイドウォール電極５の形
成方法としては、例えば、ソース電極２，ドレイン電極
３の形成と同様に層間膜21をエッチングする際に、サイ
ドウォール４上方の層間膜21もエッチングし、その後の
ソース電極２，ドレイン電極３を蒸着形成する際に、そ
れと同時にサイドウォール電極５も形成する方法が考え
られる。
コン基板11の上部には、不純物を注入してなるドレイン
領域及びソース領域が形成されている。ドレイン領域
は、ドレイン低濃度拡散層６及びドレイン高濃度拡散層
７からなり、ソース領域は、ソース低濃度拡散層８及び
ソース高濃度拡散層９からなる。ドレイン領域（ドレイ
ン高濃度拡散層７）からドレイン電極３が引き出されて
おり、ソース領域（ソース高濃度拡散層９）からソース
電極２が引き出されている。シリコン基板11上面には、
絶縁膜としての酸化シリコン膜13が形成されている。酸
化シリコン膜13上のドレイン電極３，ソース電極２に挟
まれる位置には、ゲート電極１が形成されている。ゲー
ト電極１の側壁には導電材からなるサイドウォール４が
形成されている。サイドウォール４から、その電極とな
るサイドウォール電極５が引き出されており、サイドウ
ォール電極５にはパルス電圧発生回路12が接続されてい
る。シリコン基板11から基板電極10が引き出されてお
り、基板電極10とドレイン電極３とが接続されている。
ゲート電極１には定電圧が印加されており、ソース電極
２は接地されている。なお、サイドウォール電極５の形
成方法としては、例えば、ソース電極２，ドレイン電極
３の形成と同様に層間膜21をエッチングする際に、サイ
ドウォール４上方の層間膜21もエッチングし、その後の
ソース電極２，ドレイン電極３を蒸着形成する際に、そ
れと同時にサイドウォール電極５も形成する方法が考え
られる。
【００２１】次に、このような構成の測定系を用いた本
発明の界面準位密度の測定方法について説明する。シリ
コン基板11とドレイン高濃度拡散層７との間に逆バイア
スを印加する。これはシリコン基板11，ドレイン高濃度
拡散層７間にＰ−Ｎ接合ダイオードの順方向電流が流れ
ることを防ぐためであり、この逆バイアスは比較的小さ
い定電圧、例えば０〜２Ｖで良い。ゲート電極１にはＭ
ＯＳ表面が蓄積するような極性の定電圧、例えば０〜−
10Ｖを印加する。これは後で説明するサイドウォール電
極５にパルス電圧を印加したときに、チャネル部分が変
調されることを防ぐためである。そして最後にサイドウ
ォール電極５にパルス電圧発生回路12からパルス電圧を
印加する。このパルス電圧条件は、従来技術と同様に周
波数：数十kHz 〜数百kHz ，振幅：８Ｖ程度（−４〜＋
４Ｖ）とする。
発明の界面準位密度の測定方法について説明する。シリ
コン基板11とドレイン高濃度拡散層７との間に逆バイア
スを印加する。これはシリコン基板11，ドレイン高濃度
拡散層７間にＰ−Ｎ接合ダイオードの順方向電流が流れ
ることを防ぐためであり、この逆バイアスは比較的小さ
い定電圧、例えば０〜２Ｖで良い。ゲート電極１にはＭ
ＯＳ表面が蓄積するような極性の定電圧、例えば０〜−
10Ｖを印加する。これは後で説明するサイドウォール電
極５にパルス電圧を印加したときに、チャネル部分が変
調されることを防ぐためである。そして最後にサイドウ
ォール電極５にパルス電圧発生回路12からパルス電圧を
印加する。このパルス電圧条件は、従来技術と同様に周
波数：数十kHz 〜数百kHz ，振幅：８Ｖ程度（−４〜＋
４Ｖ）とする。
【００２２】以下、その測定原理を説明する。サイドウ
ォール電極５に低い状態のパルス電圧（図３Ｌ）を印加
すると、ドレイン領域部分のＭＯＳ界面は反転し正孔15
が誘起する (図７(a))。このとき界面準位に正孔15が捕
獲される (あるいは捕獲されている) 。次にサイドウォ
ール電極５に印加されるパルス電圧を低い状態（図３
Ｌ）から高い状態（図３Ｈ）に変化させると、価電子帯
17の最上部より若干上の正孔15は価電子帯17に放出され
( 図７(b))、蓄積層内の正孔とともにチャネル側にドリ
フトする。
ォール電極５に低い状態のパルス電圧（図３Ｌ）を印加
すると、ドレイン領域部分のＭＯＳ界面は反転し正孔15
が誘起する (図７(a))。このとき界面準位に正孔15が捕
獲される (あるいは捕獲されている) 。次にサイドウォ
ール電極５に印加されるパルス電圧を低い状態（図３
Ｌ）から高い状態（図３Ｈ）に変化させると、価電子帯
17の最上部より若干上の正孔15は価電子帯17に放出され
( 図７(b))、蓄積層内の正孔とともにチャネル側にドリ
フトする。
【００２３】そして、放出されずに界面準位に捕獲され
たままの状態にある正孔15とドレイン領域内の多数キャ
リヤである電子14とが、シリコン基板11と酸化シリコン
膜13との界面（Ｓｉ−ＳｉＯ2 界面）まで流れてきて、
再結合を行う (図７(c),(d))。このようにＳｉ−ＳｉＯ
2 界面の界面準位が電子を捕獲することによって再結合
を実行する。チャージポンピング電流はドレイン電極３
に電流計を設置することによって、電子電流として測定
される。
たままの状態にある正孔15とドレイン領域内の多数キャ
リヤである電子14とが、シリコン基板11と酸化シリコン
膜13との界面（Ｓｉ−ＳｉＯ2 界面）まで流れてきて、
再結合を行う (図７(c),(d))。このようにＳｉ−ＳｉＯ
2 界面の界面準位が電子を捕獲することによって再結合
を実行する。チャージポンピング電流はドレイン電極３
に電流計を設置することによって、電子電流として測定
される。
【００２４】なおゲート電極１への印加電圧を変化させ
て、サイドウォール電極５にて変調する領域を少しずつ
チャネルとは反対側に移動させることによって、空間的
な界面準位の分布も測定可能である。つまりサイドウォ
ール電極５にて変調できる領域をＬSOとしその変化分を
ΔＬSOとすると、前述の（１）式から、界面準位密度の
変化分ΔＤifは下記式にて表される。
て、サイドウォール電極５にて変調する領域を少しずつ
チャネルとは反対側に移動させることによって、空間的
な界面準位の分布も測定可能である。つまりサイドウォ
ール電極５にて変調できる領域をＬSOとしその変化分を
ΔＬSOとすると、前述の（１）式から、界面準位密度の
変化分ΔＤifは下記式にて表される。
【００２５】
【数２】
【００２６】従って、ΔＬSOに対するΔＤifを読み取る
ことによって注入分布を求めることができる。
ことによって注入分布を求めることができる。
【００２７】
【発明の効果】本発明は以上のように、ＬＤＤ構造のＭ
ＯＳトランジスタにおいて、サイドウォール電極を形成
し、それを用いることによってドレイン領域における基
板と絶縁膜との界面（Ｓｉ−ＳｉＯ2 界面）の界面準位
密度をシミュレーションによることなく、実際に測定す
ることが可能である。
ＯＳトランジスタにおいて、サイドウォール電極を形成
し、それを用いることによってドレイン領域における基
板と絶縁膜との界面（Ｓｉ−ＳｉＯ2 界面）の界面準位
密度をシミュレーションによることなく、実際に測定す
ることが可能である。
【図１】従来の測定方法を実施するための測定系を示す
模式図である。
模式図である。
【図２】従来の測定方法におけるＭＯＳトランジスタを
示す断面図である。
示す断面図である。
【図３】印加パルス電圧を示すグラフである。
【図４】従来の測定方法の原理を示す半導体エネルギー
バンド図である。
バンド図である。
【図５】本発明に係る測定方法を実施するための測定系
を示す模式図である。
を示す模式図である。
【図６】本発明の測定方法におけるＭＯＳトランジスタ
を示す断面図である。
を示す断面図である。
【図７】本発明の測定方法の原理を示す半導体エネルギ
ーバンド図である。
ーバンド図である。
１ ゲート電極 ２ ソース電極 ３ ドレイン電極 ４ サイドウォール ５ サイドウォール電極 ６ ドレイン低濃度拡散層 ７ ドレイン高濃度拡散層 ８ ソース低濃度拡散層 ９ ソース高濃度拡散層 10 基板電極 11 シリコン基板 12 パルス電圧発生回路 13 酸化シリコン膜 14 電子 15 正孔 16 伝導帯 17 価電子帯
Claims (1)
- 【請求項１】 基板と、該基板上に形成した絶縁膜と、
該絶縁膜上に形成され、その側壁に導電材からなるサイ
ドウォールを有するゲート電極と、前記サイドウォール
の下方位置に不純物の拡散層を有するドレイン領域とを
備えた半導体装置について、前記不純物の拡散層と前記
絶縁膜との界面における界面準位密度を測定する方法で
あって、前記サイドウォールにパルス電圧を印加するこ
とにより、前記界面準位密度を測定することを特徴とす
る界面準位密度の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29993591A JPH05109853A (ja) | 1991-10-18 | 1991-10-18 | 界面準位密度の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29993591A JPH05109853A (ja) | 1991-10-18 | 1991-10-18 | 界面準位密度の測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109853A true JPH05109853A (ja) | 1993-04-30 |
Family
ID=17878717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29993591A Pending JPH05109853A (ja) | 1991-10-18 | 1991-10-18 | 界面準位密度の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102608508A (zh) * | 2011-12-20 | 2012-07-25 | 西交利物浦大学 | 脉冲实时场效应管阈值电压参数自动测量装置及其方法 |
| JP2014022606A (ja) * | 2012-07-19 | 2014-02-03 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法 |
-
1991
- 1991-10-18 JP JP29993591A patent/JPH05109853A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102608508A (zh) * | 2011-12-20 | 2012-07-25 | 西交利物浦大学 | 脉冲实时场效应管阈值电压参数自动测量装置及其方法 |
| CN102608508B (zh) * | 2011-12-20 | 2014-11-12 | 西交利物浦大学 | 脉冲实时场效应管阈值电压参数自动测量装置及其方法 |
| JP2014022606A (ja) * | 2012-07-19 | 2014-02-03 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ning | Hot-electron emission from silicon into silicon dioxide | |
| RU2120155C1 (ru) | Полевой транзистор | |
| Taur | MOSFET channel length: Extraction and interpretation | |
| Bauza et al. | In-depth exploration of Si-SiO/sub 2/interface traps in MOS transistors using the charge pumping technique | |
| Yoshimi et al. | Analysis of the drain breakdown mechanism in ultra-thin-film SOI MOSFETs | |
| Saks et al. | Observation of hot-hole injection in NMOS transistors using a modified floating-gate technique | |
| Schroder et al. | Corona-oxide-semiconductor device characterization | |
| US4382229A (en) | Channel hot electron monitor | |
| Duvvury et al. | Leakage current degradation in n-MOSFETs due to hot-electron stress | |
| Rasras et al. | Photo-carrier generation as the origin of Fowler-Nordheim-induced substrate hole current in thin oxides | |
| Neamen et al. | Radiation induced charge trapping at the silicon sapphire substrate interface | |
| US6566695B2 (en) | Hyperbolic type channel MOSFET | |
| JPH05109853A (ja) | 界面準位密度の測定方法 | |
| Ueda et al. | A new vertical double diffused MOSFET—the self-aligned terraced-gate MOSFET | |
| Zhao et al. | " Gated-diode" in SOI MOSFETs: a sensitive tool for characterizing the buried Si/SiO/sub 2/interface | |
| Solomon et al. | Current and C‐V instabilities in SiO2 at high fields | |
| Goguenheim et al. | Stress induced leakage currents in N-MOSFETs submitted to channel hot carrier injections | |
| Anderson et al. | The surface generation hump in irradiated power MOSFETs | |
| Mahapatra et al. | A new" multifrequency" charge pumping technique to profile hot-carrier-induced interface-state density in nMOSFET's | |
| Balasinski et al. | Enhanced electron trapping near channel edges in NMOS transistors | |
| Esseni et al. | Experimental signature and physical mechanisms of substrate enhanced gate current in MOS devices | |
| US20230236239A1 (en) | Gate voltage determination apparatus, gate voltage determination method, gate driving circuit and semiconductor circuit | |
| Gaitan et al. | Accuracy of the charge pumping technique for small geometry MOSFETs | |
| Ghodsi et al. | Arriving at a unified model for hot-carrier degradation in MOSFET's through gate-to-drain capacitance measurement | |
| Llorente et al. | Charge Pumping in Ultrathin SOI Tunnel FETs: Impact of Back-Gate Voltage |