JPS6130447B2 - - Google Patents

Info

Publication number
JPS6130447B2
JPS6130447B2 JP4537680A JP4537680A JPS6130447B2 JP S6130447 B2 JPS6130447 B2 JP S6130447B2 JP 4537680 A JP4537680 A JP 4537680A JP 4537680 A JP4537680 A JP 4537680A JP S6130447 B2 JPS6130447 B2 JP S6130447B2
Authority
JP
Japan
Prior art keywords
transistor
current
emitter
transistors
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4537680A
Other languages
Japanese (ja)
Other versions
JPS56141609A (en
Inventor
Akira Kikuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP4537680A priority Critical patent/JPS56141609A/en
Publication of JPS56141609A publication Critical patent/JPS56141609A/en
Publication of JPS6130447B2 publication Critical patent/JPS6130447B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 この発明は増幅回路に関し特にバイポーラトラ
ンジスタを用いた増幅回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit, and particularly to an amplifier circuit using bipolar transistors.

トランジスタを増幅素子として用いた増幅器に
おいては、トランジスタのベース・エミツタ間の
入出力特性が非直線性を示すために負帰還を施し
てこの非直線性による歪を抑圧する方法が一般的
に採られていた。しかし乍ら、負帰還を施せば増
幅度の低減は避けられず、よつて所望の増幅度を
得るには多くのトランジスタが必要となるばかり
か、回路の安定度が悪くなつて発振を呈する危険
性も存在する。
In amplifiers that use transistors as amplifying elements, the input/output characteristics between the base and emitter of the transistor exhibit nonlinearity, so negative feedback is generally applied to suppress distortion due to this nonlinearity. was. However, if negative feedback is applied, a reduction in amplification cannot be avoided, and thus not only will many transistors be required to obtain the desired amplification, but there is also a risk that the stability of the circuit will deteriorate and oscillation may occur. Gender also exists.

このために、負帰還を施すことなくトランジス
タの非直線性による歪を改善することが可能な増
幅器が考案されている。かかる増幅器の一例が第
1図に示されており、増幅されるべき入力信号V
INはエミツタフオロワ構成のPNP形トランジスタ
Q1のベース入力となり、このトランジスタQ1
エミツタフオロワ出力は次段の増幅用NPN形ト
ランジスタQ2のベース入力となる。トランジス
タQ2のエミツタと基準電位(接地)点との間に
はエミツタ抵抗R1が接続されている。これら両
トランジスタQ1及びQ2に一定比の電流I1,I2
(I1/I2=1/α,αは一定)を供給する例えば電
流ミラー回路1が設けられており、この電流ミラ
ー回路1は図のように互いにベースが共通接続さ
れたPNP形トランジスタQ3及びQ4を備えてい
る。トランジスタQ4はベースとコレクタが共通
接続されたダイオード構成となつており、トラン
ジスタQ3及びQ4は互いにいわゆるミラー結合さ
れ、トランジスタQ3及びQ4の各エミツタ抵抗R2
及びR3を適当に選定することによりトランジス
タQ1及びQ2への供給電流比1/αを設定でき
る。更に、電流ミラー回路1にはトランジスタ
Q3,Q4にベースが共通接続されたPNP形トラン
ジスタQ5が設けられており、このトランジスタ
Q5のコレクタは抵抗RLを介して基準電位(接
地)点に接続されている。そして、この抵抗RL
の両端間から増幅出力VOUTを導出する構成とな
つている。ここで、トランジスタQ5のエミツタ
抵抗R4の値の選定によりトランジスタQ2と抵抗
Lとへの供給電流I2とI3との比を1/α′に定め
るものとする。
To this end, amplifiers have been devised that can improve distortion due to transistor nonlinearity without applying negative feedback. An example of such an amplifier is shown in FIG.
IN is a PNP transistor with emitter follower configuration
This becomes the base input of Q1 , and the emitter follower output of this transistor Q1 becomes the base input of the next stage amplifying NPN type transistor Q2 . An emitter resistor R1 is connected between the emitter of the transistor Q2 and a reference potential (ground) point. A constant ratio of currents I 1 and I 2 flows through both transistors Q 1 and Q 2 .
(I 1 /I 2 = 1/α, α is constant), for example, is provided with a current mirror circuit 1, and as shown in the figure, this current mirror circuit 1 consists of PNP transistors Q whose bases are commonly connected to each other. 3 and Q4 . The transistor Q 4 has a diode configuration in which the base and collector are commonly connected, and the transistors Q 3 and Q 4 are so-called mirror coupled to each other, and each emitter resistance R 2 of the transistors Q 3 and Q 4
By appropriately selecting and R 3 , the ratio of currents supplied to transistors Q 1 and Q 2 (1/α) can be set. Furthermore, the current mirror circuit 1 includes a transistor.
A PNP transistor Q5 whose bases are commonly connected to Q3 and Q4 is provided, and this transistor
The collector of Q 5 is connected to a reference potential (ground) point via a resistor R L . And this resistance R L
The configuration is such that the amplified output V OUT is derived from both ends of the . Here, the ratio of the currents I 2 and I 3 supplied to the transistor Q 2 and the resistor R L is determined to be 1/α' by selecting the value of the emitter resistor R 4 of the transistor Q 5 .

かかる構成において、トランジスタQ1及びQ2
のベース・エミツタ間電圧をそれぞれVBE1及び
BE2、トランジスタQ1のエミツタラインの電圧
をVAとし、更にトランジスタQ1,Q2及び抵抗R
Lを流れる電流をそれぞれI1,I2及びI3とすれば次
式が成立する。
In such a configuration, transistors Q 1 and Q 2
Let the base-emitter voltages of the transistors be V BE1 and V BE2 respectively, the emitter line voltage of the transistor Q 1 be V A , and the transistors Q 1 and Q 2 and the resistor R
If the currents flowing through L are respectively I 1 , I 2 and I 3 , the following equation holds true.

A=VIN+VBE1 ……(1) I2=(VA−VBE2)/R1 ……(2) VOUT=I3・RL ……(3) ここで、I3=α′I2であるために(1)式乃至(3)式よ
り次式が得られる。
V A = V IN + V BE1 …(1) I 2 = (V A − V BE2 )/R 1 …(2) V OUT = I 3・R L …(3) Here, I 3 = α Since 'I 2 , the following equation is obtained from equations (1) to (3).

OUT=(VIN+VBE1−VBE2)・R/R・α′
……(4) 一般にトランジスタのコレクタ電流IcとVBE
の関係は次式で表わされる。
V OUT = (V IN +V BE1 −V BE2 )・R L /R 1・α′
...(4) Generally, the relationship between the collector current Ic of a transistor and V BE is expressed by the following equation.

Ic=Is(espqVBE/kT−1) ……(5) ここに、qは電子電荷、kはボルツマン定数、
Tは絶対温度、Isはベース・エミツタ間逆方向飽
和電流である。(5)式を変形して次式を得る。
Ic=Is( espqVBE /kT-1)...(5) Here, q is the electronic charge, k is Boltzmann's constant,
T is the absolute temperature, and Is is the base-emitter reverse saturation current. Transforming equation (5), we obtain the following equation.

BE=kT/qln(Ic/Is+1) ……(6) 従つて、(4)式中の(VBE1−VBE2)は次式で示
される。
V BE =kT/qln (Ic/Is+1) (6) Therefore, (V BE1 - V BE2 ) in equation (4) is expressed by the following equation.

BE1−VBE2=k/q{T1ln(I/Is+1)− T2ln(αI/Is+1)}……(7) ここにT1,T2はトランジスタQ1,Q2のベー
ス・エミツタ接合部温度である。
V BE1 −V BE2 =k/q{T 1 ln (I 1 /Is 1 +1) − T 2 ln (αI 1 /Is 2 +1)}...(7) Here, T 1 and T 2 are transistors Q 1 , Q 2 is the base-emitter junction temperature.

また、Isはトランジスタ固有の定数であるから
Is2=βIs1(βは一定)とおくことができ、Isは
極めて小なる値であつてコレクタ電流を十分流し
ておけばIc/Is≫1が成立するから次式が得られ
る。
Also, since Is is a constant specific to the transistor,
It can be set as Is 2 =βIs 1 (β is constant), and since Is is an extremely small value and if a sufficient collector current is allowed to flow, Ic/Is≫1 holds true, so the following equation can be obtained.

Ic/Is+1≒Ic/Is ……(8) 従つて、(8)式を用いることにより(7)式は以下の
ようになる。
Ic/Is+1≈Ic/Is (8) Therefore, by using equation (8), equation (7) becomes as follows.

BE1−VBE2≒k/q{T1ln(I/Is) −T2ln(αI/Is)} …(9) (9)式においてトランジスタのジヤンクシヨン温度
Tを一定とすれば VBE1−VBE2=kT/qln(β/α)……(10) (10)式より(VBE1−VBE2)は一定値となるから、
この値をγとおけば(4)式は次式となる。
V BE1 −V BE2 ≒k/q{T 1 ln (I 1 /Is 1 ) −T 2 ln (αI 1 /Is 1 )} …(9) In equation (9), assuming that the junction temperature T of the transistor is constant, For example, V BE1 - V BE2 = kT/qln (β/α)...(10) From equation (10), (V BE1 - V BE2 ) is a constant value, so
If this value is set as γ, equation (4) becomes the following equation.

OUT=(VIN+γ)・R/R・α′ ……(11) (11)式から判るように出力VOUTは各トランジスタ
のVBEに無関係となつて、VBEに起因する歪の発
生がなくなる。このように、負帰還を施すことな
くトランジスタの非直線性による歪を改善するこ
とが可能である。
V OUT = (V IN + γ)・R L /R 1・α′...(11) As can be seen from equation (11), the output V OUT is independent of the V BE of each transistor and is caused by V BE . Distortion will no longer occur. In this way, it is possible to improve distortion due to nonlinearity of the transistor without applying negative feedback.

ここで、R1=R2=R3=R4に選定すると(11)式に
おいてγ=0,α′=1となり回路の利得GはR
L/R4となる。いまG=RL/R4≒2とすると出
力抵抗RL,トランジスタQ5及び抵抗R4の直列回
路の各電圧分布はサイン状入力信号に対して第2
図の如くなる。図において、VR4は抵抗R4の両端
電圧、VCEはトランジスタQ5のエミツタ・コレ
クタ間電圧及びVRLは出力抵抗RLの両端電圧
(VOUT)を示している。そして入力段のトランジ
スタQ1及びQ2のエミツタやベースの各点におけ
る振幅は略VR4と等しくなつて、利得Gが大に選
定される場合には第2図から判るように出力端の
振幅VRL(=VOUT)が極めて大きくなつて各ト
ランジスタQ1,Q2のエミツタやベースにおける
振幅は小さくなる。従つて、必要な利得Gを得る
ために回路電源+B1を大に設定すればトランジ
スタQ1,Q2には無駄な電圧がかかつて電力浪費
が大となるばかりか、耐圧の大なるもの又はPc
の大なるトランジスタを用いる必要があつて不都
合となる。
Here, if R 1 = R 2 = R 3 = R 4 is selected, γ = 0, α' = 1 in equation (11), and the gain G of the circuit is R
L /R becomes 4 . Now, if G = R L /R 4 ≒ 2, each voltage distribution of the series circuit of the output resistor R L , transistor Q 5 and resistor R 4 will be the second
It will look like the figure. In the figure, V R4 represents the voltage across the resistor R 4 , V CE represents the emitter-collector voltage of the transistor Q 5 , and V RL represents the voltage across the output resistor RL (V OUT ). The amplitude at each point of the emitters and bases of transistors Q1 and Q2 in the input stage is approximately equal to V R4 , and if the gain G is selected to be large, the amplitude at the output terminal will decrease as shown in Figure 2. As V RL (=V OUT ) becomes extremely large, the amplitude at the emitter and base of each transistor Q 1 and Q 2 becomes small. Therefore, if the circuit power supply +B 1 is set to a large value in order to obtain the necessary gain G, not only will unnecessary voltage be generated in the transistors Q 1 and Q 2 , resulting in large power wastage, but also PC
This is inconvenient since it is necessary to use a large transistor.

従つて、本発明の目的は回路利得を十分確保し
つつ電力消費が少ない無歪の増幅回路を提供する
ことを目的としている。
Therefore, an object of the present invention is to provide a distortion-free amplifier circuit that consumes little power while ensuring sufficient circuit gain.

本発明の増幅回路は、ベースに入力信号が印加
された第1のトランジスタの出力をベース入力と
してこの第1のトランジスタと逆導電型の第2の
トランジスタを設け、両トランジスタに一定比の
電流を供給して両トランジスタのベース・エミツ
タ間電圧を打消すようにし、更にこれら両トラン
ジスタのいずれか一方に流れる電流と一定比の関
係にある電流を発生出力するよう電流出力手段を
設け、これらトランジスタへの電流供給手段の動
作電圧源と電流出力手段の動作電圧源とを別個に
設けて後者の電圧の絶対値を前者のそれより大と
するようにしたことを特徴としている。
The amplifier circuit of the present invention is provided with a second transistor having a conductivity type opposite to that of the first transistor, with the output of the first transistor having the base inputted with an input signal applied to the base, and a current of a fixed ratio is applied to both transistors. A current output means is provided to generate and output a current having a constant ratio with the current flowing through either of these transistors. The present invention is characterized in that an operating voltage source for the current supply means and an operating voltage source for the current output means are provided separately so that the absolute value of the latter voltage is larger than that of the former.

以下に図面を用いて本発明を説明する。 The present invention will be explained below using the drawings.

第3図は本発明の一実施例の回路図であり、第
1図と同等部分は同一符号により示されている。
第1図における電流ミラー回路1のトランジスタ
Q5は取り除かれており、トランジスタQ3,Q4
り成る電流ミラー回路1′が設けられて両トラン
ジスタQ1,Q2へ一定比の電流I1及びI2が夫々供給
される。そしてトランジスタQ1に流れる電流I1
入力としこれと一定比の関係にある電流I4を出力
する電流ミラー回路2が設けられている。この回
路2はダイオード接続されたNPNトランジスタ
Q6と、このトランジスタのベースと共通ベース
を有するNPNトランジスタQ7と、エミツタ抵抗
R5及びR6とから成る。トランジスタQ7による出
力電流I4が負荷抵抗RLへ供給されて、この両端
から出力VOUTが得られることになる。そしてこ
の電流ミラー回路2の動作電圧源として、電流ミ
ラー回路1′の動作電圧源+B1とは異なる電圧源
−B2が設けられている。ここで、電流ミラー回
路の各エミツタ抵抗を適当に設定して電流I1とI4
との比を1/βに定めるものとする。
FIG. 3 is a circuit diagram of one embodiment of the present invention, and parts equivalent to those in FIG. 1 are designated by the same symbols.
Transistor of current mirror circuit 1 in Fig. 1
Q 5 is removed and a current mirror circuit 1' consisting of transistors Q 3 and Q 4 is provided to supply constant ratio currents I 1 and I 2 to both transistors Q 1 and Q 2 , respectively. A current mirror circuit 2 is provided which inputs the current I 1 flowing through the transistor Q 1 and outputs a current I 4 having a constant ratio thereto. This circuit 2 is a diode-connected NPN transistor
Q 6 and an NPN transistor Q 7 which has a common base with the base of this transistor and an emitter resistor
Consists of R 5 and R 6 . The output current I 4 from the transistor Q 7 is supplied to the load resistor RL , and the output V OUT is obtained from both ends thereof. As an operating voltage source for the current mirror circuit 2, a voltage source -B2 different from the operating voltage source + B1 of the current mirror circuit 1' is provided. Here, by appropriately setting each emitter resistance of the current mirror circuit, the currents I 1 and I 4
The ratio of

かかる構成においても、(1),(2)式が成立し、出
力VOUTは次式となる。
Even in this configuration, equations (1) and (2) hold true, and the output V OUT is expressed by the following equation.

OUT=−I4・RL ……(12) そして、I4=βI1,I2=αI1であるから(1),(2)式及
び(12)式より次式が得られる。
V OUT =-I 4 ·R L (12) Since I 4 = βI 1 and I 2 = αI 1 , the following equation is obtained from equations (1), (2), and (12).

OUT=−βR/αR(VIN+VBE1−VBE2)…
… (13) また、VBE1−VBE2は(10)式より一定値γであるか
ら、 VOUT=−βR/αR(VIN+γ) ……(14) となる。(14)式から判るように出力VOUTはトラ
ンジスタのVBEに無関係となりVBEに起因する歪
の発生がない。尚、α=1,β=1(R1=R2
R3=R5=R6)とすればγ=0となり出力VOUT
−R/R・VINとなることは明白である。
V OUT =-βR L /αR 1 (V IN +V BE1 -V BE2 )...
(13) Also, since V BE1 −V BE2 is a constant value γ according to equation (10), V OUT =−βR L /αR 1 (V IN +γ) (14). As can be seen from equation (14), the output V OUT is independent of the V BE of the transistor, and no distortion occurs due to V BE . Furthermore, α=1, β=1 (R 1 = R 2 =
It is clear that if R 3 = R 5 = R 6 ), γ=0 and the output V OUT becomes -R L /R 6 ·V IN .

上記条件すなわちα=1,β=1なる条件で、
出力VOUTの最大振幅を28ボルトとして回路の利
得Gを20dBに設定するものとすると、抵抗RL
両端振幅はVOUTそのものとなり、その時の抵抗
R6の両端振幅は2.8ボルトとなる。よつて電源−
B2の電圧は30ボルト以上の値が必要となる。
Under the above conditions, that is, α=1, β=1,
Assuming that the maximum amplitude of the output V OUT is 28 volts and the circuit gain G is set to 20 dB, the amplitude at both ends of the resistor R L is the same as V OUT , and the resistance at that time is
The amplitude across R 6 is 2.8 volts. Power supply
The voltage of B 2 must be 30 volts or more.

しかしながら、この時の抵抗R1,R2,R3の各
両端の振幅は最大2.8ボルトとなつているから、
回路電源+B1の最小値は次のようにして算出可
能となる。
However, since the amplitude across each end of resistors R 1 , R 2 , and R 3 at this time is a maximum of 2.8 volts,
The minimum value of the circuit power supply +B 1 can be calculated as follows.

+B1(min)=2.8+VCE+2.8+VBE4 こゝに、VCEはトランジスタQ2のコレクタ・
エミツタ間電圧、VBE4はトランジスタQ4のベー
ス・エミツタ間電圧である。VBE4=VCE≒0.6ボ
ルトとすると、+B(min)は約7ボルトとな
り、ある程度の余裕をもつて設計しても高々10ボ
ルトの回路電源を用いれば良いことになる。従つ
て、トランジスタQ1,Q2等のPcや耐圧を低い値
のものとすれば良く、また電力の消費も防ぐこと
ができる。
+B 1 (min) = 2.8 + V CE +2.8 + V BE4 Here, V CE is the collector of transistor Q 2 .
The emitter voltage, VBE4 , is the base-emitter voltage of transistor Q4 . Assuming that V BE4 = V CE ≈0.6 volts, +B (min) will be approximately 7 volts, and even if designed with a certain margin, it will be sufficient to use a circuit power supply of at most 10 volts. Therefore, the Pc and breakdown voltage of the transistors Q 1 , Q 2 and the like need only be set to low values, and power consumption can also be prevented.

第4図は本発明の他の実施例の回路図であり、
第1図、第3図と同等部分は同一符号により示さ
れている。図においては、第1図の電流ミラー回
路1のトランジスタQ5のコレクタ出力電流I3を第
3図に示した電流ミラー回路2のトランジスタ
Q6へ供給するようにして第3図と同様な作用効
果を得るようにしたものである。
FIG. 4 is a circuit diagram of another embodiment of the present invention,
Components equivalent to those in FIGS. 1 and 3 are designated by the same reference numerals. In the figure, the collector output current I 3 of the transistor Q 5 of the current mirror circuit 1 of FIG.
By supplying it to Q 6 , the same effect as shown in Fig. 3 can be obtained.

本例においてもR1=R2=R3=R4=R5=R6に選
定すれば回路利得Gは−RL/R6となつて、第3
図と同様に各電源+B1及び−B2を夫々10ボルト
及び−30ボルトに設定してG=20dBとすること
が可能となり、電力消費が小となるものである。
In this example as well, if R 1 = R 2 = R 3 = R 4 = R 5 = R 6 , the circuit gain G becomes -R L /R 6 , and the third
As shown in the figure, it is possible to set the power supplies +B 1 and -B 2 to 10 volts and -30 volts, respectively, so that G=20 dB, resulting in low power consumption.

本発明によれば、無歪の出力が得られると共に
回路の無駄な消費電力を極力小に抑えることが可
能となる利点がある。
According to the present invention, there is an advantage that distortion-free output can be obtained and wasteful power consumption of the circuit can be suppressed to a minimum.

尚、電流供給及び出力電流発生のために共に電
流ミラー回路を用いたが、これと同等機能を有す
る回路構成を用い得ることは勿論である。
Although a current mirror circuit is used for both current supply and output current generation, it goes without saying that a circuit configuration having the same function as this can be used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の増幅回路の例を示す図、第2図
は第1図の回路の電圧分布図、第3図及び第4図
は本発明の実施例回路図である。 主要部分の符号の説明、1,1′,2…電流ミ
ラー回路、Q1〜Q7…トランジスタ。
FIG. 1 is a diagram showing an example of a conventional amplifier circuit, FIG. 2 is a voltage distribution diagram of the circuit of FIG. 1, and FIGS. 3 and 4 are circuit diagrams of an embodiment of the present invention. Explanation of symbols of main parts: 1, 1', 2...Current mirror circuit, Q1 to Q7 ...Transistor.

Claims (1)

【特許請求の範囲】[Claims] 1 ベースに入力信号が印加される第1トランジ
スタと、前記第1トランジスタのエミツタに結合
したベース及び抵抗を介して基準電位点に接続さ
れたエミツタを有しかつ前記第1トランジスタと
は逆導電型の第2トランジスタと、第1電源によ
りエミツタ抵抗を介して各々駆動されて前記第1
及び第2トランジスタ各々のエミツタ・コレクタ
間に一定比の電流を供給する互いにミラー結合さ
れた複数のトランジスタからなる第1電流ミラー
回路と、前記第1電流ミラー回路による供給電流
と一定比をなす出力電流を生ずる互いにミラー結
合された複数のトランジスタからなる第2電流ミ
ラー回路と、前記第2電流ミラー回路の出力電流
に応じて変化する出力電圧を生ずる出力手段とか
らなり、前記第2電流ミラー回路の各トランジス
タは前記第1電源とは異なる極性でかつより大な
る電圧を生ずる第2電源によりエミツタ抵抗を介
して駆動されかつその出力段を形成するトランジ
スタは前記出力電圧を生ずる負荷抵抗を介して基
準電位点に接続されたコレクタを有することを特
徴とする増幅回路。
1 A first transistor to which an input signal is applied to a base, a base coupled to an emitter of the first transistor, and an emitter connected to a reference potential point via a resistor, and of a conductivity type opposite to that of the first transistor. and a second transistor driven by the first power supply via an emitter resistor to the first transistor.
and a first current mirror circuit consisting of a plurality of transistors mirror-coupled to each other that supplies a constant ratio of current between the emitter and collector of each of the second transistors, and an output that has a constant ratio to the current supplied by the first current mirror circuit. The second current mirror circuit includes a second current mirror circuit including a plurality of transistors mirror-coupled to each other that generates a current, and an output means that generates an output voltage that changes depending on the output current of the second current mirror circuit. Each transistor is driven through an emitter resistor by a second power source that produces a voltage of a different polarity and larger than that of the first power source, and the transistors forming its output stage are driven through a load resistor that produces the output voltage. An amplifier circuit characterized by having a collector connected to a reference potential point.
JP4537680A 1980-04-07 1980-04-07 Amplifying circuit Granted JPS56141609A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4537680A JPS56141609A (en) 1980-04-07 1980-04-07 Amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4537680A JPS56141609A (en) 1980-04-07 1980-04-07 Amplifying circuit

Publications (2)

Publication Number Publication Date
JPS56141609A JPS56141609A (en) 1981-11-05
JPS6130447B2 true JPS6130447B2 (en) 1986-07-14

Family

ID=12717541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4537680A Granted JPS56141609A (en) 1980-04-07 1980-04-07 Amplifying circuit

Country Status (1)

Country Link
JP (1) JPS56141609A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430624A (en) * 1982-06-24 1984-02-07 Motorola, Inc. Current mirror circuit arrangement

Also Published As

Publication number Publication date
JPS56141609A (en) 1981-11-05

Similar Documents

Publication Publication Date Title
JPS6142965B2 (en)
JPS6014512A (en) Low voltage ic current source
US4605892A (en) Current-source arrangement
JPH0732329B2 (en) Output stage of power amplifier
US4420725A (en) Wide-bandwidth low-distortion amplifier
EP0426120B1 (en) Amplification circuit with improved linearity
JPS6130447B2 (en)
KR840001335Y1 (en) Amplifier
US4573019A (en) Current mirror circuit
JPS6123689B2 (en)
JPH06276037A (en) Audio power amplifier
US4356455A (en) Amplifier
JP2897515B2 (en) Voltage-current converter
JPS6340901Y2 (en)
JPS6130767B2 (en)
JPS6126846B2 (en)
JPS6224973Y2 (en)
JPS6123691B2 (en)
KR830001483Y1 (en) amplifier
JPH0347010B2 (en)
JPH0610443Y2 (en) Logarithmic conversion circuit
JP2623954B2 (en) Variable gain amplifier
KR840001120B1 (en) Amplifier
JPS6129572B2 (en)
JP3355839B2 (en) Logarithmic conversion circuit