JPS6130039A - エツチングの方法 - Google Patents

エツチングの方法

Info

Publication number
JPS6130039A
JPS6130039A JP15227684A JP15227684A JPS6130039A JP S6130039 A JPS6130039 A JP S6130039A JP 15227684 A JP15227684 A JP 15227684A JP 15227684 A JP15227684 A JP 15227684A JP S6130039 A JPS6130039 A JP S6130039A
Authority
JP
Japan
Prior art keywords
layer
type
etching
conductive layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15227684A
Other languages
English (en)
Other versions
JPH0527971B2 (ja
Inventor
Masaki Hirata
平田 雅規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15227684A priority Critical patent/JPS6130039A/ja
Publication of JPS6130039A publication Critical patent/JPS6130039A/ja
Publication of JPH0527971B2 publication Critical patent/JPH0527971B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はシリコン基板を電気化学的にエツチングする方
法に関する。特にダイアフラム型シリコン圧力センサの
ダイアフラム形成の際の電気化学エツチングの方法に関
する。
(従来技術) 従来、ダイアフラム型シリコン圧力センサのダイア7−
)ム形成は化学エツチングや放電加工や電気化学エツチ
ングによ)行なわれていた。
しかしながら化学エツチングや放電加工ではダイア72
人の厚さを正確に制御するのは困難で、所定や厚さに達
した時に自動的にエツチングが停止する電気化学エツチ
ングの手法が使われだした(アイイーイーイー・エレク
トロン・デバイス・レターズ(IEEE  ELECT
RON  DEVICE LBTTE几S。
VOL、EDL−2,No、2.FEB、、1981.
44〜45))。
第3図(a) 、 (b)に従来の電気化学エツチング
の方法を示す。
シリコン基板100はP型層とN型層とから構成されて
いて、N型層側には金属膜101が付着されている。金
属膜101に正極性の電圧を印加し、負極性側はプラチ
ナ電極102が用いられる。エツチング液103は回転
子104によシ攪拌されエツチングが均一に進む様にな
っている。エツチング液にはエチレンジアミン・ピロカ
テコールが用いられる。金属膜401は電圧を印加する
為の電極として慟らくと共にエツチングに対する保護膜
として働らく。第3図(a)に於てはN型層が保護され
P型層がエツチングされる。P型層が全てエツチングさ
れN型層が露出するとエツチングが停止し、N型層のみ
が残る。印加電圧はα5vである。
第3図(b)はこの電気化学エツチングを用いてダイア
フラム屋シリコン圧カセンサのダイアフラムを形成した
例である。
P型シリコン基板1050表面に熱拡散またはエピタキ
シャル成長によfiN型シリコン層106を形成し、感
圧素子となるP型拡散抵抗107を形成する。P型シリ
コン基板105の裏面のエツチングしない部分を酸化膜
108で保護する。エツチング液にエチレンジアミン・
ピロカテコールを用いると、P型シリコン基板105は
異方性エツチングされる。
例えば基板の面方位を(100)面とすると傾斜部は(
111)面で5476の角度を成す。P型シリコン基板
が除去されN型シリコン層が繕われるとエツチングが停
止し、N型層が残る。
ダイア72ム型シリコン圧カセンサの圧力・電気変換感
度はダイアフラムの厚さの2乗に反比例するので感度ば
らつきを低減する為には正確にダイア72ム厚を制御す
る必要がある。電気化学エツチングの手法を用いればダ
イアフラムの厚さはN型シリコ7層106の厚さで正確
に規定される。
N型シリコ7層106をエピタキシャル成長の技術によ
シ形成すれば厚さは10%以内の精度で制御でき、感度
ばらつきの少ないダイアク2ム型圧カセンサが得られる
(従来技術の問題点) 第3図(a)K示すように従来は電極コンタクトを得る
為に金属膜を蒸着等によシ付着していた。そうするとP
型層のエツチング後は、この金属膜は、無用な歪を発生
しない様に除去しなくてはならない、また金属膜はエツ
チング液に対して耐腐食性のある材料でなくてはならな
い等の欠点があった。
(発明の目的) 本発明の目的は上記欠点を除去し、金属膜を使用せず電
極コンタクトの得られる方法を提供することにある。
(発明の構成) 本発明によれば第1の導電層と、これと逆導電型の第2
の導電層とから成る2層シリコン基板の前記第1の導電
層と同一導電型の高濃度拡散層を前記第1の導電層の非
活性領域に形成し電極とし。
電気化学エツチングによシ前記第2の導電層を除去し、
前記第1の導電層を残すことを特徴としたエツチングの
方法が得られる。
(実施例) 次に本発明について図面を参照して実施例を挙げて説明
する。
第1図(a) 、 (b)は本発明の第1の実施例を示
すシリコン基板の構造である。シリコン基板比抵抗1は
厚い(100) P型巣結晶シリコン基板と厚さ20μ
m。
4Ω、cmのNff1工ピタキシヤル層3とからなる2
層シリコン基板である。当紋シリコン基板1の周辺部は
燐の熱拡散等によりN型高濃度拡散層2を形成し、低抵
抗の電極領域としている。ダイアフラムを形成するには
N型高濃度拡散ノーに電極配線を施し、第3図(31)
に示すような従来の電気化学エツチング法によF)P型
シリコン層を除去し、N型エピタキシャル層を残せば良
い、シリコン基板の周辺部はピンセット等で取扱う時に
傷付くので嵐品は取れないので電極領域とするととKよ
る損失はない。またエツチング液には一例としてヒドラ
ジン水和物を用いれば保護膜はシリコン酸化膜で良(、
N型高濃度拡散層の表面には拡散層形成時の押込み酸化
中に熱酸化膜が形成されるので、改らためて保護膜を被
覆する必要はない、第1図に於ては図示しなかったがN
型エピタキシャル層には第3図の従来例に示す様な感圧
素子となるP重拡散抵抗が形成しである。電極接続部及
び配線部は樹脂、ワックス等で絶縁保護する必要がある
N型高濃度拡散層を設ける場所としてはシリコン基板の
周辺部の1か所で屯良いがNfiエピタキシャル層の厚
さが薄くなると抵抗が高くなシミ流が流れ難くな〕、電
極接続部から遠い所では電流が充分に供給されず陽極酸
化膜が形成され難くなル、エツチングが停止せず均一な
膜厚を得られないので円環状の方が良い。
第2図は本発明の第2の実施例を示すシリコン基板の構
造である第1図と同一番号は同一構成要素である。第1
図と異なる点はN型高濃度拡散層2を、シリコン基板の
周辺部だけでなく不活性領域である切Wfr領域にも設
けた点である。切断領域の幅は通常20〜80μmであ
シ%N型高濃度拡散層のシート抵抗を数面にするとシリ
コン基板の中央部にも十分な電流を供給できる。本実施
例は基板の直径が太き込場合に特に有効である。断面構
造は第1図と同様である。
(発明の効果) 本発明のエツチング方法を用いればダイアフラム型シリ
コン圧力センナや他の薄膜状デバイスを電気化学的な手
法で製造する際に金属膜を用いずにシリコン基板の面内
に均一の電流を供給でき均一な膜厚を得られる。
【図面の簡単な説明】
第1図杜本発明の第1の実施例であるシリコント・シリ
コン基板   2・・・N型高濃度拡散層3・・N型エ
ピタキシャル層 4・・・P型シリコン層100・・・
シリコン基板  101・・・金属膜102・・プラチ
ナ電極  103・・・エツチング液104・・・回転
子     105・・・P型シリコン基板106・・
・N型シリコン層  107・・P型拡散抵抗108・
・・酸化膜 オ 1 図 (0一つ 第2図

Claims (1)

    【特許請求の範囲】
  1. 第1の導電層と、これと逆導電型の第2の導電層とから
    成る2層シリコン基板の前記第1の導電層と同一導電量
    の高濃度拡散層を前記第1の導電層の非活性領域に形成
    して電極とし、電気化学エッチングにより前記第2の導
    電層を除去し、前記第1の導電層を残すことを特徴とし
    たエッチングの方法。
JP15227684A 1984-07-23 1984-07-23 エツチングの方法 Granted JPS6130039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15227684A JPS6130039A (ja) 1984-07-23 1984-07-23 エツチングの方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15227684A JPS6130039A (ja) 1984-07-23 1984-07-23 エツチングの方法

Publications (2)

Publication Number Publication Date
JPS6130039A true JPS6130039A (ja) 1986-02-12
JPH0527971B2 JPH0527971B2 (ja) 1993-04-22

Family

ID=15536966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15227684A Granted JPS6130039A (ja) 1984-07-23 1984-07-23 エツチングの方法

Country Status (1)

Country Link
JP (1) JPS6130039A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137329A (ja) * 1984-12-10 1986-06-25 Yokogawa Electric Corp 半導体の微細加工方法
JPH01145873A (ja) * 1987-12-02 1989-06-07 Yokogawa Electric Corp 半導体圧力センサの製造方法
US5525549A (en) * 1992-04-22 1996-06-11 Nippondenso Co., Ltd. Method for producing an acceleration sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137329A (ja) * 1984-12-10 1986-06-25 Yokogawa Electric Corp 半導体の微細加工方法
JPH01145873A (ja) * 1987-12-02 1989-06-07 Yokogawa Electric Corp 半導体圧力センサの製造方法
US5525549A (en) * 1992-04-22 1996-06-11 Nippondenso Co., Ltd. Method for producing an acceleration sensor

Also Published As

Publication number Publication date
JPH0527971B2 (ja) 1993-04-22

Similar Documents

Publication Publication Date Title
US4003127A (en) Polycrystalline silicon pressure transducer
US4426768A (en) Ultra-thin microelectronic pressure sensors
US3994009A (en) Stress sensor diaphragms over recessed substrates
JPS6130038A (ja) エツチングの方法
EP0504956B1 (en) Selective electrochemical etching
US4995953A (en) Method of forming a semiconductor membrane using an electrochemical etch-stop
WO1998056035A1 (fr) Procede d'anodisation d'un substrat de silicium et procede de production d'un capteur d'acceleration d'un type de surface
JPS6130039A (ja) エツチングの方法
KR860003109A (ko) 실리콘 노즐 및 그 제조방법
JP2000275077A (ja) 薄膜ヒータ
JPH01136378A (ja) 圧力変換装置の製造方法
JPH02260333A (ja) マイクロメカニカルスイッチの製造方法
JPS59169184A (ja) 圧力センサの製造方法
JPH0645617A (ja) 単結晶薄膜部材の製造方法
JPH0340959B2 (ja)
JPS60154575A (ja) 半導体圧力検出素子の製造方法
JPH10117026A (ja) シリコン微細機械素子の製造方法
JP3129851B2 (ja) 半導体装置の製造方法
JPS60211945A (ja) 薄膜形成の方法
JPS62183189A (ja) 半導体圧力変換器の製造方法
JP3361553B2 (ja) 半導体装置の製造方法
JPH0528898B2 (ja)
JPH08306935A (ja) 半導体力学量センサとその製造方法
JPS6356962A (ja) 半導体圧力変換器の製造方法
JPS62183190A (ja) 半導体圧力変換器の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term