JPS61295876A - Inverter - Google Patents

Inverter

Info

Publication number
JPS61295876A
JPS61295876A JP60138652A JP13865285A JPS61295876A JP S61295876 A JPS61295876 A JP S61295876A JP 60138652 A JP60138652 A JP 60138652A JP 13865285 A JP13865285 A JP 13865285A JP S61295876 A JPS61295876 A JP S61295876A
Authority
JP
Japan
Prior art keywords
transistor
diode
switching element
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60138652A
Other languages
Japanese (ja)
Other versions
JPH0667213B2 (en
Inventor
Hiroyuki Nishino
博之 西野
Masahito Onishi
雅人 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP60138652A priority Critical patent/JPH0667213B2/en
Publication of JPS61295876A publication Critical patent/JPS61295876A/en
Publication of JPH0667213B2 publication Critical patent/JPH0667213B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate an erroneous operation of drive control by conducting a switching element for the prescribed period from the end of the operation of a transistor which operates by detecting a voltage between the cathode and the anode of a diode connected in series with a switching element. CONSTITUTION:An inductance element 2 and a switching element 3 are connected in series with a DC power source 1. A diode 5 is connected in anti- parallel with the element 3, and a resonance capacitor 4 is connected in parallel with the element 2. A diode 6 is connected forward between the element 2 and the negative electrode of the power source 1. A transistor 7 operates by a potential difference between the cathode and the anode of the diode 6, and a controller 10 conducts the element 3 for the prescribed period from the end of the operation of the transistor 7.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、スイッチング素子のオン/オフ駆動によっ
て共振回路に発生する高周波出力を負荷に与えるインバ
ータ装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an inverter device that provides a load with a high frequency output generated in a resonant circuit by turning on/off a switching element.

〔背景技術〕[Background technology]

インバータ装置の出力を高周波化する上で、スイッチン
グ素子のスイッチング損失が大きな問題となる。スイッ
チング素子の導通タイミングを検出し、スイッチング素
子のオン/オフ駆動を制御すると、スイッチング損失を
少なくすることができる。
When increasing the frequency of the output of an inverter device, switching loss of switching elements becomes a major problem. By detecting the conduction timing of the switching element and controlling the on/off drive of the switching element, switching loss can be reduced.

第5図にその従来例を示す、このインバータ装置は、直
流電源31に対して、発振トランス32の1次巻線およ
び共振用コンデンサ33の並列共振回路と、トランジス
タ34にダンパダイオード35を逆方向接続した並列回
路とが直列に接続され、負荷2に対して発振トランス3
2の2次巻線にチリ−クコイル36が直列に接続されて
、負荷Zに高周波電力を供給するものである。
This inverter device, a conventional example of which is shown in FIG. The connected parallel circuits are connected in series, and the oscillation transformer 3 is connected to the load 2.
A chill coil 36 is connected in series to the secondary winding of No. 2 to supply high frequency power to the load Z.

第6図fatにこのインバータ装置のトランジスタ34
のコレクタ電圧vc、コレクタ電流1cおよびダンパダ
イオード35に流れるダンパ電流[0を示す、この従来
例では、トランジスタ34がオフとなってコレクタ電圧
Vcが正弦波状に変化し、コレクタ電圧Vcが零となつ
たときに流れるダンパ電流IDを検出し、トランジスタ
34を導通させる。この動作は、ダンパダイオード35
に流れるダンパ電流IDを検出する電流検出コイル37
、電流検出コイルの検出電流を電圧に変換する抵抗38
、その電圧でトリガ信号Vpを発生するコンデンサ39
、コンデンサ39から出力されるトリガ信号Vpを受け
て動作する単安定マルチバイブレータ40および単安定
マルチバイブレータ40の出力をトランジスタ34のベ
ース電流1Bにするコンデンサ41と抵抗42の並列回
路によって行なわれる。ll安定マルチバイブレーク4
0に与えられるトリガ信号Vpは′N46図(blに示
され、トランジスタ34に与えられるベース電流IBは
第6図(C1に示されている。このトランジスタ34の
駆動制御では、ダンパm流IDを検出し、単安定マルチ
バイブレーク40のトリガ信号vPを作り、ベース電1
5!EI Bを発生させるため、ダンパ電流IDと連続
してコレクタ電流■Dが流れ出すので、トランジスタ3
4のオン動作時のスイッチングロスはなくなる。コレク
タ電流1cは、単安定マルチバイブレーク40で設定さ
れるベース電流1.が流れる期間tまで直線的に増加す
る。この従来例では、期間tを変えることによってコレ
クタ電流Icをwi御することができるので、回路の共
振条件を維持しながら出力を可変することができる利点
もある。しかしこの従来例では、ダンパ電流IQが流れ
出する直後にベース電流IBがトランジスタ34に供給
されるが、コレクタ電流ICが流れ出すのはダンパ電流
Inが消滅してからであるので、その間に流れるベース
電流IBが無駄となり損失を招く。
The transistor 34 of this inverter device is shown in FIG.
In this conventional example, the transistor 34 is turned off and the collector voltage Vc changes sinusoidally, and the collector voltage Vc becomes zero. The damper current ID flowing when the current is applied is detected, and the transistor 34 is made conductive. This operation is caused by damper diode 35
A current detection coil 37 that detects the damper current ID flowing in the
, a resistor 38 that converts the detected current of the current detection coil into voltage.
, a capacitor 39 that generates a trigger signal Vp at that voltage.
, a monostable multivibrator 40 operated in response to a trigger signal Vp output from a capacitor 39, and a parallel circuit of a capacitor 41 and a resistor 42 that convert the output of the monostable multivibrator 40 into the base current 1B of the transistor 34. ll stable multivi break 4
The trigger signal Vp applied to the transistor 34 is shown in Figure 6 (bl), and the base current IB applied to the transistor 34 is shown in Figure 6 (C1). Detects the trigger signal vP of the monostable multi-by break 40, and connects the base voltage 1.
5! In order to generate EI B, collector current ■D flows continuously with damper current ID, so transistor 3
The switching loss during the ON operation of 4 is eliminated. The collector current 1c is the base current 1. set by the monostable multi-bi break 40. increases linearly until the period t during which . In this conventional example, since the collector current Ic can be controlled wi by changing the period t, there is an advantage that the output can be varied while maintaining the resonance condition of the circuit. However, in this conventional example, the base current IB is supplied to the transistor 34 immediately after the damper current IQ starts flowing, but the collector current IC starts flowing only after the damper current In disappears. IB becomes wasted and results in loss.

この欠点を解決するものとして、第7図に示すように単
安定マルチバイブレータ40の後段にさらに単安定マル
チバイブレータ43を設けた従来例がある。この従来例
は、第8図falに示すように単安定マルチバイブレー
タ40でダンパ電流I nが流れ終える期間t1を設定
し、第8図中)に示すように期間tl後にベース電流r
Bを流す、ところがこの場合、ベース電流IBが流れる
期間t2を変えて出力制御を行なおうとすると、ダンパ
電流1.の流れる期間t1も変化するので不都合を生じ
る。
As a solution to this drawback, there is a conventional example in which a monostable multivibrator 43 is further provided after the monostable multivibrator 40, as shown in FIG. In this conventional example, as shown in FIG. 8, a period t1 is set in which the damper current I n finishes flowing in the monostable multivibrator 40, and a base current r after the period tl is set as shown in FIG.
However, in this case, if you try to control the output by changing the period t2 during which the base current IB flows, the damper current 1. Since the period t1 during which the signal flows also changes, this causes a problem.

第9図に示す従来例は、コンデンサ39の代りに増幅器
44を接続し、ダンパ電流Inが流れ終えるタイミング
を検出し、単安定マルチバイブレークブレーク40にト
リガ信号を与えるものである。また第10図に示す従来
例は、第9図における単安定マルチバイブレーク40に
代えて無安定マルチバイブレータ45を接続し、ダンパ
電流IDの検出信号によって強制同期を行なうものであ
る。
In the conventional example shown in FIG. 9, an amplifier 44 is connected in place of the capacitor 39, the timing at which the damper current In finishes flowing is detected, and a trigger signal is given to the monostable multi-vibration break 40. Further, in the conventional example shown in FIG. 10, an astable multivibrator 45 is connected in place of the monostable multivibrator 40 in FIG. 9, and forced synchronization is performed by a detection signal of the damper current ID.

このいずれの場合も、電流検出コイル37を必要とし、
雑音によって誤動作が生じる恐れがあるとともに回路が
複雑となってコストが高くなる欠点がある。
In either case, a current detection coil 37 is required,
There is a risk that malfunction may occur due to noise, and the circuit is complicated, resulting in increased cost.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、従来例の問題点の解消を図り、簡単
でしかも安価な構成でスイッチング素子の駆動制御を誤
動作なくかつ効率よく行なうことができるインバータ装
置を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the prior art and to provide an inverter device that has a simple and inexpensive configuration and can efficiently control the drive of switching elements without malfunction.

〔発明の開示〕[Disclosure of the invention]

この発明のインバータ装置は、負荷に供給する高周波電
力を発生するインダクタンス素子と、直流電源に対して
前記インダクタンス素子と直列接続したスイッチング素
子と、このスイッチング素子に逆並列接続した第1のダ
イオードと、前記インダクタンス素子のいずれか一方に
並列接続した共振用コンデンサと、前記スイッチング素
子と前記直流電源の負極との間に順方向接続した第2の
ダイオードと、この第2のダイオードのカソード・アノ
ード間の電位差を検出して動作するトランジスタと、こ
のトランジスタの動作終了から一定期間前記スイッチン
グ素子を導通する制御を行なう制御回路とを備えたもの
である。
The inverter device of the present invention includes an inductance element that generates high-frequency power to be supplied to a load, a switching element connected in series with the inductance element with respect to a DC power supply, and a first diode connected in antiparallel to the switching element. A resonance capacitor connected in parallel to either one of the inductance elements, a second diode forward-connected between the switching element and the negative electrode of the DC power supply, and a circuit between the cathode and anode of the second diode. The device includes a transistor that operates by detecting a potential difference, and a control circuit that controls the switching element to be conductive for a certain period of time from the end of the operation of the transistor.

この発明によれば、つぎの作用がある。スイソチング素
子が遮断されると、第1のダイオードに電流が流れ、第
2のダイオードのカソード・アノード間に電位差が生じ
てトランジスタが動作する。
According to this invention, there are the following effects. When the switching element is cut off, current flows through the first diode, creating a potential difference between the cathode and anode of the second diode, causing the transistor to operate.

第1のダイオードに電流が流れなくなると、第2のダイ
オードのカソード・アノード間の電位差がなくなり、ト
ランジスタの動作が終了する。このトランジスタの動作
が終了すると、制御回路がスイッチング素子を一定期間
導通する。したがって、第1のダイオードに電流が流れ
なくなり、スイッチング素子が導通される状態になって
から、制御回路がスイッチング素子を導通する制御を行
なうので、スイッチング素子の駆動制御が効率よく行な
われる。
When current stops flowing through the first diode, the potential difference between the cathode and anode of the second diode disappears, and the operation of the transistor ends. When the operation of this transistor is completed, the control circuit turns on the switching element for a certain period of time. Therefore, after the current stops flowing through the first diode and the switching element becomes conductive, the control circuit performs control to make the switching element conductive, so that drive control of the switching element is efficiently performed.

実施例 第1図はこの発明の一実施例の構成を示す回路図である
。このインバータ装置では、直流電源1に対してインダ
クタンス素子である発振トランス2とスイッチング素子
であるトランジスタ3が直列に接続され、発振トランス
2に共振用コンデンサ4が並列に接続され、トランジス
タ3に第1のダイオード5が逆並列に接続されている。
Embodiment FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention. In this inverter device, an oscillation transformer 2 which is an inductance element and a transistor 3 which is a switching element are connected in series to a DC power supply 1, a resonance capacitor 4 is connected in parallel to the oscillation transformer 2, and a first diodes 5 are connected in antiparallel.

トランジスタ3と直流電源1の負極との間には第2のダ
イオード6が順方向に接続され、この第2のダイオード
6のアノード側にはトランジスタ7のエミッタが#続さ
れ、そのカソード側にはトランジスタ70ベースが抵抗
8を介して接続されている。
A second diode 6 is connected in the forward direction between the transistor 3 and the negative electrode of the DC power supply 1, the emitter of a transistor 7 is connected to the anode side of the second diode 6, and the emitter of the transistor 7 is connected to the cathode side of the second diode 6. A transistor 70 base is connected via a resistor 8.

トランジスタ7のコレクタには抵抗9を介して直流電圧
VCCが与えられる。トランジスタ3のスイッチング周
期を制御する制御回路10は、トランジスタ7のオン/
オフ動作に同期して、抵抗1)゜12およびコンデンサ
13から成る波形整形回路1.4を介してトランジスタ
3ヘベース電流を供給する0発振トランス2の2次巻線
にはチラークコイル15および高周波電力が供給される
負荷Zが直列に接続されている。
A DC voltage VCC is applied to the collector of the transistor 7 via a resistor 9. A control circuit 10 that controls the switching period of the transistor 3 controls whether the transistor 7 is turned on or off.
In synchronization with the OFF operation, a chiller coil 15 and high frequency power are connected to the secondary winding of the zero oscillation transformer 2, which supplies base current to the transistor 3 via a waveform shaping circuit 1.4 consisting of a resistor 1)゜12 and a capacitor 13. The supplied loads Z are connected in series.

第2図は制御回路10の構成の一例を示す回路図である
。ICは集積回路で構成される汎用タイマであり、たと
えばシダネティック社のNE555が通用される。この
汎用タイマICは抵抗16およびコンデンサ17.18
とともに単安定マルチバイブレータを構成している。汎
用タイマICの2番端子がトリガ端子であって、1/3
Vcc以下で汎用タイマICは抵抗16とコンデンサ1
7で定まる時限動作を行なう、したがってトランジスタ
19がオフの時抵抗20を介して2番端子がVCCに引
き上げられ、汎用タイマICは動作されない。トランジ
スタ7がオンすると、制御回路IOの端子aからコンデ
ンサ21を介して正のパルスがトランジスタ19のベー
スに供給される。
FIG. 2 is a circuit diagram showing an example of the configuration of the control circuit 10. As shown in FIG. The IC is a general-purpose timer composed of an integrated circuit, and for example, NE555 manufactured by Sidanetic is commonly used. This general purpose timer IC has 16 resistors and 17,18 capacitors.
Together, they form a monostable multivibrator. The second terminal of the general-purpose timer IC is the trigger terminal, and 1/3
Below Vcc, the general-purpose timer IC requires 16 resistors and 1 capacitor.
Therefore, when the transistor 19 is off, the No. 2 terminal is pulled up to VCC through the resistor 20, and the general-purpose timer IC is not operated. When the transistor 7 is turned on, a positive pulse is supplied to the base of the transistor 19 from the terminal a of the control circuit IO via the capacitor 21.

トランジスタ19がオンすると汎用タイマtCの2番端
子の電圧が1/3Vcc以下となり、3番端子に時限動
作をともなう信号が出力され、その信号が制御回路10
の端子Cから波形整形回路14に与えられる。この制御
回路10において、ダイオード22はコンデンサ21の
放電用であり、抵抗23はトランジスタ19のベース抵
抗である。
When the transistor 19 is turned on, the voltage at the second terminal of the general-purpose timer tC becomes 1/3 Vcc or less, and a signal with a timed operation is output to the third terminal, and this signal is sent to the control circuit 10.
is applied to the waveform shaping circuit 14 from the terminal C of. In this control circuit 10, the diode 22 is for discharging the capacitor 21, and the resistor 23 is the base resistor of the transistor 19.

次に第3図の波形図を参照してこの実施例の動作を説明
する。第3図(a)はトランジスタ3のコレクタ電圧V
C%コレクタ電流1cおよび第1のダイオード5に流れ
るダンパ電流IDを示し、第3図中)はトランジスタ7
のコレクタ電圧vcを示し、第3図(Clはトランジス
タ3のベース電流■Bを示す、トランジスタ3がオフで
あると、発振トランス2の蓄積エネルギーで直流電源1
、抵抗8、トランジスタ7のベース・エミッタおよび第
1のダイオード5を介してダンパ電流10が流れる。つ
まり、第2のダイオード6のカソード・アノード間に電
位差が生じ、トランジスタ7がオンとなる。
Next, the operation of this embodiment will be explained with reference to the waveform diagram in FIG. FIG. 3(a) shows the collector voltage V of transistor 3.
C% collector current 1c and damper current ID flowing through the first diode 5 (in FIG. 3) is the transistor 7.
Figure 3 shows the collector voltage vc of the transistor 3 (Cl shows the base current ■B of the transistor 3;
, a damper current 10 flows through the resistor 8, the base-emitter of the transistor 7, and the first diode 5. That is, a potential difference is generated between the cathode and anode of the second diode 6, and the transistor 7 is turned on.

トランジスタ7がオンとなってダンパ電流TDが流れて
いる間、第3図中)に示すようにそのコレクタ電圧V(
が低レベルとなる。ダンパ電流IDが流れ終ると、トラ
ンジスタ7のコレクタ電圧V(が高レベルとなる。この
ときのコレクタ電圧V(の立ち上がりによって、制御回
路10のコンデンサ21を介して正のパルスがトランジ
スタ19に与えられ、前述した動作で制御回路10の端
子Cから波形整形回路14に出力信号が与えられる。
While the transistor 7 is on and the damper current TD is flowing, its collector voltage V(
is at a low level. When the damper current ID finishes flowing, the collector voltage V( of the transistor 7 becomes a high level. As the collector voltage V( rises at this time, a positive pulse is applied to the transistor 19 via the capacitor 21 of the control circuit 10. In the above-described operation, an output signal is provided from terminal C of control circuit 10 to waveform shaping circuit 14.

波形整形回路14の出力は、第3図(C)に示すように
ベース電流[、とじてトランジスタ7に与えられる。ベ
ース電流IBが与えられるとトランジスタフがオンとな
り、そのコレクタ電流1cが第2のダイオード6を介し
て流れる。このような動作が繰り返され、高周波出力が
負荷Zに効率よく供給される。
The output of the waveform shaping circuit 14 is applied to the transistor 7 as a base current, as shown in FIG. 3(C). When the base current IB is applied, the transistor turns on, and its collector current 1c flows through the second diode 6. Such operations are repeated, and the high frequency output is efficiently supplied to the load Z.

上述したように、この実施例では、従来例のようにダン
パ電流roを検出するためのコイルを必要とせず、トラ
ンジスタ7の動作によってその検出増幅が行なわれる。
As described above, in this embodiment, unlike the conventional example, a coil for detecting the damper current ro is not required, and the detection and amplification is performed by the operation of the transistor 7.

したがって、ダンパ電流IDを検出する回路構成が簡単
で低コストで実現でき、集積回路化も可能となる。また
ダンパ電流rDを検出するために、従来例のように検出
コイルを用いないので、外部雑音によって誤動作するこ
ともない、さらに言うまでもなく、ダンパ電流IDが流
れ終えてから、トランジスタ3にベース電流1゜が供給
されるので、その制御電源の容量も小さくてすむ。
Therefore, the circuit configuration for detecting the damper current ID can be realized easily and at low cost, and can also be integrated into an integrated circuit. Furthermore, since a detection coil is not used as in the conventional example to detect the damper current rD, there is no malfunction caused by external noise.Needless to say, after the damper current ID has finished flowing, the base current 1゜ is supplied, so the capacity of the control power source can also be small.

第4図は、この発明の他の実施例の構成を示す回路図で
ある。この実施例は、前述の実施例の第2のダイオード
6をツェナーダイオードに置き換えたものである。第2
のダイオード6をツェナーダイオードにすることによっ
て、トランジスタ7を小形化することが可能となる。す
なわち、トランジスタ7のベース電流がツェナーダイオ
ード6のツェナー電圧と抵抗8で制限され、大部分のダ
ンパ電流Inがツェナーダイオード6に流れることによ
って、抵抗8における電力損が低減されるとともにトラ
ンジスタ7を小信号用にすることができるので集積回路
化に効果的となる。また参考として、ツェナーダイオー
ドの代りに前述の実施例の第2のダイオード6と逆並列
にダイオード2個以上を接続した直列回路を設けても、
同様の効果を得ることができる。
FIG. 4 is a circuit diagram showing the configuration of another embodiment of the invention. In this embodiment, the second diode 6 of the previous embodiment is replaced with a Zener diode. Second
By using a Zener diode as the diode 6, the transistor 7 can be made smaller. That is, the base current of the transistor 7 is limited by the Zener voltage of the Zener diode 6 and the resistor 8, and most of the damper current In flows through the Zener diode 6, thereby reducing the power loss in the resistor 8 and reducing the transistor 7. Since it can be used for signals, it is effective for integrated circuits. As a reference, even if a series circuit in which two or more diodes are connected in antiparallel to the second diode 6 of the above-mentioned embodiment is provided instead of the Zener diode,
A similar effect can be obtained.

C発明の効果〕 この発明によれば、スイッチング素子に逆並列接続した
第1のダイオードに電流が流れるとき、第2のダイオー
ドのカソード・アノード間に電位差が生じてトランジス
タが動作し、第1のダイオードに電流が流れなくなると
トランジスタの動作が終了することによって、トランジ
スタの動作に応答する制御回路が導通される状態になっ
てからスイッチング素子を導通する制御を行なうので、
従来例に比べ簡単でしかも安価な構成で誤動作なくスイ
ッチング素子の駆動IIJrBを行なうことができ、出
力効率を高めることができる。
C. Effects of the invention] According to the invention, when a current flows through the first diode connected in antiparallel to the switching element, a potential difference is generated between the cathode and anode of the second diode, the transistor operates, and the first diode is connected in parallel with the switching element. When the current stops flowing through the diode, the operation of the transistor ends, and the control circuit that responds to the operation of the transistor becomes conductive, and then the switching element is controlled to be conductive.
The switching element can be driven IIJrB without malfunction with a simpler and cheaper configuration than the conventional example, and the output efficiency can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例の構成を示す回路図、第2
図は制御回路の構成の一例を示す回路図、第3図はこの
発明の一実施例の動作を説明するための波形図、第4図
はこの発明の伯の実施例の構成を示す回路図、第5I!
Iは従来例の構成を示す回路図、第6図は従来例の動作
を説明するための波形図、第7図は他の従来例の構成を
示す回路図、第8図は他の従来例の構成を示す回路図、
第9図〜第10図はその他の従来例の構成を示す回路図
である。 1・・・直流電源、2・・・インダクタンス素子、3・
・・トランジスタ(スイッチング素子)、4・・・共振
用コンデンサ、5・・・第1のダイオード、6・・・第
2の1−、N;&tt 7−トラ2ジスタ 第1図 濱 2 図 第3図 や 第4図 第5図 第6図
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, and FIG.
Figure 3 is a circuit diagram showing an example of the configuration of a control circuit, Figure 3 is a waveform diagram for explaining the operation of an embodiment of the present invention, and Figure 4 is a circuit diagram showing the configuration of a further embodiment of the invention. , 5th I!
I is a circuit diagram showing the configuration of a conventional example, FIG. 6 is a waveform diagram for explaining the operation of the conventional example, FIG. 7 is a circuit diagram showing the configuration of another conventional example, and FIG. 8 is another conventional example. A circuit diagram showing the configuration of
FIGS. 9 and 10 are circuit diagrams showing the configuration of other conventional examples. 1... DC power supply, 2... Inductance element, 3...
...Transistor (switching element), 4...Resonance capacitor, 5...First diode, 6...Second 1-, N; Figure 3, Figure 4, Figure 5, Figure 6

Claims (2)

【特許請求の範囲】[Claims] (1)負荷に供給する高周波電力を発生するインダクタ
ンス素子と、直流電源に対して前記インダクタンス素子
と直列接続したスイッチング素子と、このスイッチング
素子に逆並列接続した第1のダイオードと、前記インダ
クタンス素子およびスイッチング素子のいずれか一方に
並列接続した共振用コンデンサと、前記スイッチング素
子と前記直流電源の負極との間に順方向接続した第2の
ダイオードと、この第2のダイオードのカソード・アノ
ード間の電位差を検出して動作するトランジスタと、こ
のトランジスタの動作終了から一定期間前記スイッチン
グ素子を導通する制御を行なう制御回路とを備えたイン
バータ装置。
(1) An inductance element that generates high-frequency power to be supplied to a load, a switching element connected in series with the inductance element with respect to a DC power supply, a first diode connected in antiparallel to this switching element, the inductance element and a resonant capacitor connected in parallel to either one of the switching elements, a second diode forward-connected between the switching element and the negative electrode of the DC power supply, and a potential difference between the cathode and anode of the second diode. An inverter device comprising: a transistor that detects and operates the switching element; and a control circuit that controls the switching element to be conductive for a certain period of time from the end of the operation of the transistor.
(2)前記第2のダイオードはツェナーダイオードであ
ることを特徴とする特許請求の範囲第(1)項記載のイ
ンバータ装置。
(2) The inverter device according to claim (1), wherein the second diode is a Zener diode.
JP60138652A 1985-06-25 1985-06-25 Inverter device Expired - Lifetime JPH0667213B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60138652A JPH0667213B2 (en) 1985-06-25 1985-06-25 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60138652A JPH0667213B2 (en) 1985-06-25 1985-06-25 Inverter device

Publications (2)

Publication Number Publication Date
JPS61295876A true JPS61295876A (en) 1986-12-26
JPH0667213B2 JPH0667213B2 (en) 1994-08-24

Family

ID=15226987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60138652A Expired - Lifetime JPH0667213B2 (en) 1985-06-25 1985-06-25 Inverter device

Country Status (1)

Country Link
JP (1) JPH0667213B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202375A (en) * 1989-01-31 1990-08-10 Mitsubishi Electric Corp Power semiconductor module
JP2008072848A (en) * 2006-09-14 2008-03-27 Mitsubishi Electric Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202375A (en) * 1989-01-31 1990-08-10 Mitsubishi Electric Corp Power semiconductor module
JP2008072848A (en) * 2006-09-14 2008-03-27 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JPH0667213B2 (en) 1994-08-24

Similar Documents

Publication Publication Date Title
JPH0265659A (en) Switch mode power source circuit
JPH09308244A (en) Snubber circuit in switching power supply
JPS61295876A (en) Inverter
JP3416065B2 (en) Driver circuit for semiconductor device
JPH06106019B2 (en) DC-DC converter
JPS6286692A (en) Radio-frequency heater
JPS6161508B2 (en)
JP2532203Y2 (en) Switching power supply
JP3413547B2 (en) Power supply for electromagnetic equipment
JP2620067B2 (en) Power supply
JP2774112B2 (en) Inverter device
JPH03876Y2 (en)
JPS6226157B2 (en)
JPH04299067A (en) Resonance type switching power supply
JPS5849087A (en) Inverter device
JPH04217865A (en) Resonance switching power supply
JPH0346992U (en)
JPS5985085U (en) power circuit
JPH0442773A (en) Switching power unit
JPH01198275A (en) Self-excited switching power source
JPS5941277B2 (en) induction heating device
JP2001025252A (en) Ringing choke converter
JPH04101291U (en) switching power supply circuit
JPS60128873A (en) Transistor drive circuit of inverter
JPH0574919B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term