JPS61295767A - Protection circuit - Google Patents
Protection circuitInfo
- Publication number
- JPS61295767A JPS61295767A JP13679685A JP13679685A JPS61295767A JP S61295767 A JPS61295767 A JP S61295767A JP 13679685 A JP13679685 A JP 13679685A JP 13679685 A JP13679685 A JP 13679685A JP S61295767 A JPS61295767 A JP S61295767A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- resistor
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、機器の電源投入時における。不要な電圧の立
上りを制限する保護回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention provides a method for applying power to a device when the power is turned on. This invention relates to a protection circuit that limits unnecessary voltage rises.
（従来の技術）
近年、ディジタル信号処理が、アナログにとって代ろう
としている。その為、Ａ／Ｄ変換器が必要となり、その
Ａ／Ｄ変換器の入力のＤＣ電圧及びダイナミックレンジ
の制限の為、Ａ／Ｄ変換器の入力条件に合う様にアナロ
グ信号を変換させる時に、ダイナミックレンジは簡単に
合わす事が可能であるが、ＤＣ電圧を合せる事は簡単で
はなく、Ａ／Ｄ変換器の入力の前にクランプ回路が挿入
される。(Prior Art) In recent years, digital signal processing has been replacing analog. Therefore, an A/D converter is required, and due to the limitations of the DC voltage and dynamic range of the input of the A/D converter, when converting the analog signal to match the input conditions of the A/D converter, Although the dynamic range can be easily matched, it is not so easy to match the DC voltage, and a clamp circuit is inserted before the input of the A/D converter.
第２図は従来の構成を示すブロック図であり、１はレベ
ル調整器で、ボリューム等で構成可能であり、２はクラ
ンプ回路、３はＡ／Ｄ変換器、１７はＡ／Ｄ変換器３よ
りの基準電圧レベルの入力である。FIG. 2 is a block diagram showing a conventional configuration, where 1 is a level adjuster, which can be configured with a volume, etc., 2 is a clamp circuit, 3 is an A/D converter, and 17 is an A/D converter 3. This is the reference voltage level input.
第３図は従来のクランプ回路の詳細な構成例を示す図で
あり、４はＶｃｃ （電源電圧）、５はクランプパルス
、６はトランジスター、７は入力、８は抵抗、９はクラ
ンプ回路出力、１０はクランプ回路、１１はトランジス
ター、１２は抵抗、１３はトランジスター、１４．１５
は抵抗、１６は電圧コンパレーター、１７は基準電圧レ
ベルの入力、１８はトランジスター、１９は比較電圧出
力、２０はクランプ用コンデンサーである。FIG. 3 is a diagram showing a detailed configuration example of a conventional clamp circuit, where 4 is Vcc (power supply voltage), 5 is a clamp pulse, 6 is a transistor, 7 is an input, 8 is a resistor, 9 is a clamp circuit output, 10 is a clamp circuit, 11 is a transistor, 12 is a resistor, 13 is a transistor, 14.15
is a resistor, 16 is a voltage comparator, 17 is a reference voltage level input, 18 is a transistor, 19 is a comparison voltage output, and 20 is a clamping capacitor.
ここで、Ｖｃｃ４は電源を供給し、クランプパルス５は
電圧コンパレーター１６が動作する期間を決定する。ト
ランジスター６はエミッターフォロワーで、入カフの信
号用のバッファである。抵抗８はクランプ回路１０の電
圧制御型電流源によりコントロールされた電流を流す抵
抗であり、電圧制御型電流源はトランジスター１．１，
１３．１８と抵抗１．２，１４゜１５より構成されてい
る。基準電圧レベルの入力１７はＡ／Ｄ変換器３より与
えられ、クランプ用コンデンサ２０は電圧コンパレータ
ー１６が動作した時の電圧を保持する。Here, Vcc4 supplies power, and clamp pulse 5 determines the period during which voltage comparator 16 operates. Transistor 6 is an emitter follower and a buffer for the incoming signal. A resistor 8 is a resistor through which a current controlled by a voltage-controlled current source of the clamp circuit 10 flows, and the voltage-controlled current source is a transistor 1.1,
13.18 and resistors 1.2, 14°15. A reference voltage level input 17 is given from the A/D converter 3, and a clamping capacitor 20 holds the voltage when the voltage comparator 16 operates.
以上のように構成されたクランプ回路について。Regarding the clamp circuit configured as above.
以下その動作について説明する。The operation will be explained below.
まず、各部電圧設定を考えて、入カフの信号のＤＣがＶ
。Ｃ，Ａ／Ｄ変換器よりの基準電圧レベルの入力１７が
ｖｌｌ、ｆ、比較電圧出力１９がＶｅ（１ｍＦとし、各
抵抗８ 、１２．１５．１．４の抵抗値をＲ８，Ｒ１２
，Ｒ１５，Ｒ１４、各トランジスターのベース・エミッ
タ電圧をｖＩｌＨ＝Ｄ（＝０．７シ）と考えれば、トラ
ンジスター１８のエミッタ電圧はＶｃａ＋＋＋ｐ Ｄ
となる為、抵抗１５，１−ランシスター１３の抵抗１４
を流れる電流を工２とすれば、Ｉ、＝丘山とユヒエ
Ｒ１５＋Ｒ１４
で表され、
また、Ｒ１２を流れる電流■□は、
■、＝−工堕一 ■２ で示される。First, consider the voltage settings of each part, and make sure that the DC of the input cuff signal is V.
. C, the reference voltage level input 17 from the A/D converter is vll, f, the comparison voltage output 19 is Ve (1 mF, and the resistance values of each resistor 8, 12, 15, 1.4 are R8, R12
, R15, R14, and assuming that the base-emitter voltage of each transistor is vIlH=D (=0.7shi), the emitter voltage of transistor 18 is Vca+++pD
Therefore, resistance 15,1 - resistance 14 of run sister 13
If the current flowing through R12 is denoted by 2, it is expressed as I,=Okayama and YuhieR15+R14, and the current ■□ flowing through R12 is expressed as 2,=-Kodaichi ■2.
よって、クランプ回路出力９は （■。。−Ｄ）−Ｒ８・工、で示される。Therefore, the clamp circuit output 9 is It is indicated by (■..-D)-R8・Eng.
よって、■が変化（Ｖｃｏ＋＋＋ｐが変化）すれば、ク
ランプ回路出力９はＤＣが変化することとなる。Therefore, if ■ changes (Vco+++p changes), the DC of the clamp circuit output 9 changes.
ここで、入カフの信号がテレビジョンのコンポジットビ
デオ信号が入力されている場合を考える。Here, consider a case where the input signal is a composite video signal from a television.
第４図は従来のクランプ回路の各部入力波形図である。FIG. 4 is a diagram showing input waveforms of various parts of a conventional clamp circuit.
第４図に示す様に、クランプパルス５、入カフにコンボ
ジン１−ビデオ信号が入力されているとすれば、コンポ
ジットビデオ信号のペデスタルレベル２１は、一定のＤ
ＣとしてＡ／Ｄ変換器３に入力しなければ、テレビジョ
ン画像のシーンによりクランプレベルが変動し、画面の
明暗が変動する為、本クランプ回路によりペデスタル部
のＤＣ！圧を一定する。As shown in FIG. 4, if the clamp pulse 5 and the convojin 1-video signal are input to the input cuff, the pedestal level 21 of the composite video signal is set to a constant D
If the clamp level is not input to the A/D converter 3 as C, the clamp level will vary depending on the scene of the television image, and the brightness of the screen will fluctuate. Therefore, this clamp circuit will control the DC! Keep the pressure constant.
本回路では、クランプパルス５が存在する時、電圧コン
パレータ１６がクランプ回路出力９の出力電圧とＡ／Ｄ
変換器３よりの基準電圧レベルの入力１７のＤＣ電圧を
比較し、もし、クランプ回路出力９のＤＣ電圧よりＡ／
Ｄ変換器３よりの基準電圧レベルの入力１７のＤＣ電圧
が高ければ、比較電圧出力１９は低くなり、クランプ回
路出力９のＤＣ電圧がＡ／Ｄ変換器３よりの基準電圧レ
ベルの入力１７のＤＣ電圧より高ければ、比較電圧出力
１９は高くなる様に調整されている。In this circuit, when the clamp pulse 5 exists, the voltage comparator 16 connects the output voltage of the clamp circuit output 9 and the A/D
Compare the DC voltage at the input 17 with the reference voltage level from the converter 3, and if the DC voltage at the clamp circuit output 9 is higher than the DC voltage at the clamp circuit output 9,
If the DC voltage at the reference voltage level input 17 from the D converter 3 is high, the comparison voltage output 19 becomes low, and the DC voltage at the clamp circuit output 9 becomes higher than the reference voltage level input 17 from the A/D converter 3. If it is higher than the DC voltage, the comparison voltage output 19 is adjusted to be higher.
よって、第４図に示すクランプパルス５がある時にクラ
ンプ回路出力９と基準電圧レベルの入力１７を比較して
、比較電圧出力】９を出力する。Therefore, when there is a clamp pulse 5 shown in FIG. 4, the clamp circuit output 9 and the reference voltage level input 17 are compared, and a comparison voltage output 9 is output.
この時、クランプ用コンデンサー２０の電圧が比較電圧
出力１９にチャージアップされ、クランプパルス５がな
くなり、電圧コンパレータ１６が動作しなくなっても、
クランプ用コンデンサ２０は電圧を保持している。よっ
て、この時クランプ回路出力９の電圧が基準電圧レベル
の入力１７より高ければ、比較電圧出力１９は高くなる
。At this time, even if the voltage of the clamp capacitor 20 is charged up to the comparison voltage output 19, the clamp pulse 5 disappears, and the voltage comparator 16 stops operating,
Clamp capacitor 20 holds voltage. Therefore, if the voltage of the clamp circuit output 9 is higher than the reference voltage level input 17 at this time, the comparison voltage output 19 becomes high.
比較電圧出力Ｉ９が高くなれば■２は増加する為、工、
も増加し、工□が増加すればＲ８・１．による電圧降下
が大きくなる為、クランプ回路出力９の出力ＤＣ電圧は
低くなり、Ａ／Ｄ変換器３よりの基準電圧レベルの入力
１７に等しくなる。As the comparison voltage output I9 increases, ■2 increases, so
increases, and if □ increases, R8.1. As the voltage drop increases, the output DC voltage of the clamp circuit output 9 becomes lower and becomes equal to the reference voltage level input 17 from the A/D converter 3.
また、クランプ回路出力９のＤＣ電位がＡ／Ｄ変換器３
よりの基準電圧レベルの入力１７より低くなれば、比較
電圧出力１９は低くなる為、工２が減少し、■、が減少
して、Ｒ８・工、の電圧降下が小さくなる為、クランプ
回路出力９の出力のＤＣ電圧が高くなり、Ａ／Ｄ変換器
３よりの基準電圧レベルの入力１７に等しくなる。Also, the DC potential of the clamp circuit output 9 is
If it becomes lower than the reference voltage level input 17 of The DC voltage at the output of 9 becomes high and equal to the reference voltage level input 17 from the A/D converter 3.
（発明が解決しようとする問題点）
しかしながら上記のような構成では、クランプ回路２の
電源電圧がＡ／Ｄ変換器３の電源電圧レベルより高い時
に、電源を投入した時、クランプ用コンデンサー２０に
充電が行われていない為に、比較電圧出力１９は、電圧
投入と同時に正常動作状態の電圧にならず、徐々に正常
動作状態の電圧に近付く為、電源投入時にはトランジス
ター１８のベース電圧は徐々に上昇する為、電流Ｉ２も
徐々に流れ出す・
よって、■、も徐々に流れる為に、クランプ回路出力９
のＤＣ電圧は、電源投入時においてはＲ８・工。(Problem to be Solved by the Invention) However, in the above configuration, when the power supply voltage of the clamp circuit 2 is higher than the power supply voltage level of the A/D converter 3, when the power is turned on, the clamp capacitor 20 is Since charging is not being performed, the comparison voltage output 19 does not reach the voltage in the normal operating state at the same time as the voltage is turned on, but gradually approaches the voltage in the normal operating state, so when the power is turned on, the base voltage of the transistor 18 gradually changes. As the current I2 increases, the current I2 also gradually flows. Therefore, since the current I2 also gradually flows, the clamp circuit output 9
The DC voltage is R8・min when the power is turned on.
なる電圧降下が段々と大きくなる為、クランプ回路出力
９のＤＣ電圧は（Ｖｌ、−Ｄ）から徐々に基準電圧レベ
ルの入力１７に近付くこととなる。Since the voltage drop gradually increases, the DC voltage of the clamp circuit output 9 gradually approaches the reference voltage level of the input 17 from (Vl, -D).
この時、上記のように、クランプ回路２の電源電圧がＡ
／Ｄ変換器３の電源電圧より高い時、クランプ回路出力
９のＤＣ電圧がＡ／Ｄ変換器３の電源電圧より一時的に
高くなり、Ａ／Ｄ変換器３を破壊するという問題点を有
していた。At this time, as mentioned above, the power supply voltage of the clamp circuit 2 is A
When the DC voltage of the clamp circuit output 9 is higher than the power supply voltage of the A/D converter 3, the DC voltage of the clamp circuit output 9 temporarily becomes higher than the power supply voltage of the A/D converter 3, causing the problem that the A/D converter 3 is destroyed. Was.
本発明は上記問題点に鑑み、その問題点を改善する為に
、出力ＤＣ電圧がＡ／Ｄ変換器３の電源電圧より高くな
らないようにする事のできる。保護回路を提供するもの
である。In view of the above problem, the present invention can prevent the output DC voltage from becoming higher than the power supply voltage of the A/D converter 3 in order to improve the problem. It provides a protection circuit.
（問題点を解決するための手段） この目的を達成する為に本発明の保護回路は。(Means for solving problems) To achieve this objective, the protection circuit of the present invention is provided.
ＤＣ電圧が重ね合わされた入力信号が、エミッターフォ
ロワーを構成するトランジスターのベースに接続され、
そのトランジスターのエミッターには第１の抵抗が接続
され、その第１の抵抗の反対側には電圧制御型電流源が
接続され、その第１の抵抗と電圧制御型電流源の交点が
出力となり、その出力が電圧コンパレーターの一方に入
力され、電圧コンパレーターの他方の入力には、電源電
圧が他の回路より低いＡ／Ｄ変換器からのリファレンス
電圧を、抵抗分割により設定された比較電圧が入力され
、その電圧コンパレーターは一定期間動作する為のスイ
ッチ入力が接続されて一定の期間のみ動作する様になっ
ており、その電圧コンパレーターの比較出力が電圧制御
型電流源に接続され、その比較出力に、コンデンサーの
一方が接続され、他方は接地されており、上記、第１の
抵抗と電圧制御型電流源の交点と、上記電圧コンパレー
ターのＤＣの比較電圧入力間に抵抗とｎ個のダイオード
（アノードが第１の抵抗と電圧制御型電流源の交点側で
、カソードが上記電圧コンパレーターの比較電圧入力側
）が直列に接続されていると言う特徴を持つ保護回路と
したものである。An input signal with a superimposed DC voltage is connected to the base of a transistor forming an emitter follower,
A first resistor is connected to the emitter of the transistor, a voltage-controlled current source is connected to the opposite side of the first resistor, and the intersection of the first resistor and the voltage-controlled current source is an output, The output is input to one side of the voltage comparator, and the other input of the voltage comparator is a reference voltage from an A/D converter whose power supply voltage is lower than that of other circuits, and a comparison voltage set by resistor division. A switch input is connected to the voltage comparator so that it operates for a certain period of time, and the comparison output of the voltage comparator is connected to a voltage-controlled current source. One of the capacitors is connected to the comparison output, and the other is grounded, and n resistors are connected between the intersection of the first resistor and the voltage-controlled current source and the DC comparison voltage input of the voltage comparator. This is a protection circuit characterized in that diodes (anodes are on the intersection side of the first resistor and voltage-controlled current source, and cathodes are on the comparison voltage input side of the voltage comparator) are connected in series. be.
（作用）
本発明は上記の構成によって、クランプ回路の電源電圧
がＡ／Ｄコンバーターの電源電圧より高い場合に、電源
電圧を印加した時にクランプ用コンデンサーは充電され
ていない為に起るクランプ回路出力のＤＣ電圧が、Ａ／
Ｄ変換器の入力範囲電圧を超えるということに対して、
クランプ回路の出力と、基準電圧入力間に挿入しである
０個のダイオードと抵抗を通して、クランプ回路出力の
ＤＣ電圧が、（Ａ／Ｄ変換器よりの基準電圧入力の電圧
値）＋（ｎ個のダイオードの順方向電圧）＋（抵抗分に
よる電圧）以上に上昇しない事となる。(Function) With the above-described configuration, the present invention provides an output voltage that occurs when the power supply voltage of the clamp circuit is higher than the power supply voltage of the A/D converter because the clamp capacitor is not charged when the power supply voltage is applied. The DC voltage of A/
For exceeding the input range voltage of the D converter,
Through zero diodes and resistors inserted between the output of the clamp circuit and the reference voltage input, the DC voltage of the clamp circuit output is calculated as (voltage value of the reference voltage input from the A/D converter) + (n diodes). The forward voltage of the diode) + (voltage due to resistance) will not increase.
（実施例）
第１図は本発明の構成を示す一実施例の回路図であり、
２２は抵抗、２３はｎ個のダイオードで、その他は第３
図に示した従来例の構成と同じである。(Example) FIG. 1 is a circuit diagram of an example showing the configuration of the present invention.
22 is a resistor, 23 is n diodes, and the others are the third
The configuration is the same as that of the conventional example shown in the figure.
以下、その動作について説明する。The operation will be explained below.
さきに、発明が解決しようとする問題点の項で述べたよ
うに、電源電圧を印加した場合に、クランプ用コンデン
サー２０は充電されていない為、トランジスター１８は
カットオフされており、トランジスター１１もカットオ
フされている為、抵抗８による電圧降下が無い。As mentioned earlier in the section on problems to be solved by the invention, when the power supply voltage is applied, the clamping capacitor 20 is not charged, so the transistor 18 is cut off, and the transistor 11 is also cut off. Since it is cut off, there is no voltage drop due to the resistor 8.
この為、クランプ回路出力９は、トランジスター６のベ
ースに入力されている入カフのＤＣ電圧から、トランジ
スター６のＶＩＩＲ分だけ下がった電位になろうとする
が、この時、抵抗２２と、ｎ個のダイオード２３により
、 Ａ／Ｄ変換器３よりの基準電圧レベルの入力１７が
Ａ／Ｄ変換器３の入力範囲内のあるポイントに設定され
ている為、抵抗８とｎ個のダイオード２３、抵抗２２を
通して基準電圧レベルの入力１７の方へ電流が流れる為
、クランプ回路出力９は、（Ａ／Ｄ変換器よりの基準電
圧入力１７の電圧値）＋（ｎ個のダイオード２３の順方
向電圧）＋（抵抗２２による電圧降下）以上には電圧が
上昇しない。Therefore, the clamp circuit output 9 tends to have a potential lower than the input cuff DC voltage input to the base of the transistor 6 by the VIIR of the transistor 6. Since the reference voltage level input 17 from the A/D converter 3 is set to a certain point within the input range of the A/D converter 3 by the diode 23, the resistor 8, n diodes 23, and resistor 22 Since current flows towards the reference voltage level input 17 through the A/D converter, the clamp circuit output 9 is (voltage value of the reference voltage input 17 from the A/D converter) + (forward voltage of n diodes 23) + The voltage does not rise above (voltage drop due to resistor 22).
（発明の効果）
以上説明したように１本発明によれば、クランプ回路出
力のＤＣ電圧が、前述の様に、Ａ／Ｄ変換器よりの基準
電圧＋抵抗とｎ個のダイオードの順方向電圧で決定され
る電圧以上にならない為、ダイオードの個数を適当に決
める事により、クランプ回路出力のＤＣが上昇しない為
、常にＡ／Ｄ変換器３の入力範囲に適合した入力が得ら
れる事となり、Ａ／Ｄ変換器の電源電圧より高い入力が
入力されることが無くなり、 Ａ／Ｄ変換器を電源電圧
が印加された時の異常動作から保護することが可能どな
る。(Effects of the Invention) As explained above, according to the present invention, the DC voltage of the clamp circuit output is the reference voltage from the A/D converter + the forward voltage of the resistor and the n diodes, as described above. By appropriately determining the number of diodes, the DC voltage of the clamp circuit output will not rise, so that an input that matches the input range of the A/D converter 3 can always be obtained. An input higher than the power supply voltage of the A/D converter will no longer be input, making it possible to protect the A/D converter from abnormal operation when the power supply voltage is applied.
また、 （Ａ／Ｄ変換器よりの基準電圧レベルの入力１
７）十抵抗２２とｎ個のダイオード２３の順方向電圧）
で決定される電圧以上の出力電圧が出ない為、Ａ／Ｄ変
換器よりの基準電圧レベルの入力１７が異なるＡ／Ｄ変
換器に接続しても、そのＡ／Ｄ変換器の基準電圧＋（抵
抗２２とｎ個のダイオード２３の順方向電圧）でしか、
Ａ／Ｄ変換器の入力に対して常に電圧がかからない為、
Ａ／Ｄ変換器を保護することが可能となる。In addition, (input 1 of reference voltage level from A/D converter
7) Forward voltage of ten resistors 22 and n diodes 23)
Since the output voltage is not higher than the voltage determined by the A/D converter, even if the reference voltage level input 17 from the A/D converter is connected to a different A/D converter, the reference voltage of that A/D converter + (forward voltage of resistor 22 and n diodes 23),
Since no voltage is always applied to the input of the A/D converter,
It becomes possible to protect the A/D converter.
第１図は本発明の構成を示す一実施例の回路図、第２図
は従来の構成を示すブロック図、第３図は従来のクラン
プ回路の詳細な構成例を示す図、第４図は従来のクラン
プ回路の各部入力波形図である。
１ ・・・ レベル調整器、２ ・・・クランプ回路、
３ ・・・Ａ／Ｄ変換器、４ ・・・Ｖｃｃ （電源電
圧）、５ ・・・クランプパルス、
６．１１，１３．１８・・・ トランジスター、７ ・
・・入力、８．１２，１４，１５．２２・・・抵抗、９
・・・クランプ回路出力、１０・・・クランプ回路、
１６・・・電圧コンパレーター、
１７・・・基準電圧レベルの入力、
１９・・・比較電圧出力、
２０・・・クランプ用コンデンサー、
２１・・・ペデスタルレベル。
２３・・・ ｎ個のダイオード。
特許出願人 松下電器産業株式会社
東１図
５ ・ クランデバＭ又
５．１１．１３．１８ ・ トラシ゛ノスクー７一 人
力
８、＋２．１４．１５．２２ 戚凪
と５”’ｎＡｌジヴダ４スート
第２図
第３図FIG. 1 is a circuit diagram of one embodiment showing the configuration of the present invention, FIG. 2 is a block diagram showing a conventional configuration, FIG. 3 is a diagram showing a detailed configuration example of a conventional clamp circuit, and FIG. FIG. 3 is a diagram of input waveforms of various parts of a conventional clamp circuit. 1...Level adjuster, 2...Clamp circuit,
3... A/D converter, 4... Vcc (power supply voltage), 5... Clamp pulse, 6.11, 13.18... Transistor, 7.
...Input, 8.12, 14, 15.22...Resistance, 9
...Clamp circuit output, 10...Clamp circuit,
16... Voltage comparator, 17... Reference voltage level input, 19... Comparison voltage output, 20... Clamp capacitor, 21... Pedestal level. 23... n diodes. Patent Applicant Matsushita Electric Industrial Co., Ltd. East 1 Figure 5 ・ Clandeva Mmata 5.11.13.18 ・ Trashino School 71 Human Power 8, +2.14.15.22 Qi Nagi and 5”'n Al Jivda 4 Suit Figure 2 Figure 3
Claims (1)
ワーを構成するトランジスターのベースに接続され、 そのトランジスターのエミッタには第１の抵抗が接続さ
れ、 その第１の抵抗の反対側には電圧制御型電流源が接続さ
れ、 その第１の抵抗と電圧制御型電流源の交点が出力となり
、その出力が電圧コンパレーターの一方に入力され、 電圧コンパレーターの他方の入力には、電源電圧が他の
回路より低いＡ／Ｄ変換器からのリフアレンス電圧を抵
抗分割より認定された比較電圧が入力され、 その電圧コンパレーターは、一定期間動作する為のスイ
ッチ入力が接続されて一定の期間のみ動作する様になっ
ており、 その電圧コンパレーターの比較出力が電圧制御型電流源
に接続され、その比較出力にコンデンサーの一方が接続
され、他方は接地されており、上記第１の抵抗と電圧制
御型電流源の交点と、上記コンパレーターの比較電圧入
力間に、 抵抗と、アノードが第１の抵抗と電圧制御型電流源の交
点側でカソード側が上記コンパレーターの比較電圧入力
側となるｎ個のダイオードが、直列に接続されているこ
とを特徴とする保護回路。[Claims] An input signal with a superimposed DC voltage is connected to the base of a transistor forming an emitter follower, a first resistor is connected to the emitter of the transistor, and an opposite side of the first resistor is connected to the base of a transistor forming an emitter follower. A voltage-controlled current source is connected to, the intersection of the first resistor and the voltage-controlled current source becomes the output, the output is input to one of the voltage comparators, and the other input of the voltage comparator is The reference voltage from the A/D converter, whose power supply voltage is lower than that of other circuits, is input to a certified comparison voltage by resistor division, and the voltage comparator is connected to a switch input to operate for a certain period of time. The comparison output of the voltage comparator is connected to a voltage-controlled current source, one of the capacitors is connected to the comparison output, the other is grounded, and the first resistor is connected to the first resistor. A resistor is connected between the intersection of the first resistor and the voltage-controlled current source, and the comparative voltage input of the comparator, and the anode is connected to the intersection of the first resistor and the voltage-controlled current source, and the cathode is connected to the comparative voltage input of the comparator. A protection circuit characterized in that n diodes are connected in series.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13679685A JPH0666901B2 (en) | 1985-06-25 | 1985-06-25 | Protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13679685A JPH0666901B2 (en) | 1985-06-25 | 1985-06-25 | Protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295767A true JPS61295767A (en) | 1986-12-26 |
| JPH0666901B2 JPH0666901B2 (en) | 1994-08-24 |
Family
ID=15183715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13679685A Expired - Lifetime JPH0666901B2 (en) | 1985-06-25 | 1985-06-25 | Protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666901B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115224A (en) * | 1987-10-29 | 1989-05-08 | Matsushita Electric Ind Co Ltd | Input protective device |
-
1985
- 1985-06-25 JP JP13679685A patent/JPH0666901B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115224A (en) * | 1987-10-29 | 1989-05-08 | Matsushita Electric Ind Co Ltd | Input protective device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666901B2 (en) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2151377A (en) | Load voltage control switching circuits | |
| JPS6239591B2 (en) | ||
| KR100460549B1 (en) | Multi Video Input Clamp Device | |
| JPS61295767A (en) | Protection circuit | |
| EP1340370B1 (en) | Back-porch clamp | |
| US6777996B2 (en) | Radio frequency clamping circuit | |
| GB2121247A (en) | Capacitive voltage dropper | |
| US6473322B2 (en) | AC-DC converter | |
| US3934191A (en) | Circuit arrangement for generating a stabilized direct voltage with superposition of a control voltage | |
| JPH0327408A (en) | Duty controller | |
| KR100240326B1 (en) | Vertical sync. separator | |
| JPH07135579A (en) | Clamp circuit | |
| KR920008947Y1 (en) | Lcd camera protecting circuit | |
| SU1374196A1 (en) | A.c. voltage stabilizing device | |
| KR100201173B1 (en) | Single-phase inverter and control circuit thereof | |
| JPH0373191B2 (en) | ||
| KR870004067Y1 (en) | Over-discharge protecting circuit of remote control television for direct current | |
| JP2738041B2 (en) | Clamping device | |
| JPH0462207B2 (en) | ||
| JP3018604B2 (en) | Spot killer circuit | |
| US20010038305A1 (en) | Inverter circuit | |
| SU1277073A2 (en) | Device for stabilizing a.c.voltage | |
| SU1078414A1 (en) | High-voltage d.c.voltage stabilizer | |
| KR920001698Y1 (en) | Clamping circuit for voltage spiking of feed back circuit | |
| JP2517862Y2 (en) | Clamp circuit |