KR920008947Y1 - Lcd camera protecting circuit - Google Patents
Lcd camera protecting circuit Download PDFInfo
- Publication number
- KR920008947Y1 KR920008947Y1 KR2019890019109U KR890019109U KR920008947Y1 KR 920008947 Y1 KR920008947 Y1 KR 920008947Y1 KR 2019890019109 U KR2019890019109 U KR 2019890019109U KR 890019109 U KR890019109 U KR 890019109U KR 920008947 Y1 KR920008947 Y1 KR 920008947Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- ccd
- drive
- circuit
- driving voltage
- Prior art date
Links
- 230000003111 delayed effect Effects 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000013016 damping Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 따른 CCD 카메라 보호회로를 보이는 블럭도이다.1 is a block diagram showing a CCD camera protection circuit according to the present invention.
제2도는 본 고안에 의한 CCD 카메라 보호회로의 상세한 회로도이다.2 is a detailed circuit diagram of a CCD camera protection circuit according to the present invention.
제3도는 제2도에 있어서 각부의 파형을 보이는 파형도이다.FIG. 3 is a waveform diagram showing waveforms of respective parts in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10, 60 : 지연회로 20, 40, 70 : 비교기10, 60: delay circuit 20, 40, 70: comparator
25, 45, 75 : 분압기 30, 50, 80 : 스위칭회로25, 45, 75: voltage divider 30, 50, 80: switching circuit
90 : 경고회로 100 : CCD 구동펄스 발생기90: warning circuit 100: CCD driving pulse generator
본 고안은 CCD 카메라의 보호회로에 관한 것으로서 특히 이상전원 상태로부터 CCD 카메라의 핵심부품인 CCD를 보호하는 보호회로에 관한 것이다.The present invention relates to a protection circuit of a CCD camera, and more particularly, to a protection circuit for protecting a CCD, which is a key component of a CCD camera, from an abnormal power supply state.
CCD카메라는 피사체의 영상을 전기적인 신호로 변환하는 픽업소자로서 CCD(Charge Cuppled Device; 고체촬상소자)를 사용하는 카메라를 일컫는다. 이 CCD는 종래의 촬상관에 비하여 소행경량이면서도 수명이 반영구적이라는 장점을 갖기 때문에 촬상관을 대치하여 카메라의 픽업소자로서 급속히 보급되었다.The CCD camera refers to a camera using a CCD (Charge Cuppled Device) as a pickup device for converting an image of an object into an electrical signal. This CCD has been rapidly spread as a pickup element of a camera in place of an imaging tube because of its advantages of being lighter in weight and semi-permanent in life than conventional imaging tubes.
그렇지만 CCD는 촬상관에 비하여 구동전압의 이상상태 예를들면 전원전압의 단락 혹은 서지(surge)전압의 인가등에 대한 내성이 취약하다는 단점을 가지고 있기 때문에 이를 보완하는 여러가지의 방책들이 강구되고 있다.However, since CCDs have a disadvantage that resistance to abnormal states of a driving voltage, for example, a power supply voltage or a surge voltage is applied, is weak compared to an imaging tube, various measures have been taken to supplement them.
종래의 CCD 카메라는 탄탈(TANTAL)콘덴서나 전류제한회로등을 사용하여 CCD를 보호하도록 하고 있다. 탄탈콘덴서는 규정전압 이상이 전압의 인가되면 단락되는 특성을 갖고 있다. 탄탈콘덴서틀 채용한 CCD 카메라의 보호회로에 있어서 상기의 특성을 이용하여 이상전압 발생시 전원전압을 단락시켜 CCD에 인가시키는 전압을 차단하도록 구성한다.Conventional CCD cameras use a tantalum capacitor or current limiting circuit to protect the CCD. Tantalum capacitors are short-circuited when a voltage above the specified voltage is applied. In the protection circuit of a CCD camera employing a tantalum capacitor, the above-described characteristics are used to short-circuit the power supply voltage when an abnormal voltage is generated to cut off the voltage applied to the CCD.
전루제한회로를 채용한 CCD 카메라의 보호회로에 있어서는 이상상태 발생시 CCD에 인가되는 전류를 제한하도록 구성한다.In a protection circuit of a CCD camera employing an ion limiting circuit, the current is applied to the CCD when an abnormal state occurs.
그러나, 상기와 같은 탄탈콘덴서 혹은 전류제한회로를 사용한 CCD 카메라의 보호회로에 있어서는 서지(Surge)전압 혹은 전원전압 인가후 발생되는 댐핑(Damping)현상으로 인하여 CCD가 파괴되는 것을 방지할 수 없다는 문제점이 있다.However, in the protection circuit of the CCD camera using the tantalum capacitor or the current limiting circuit as described above, there is a problem in that the CCD is not prevented from being damaged due to the damping phenomenon generated after the surge voltage or the power supply voltage is applied. have.
본 고안은 상기의 문제점을 해결하기 위하여 고안된 것으로서 CCD에 인가되는 구동전압에 발생되는 서지상태 혹은 댐핑상태를 감지하여 구동전압을 차단하도록 하는 CCD카메라의 보호회로를 제공하는 것을 그 목적으로 한다.An object of the present invention is to provide a protection circuit of a CCD camera which detects a surge state or a damping state generated in a driving voltage applied to a CCD and cuts off the driving voltage.
상기의 목적을 달성하기 위한 본 고안의 보호회로는 CCD구동펄스 발생기와; CCD구동펄스 발생기의 구동전압을 단속하기 위한 스위칭수단과; 구동전압을 지연하여 지연된 구동전압을 발생하는 지연수단과; 구동전압을 분압하여 분압된 구동전압을 발생하는 분압수단과; 분압된 구동전압과 지연된 구동전압과의 전위를 비교하여 분압된 구동전압이 상기 지연된 구동전압보다 클 경우에는 스위칭수단을 제거하여 CCD 구동펄스 발생기에 인가되는 구동전압을 차단하도록 하는 제어신호를 발생하는 비교수단을 구비함을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.The protection circuit of the present invention for achieving the above object is a CCD drive pulse generator; Switching means for interrupting the driving voltage of the CCD driving pulse generator; Delay means for delaying the drive voltage to generate a delayed drive voltage; Dividing means for dividing the driving voltage to generate a divided driving voltage; Comparing the potential between the divided driving voltage and the delayed driving voltage, and when the divided driving voltage is larger than the delayed driving voltage, the control unit removes the switching means to generate a control signal for blocking the driving voltage applied to the CCD driving pulse generator. And a comparison means. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 고안에 따른 CCD 카메라의 보호회로를 보이는 블럭도이다, 제1도에 있어서 구동전압 VDRIVE는 스위칭회로(30)를 통하여 CCD(도시되지 않음)를 구동하는 구동펄스를 발생하는 CCD 구동펄스 발생기(100)에 인가된다. 스위칭회로(30)의 제어단자는 비교기(20)의 출력단에 접속된다. 비교기(20)의 일측 입력단자에는 분압기(25)을 통하여 분압된 구동전압(VDRIVE)이 인가되고 타측 입력단자에는 지연회로(25)을 통한 지연된 구동전압 (VDRIVE)가 인가된다.1 is a block diagram showing a protection circuit of a CCD camera according to the present invention. In FIG. 1, a driving voltage V DRIVE generates a driving pulse for driving a CCD (not shown) through a switching circuit 30. The driving pulse generator 100 is applied. The control terminal of the switching circuit 30 is connected to the output terminal of the comparator 20. The drive voltage V DRIVE divided by the voltage divider 25 is applied to one input terminal of the comparator 20, and the delayed drive voltage V DRIVE through the delay circuit 25 is applied to the other input terminal.
제1도의 구성에 의한 CCD카메라 보호회로의 동작은 다음과 같다. CCD 구동전압(VDRIVE)는 스위칭회로(30)를 통하여 CCD 구동펄스 발생기(100)에 인가된다. 상기 스위칭회로(30)는 전원전압의 이상상태에서는 차단되므로서 구동전압(VDRIVE)가 CCD 구동펄스 발생기(100)에 인가되지 않게되어 CCD 구동펄스 발생기(100)가 동작하지 않게되어 CCD(도시되지 않음)가 보호되게 된다.The operation of the CCD camera protection circuit according to the configuration of FIG. 1 is as follows. The CCD driving voltage V DRIVE is applied to the CCD driving pulse generator 100 through the switching circuit 30. Since the switching circuit 30 is cut off in an abnormal state of the power supply voltage, the driving voltage V DRIVE is not applied to the CCD driving pulse generator 100 so that the CCD driving pulse generator 100 does not operate so that the CCD (not shown) Is not protected).
전원전압의 이상상태는 분압기(25)와 지연회로(10) 및 비교기(20)에 의해 검출된다. 비교기(20)은 분압기(25)에 의해 분압된 구동전압(VDRIVE)과 지연회로(10)에 의해 지연된 전압(VDRIVE)과를 비교한다. 구동전압(VDRIVE)에 이상상태가 발생하면 VDEVIEED와 VDELAYED과의 사이에는 전압차가 존재한다. 이 전압차는 비교기(20)에 의해 검출되어 스위칭회로(30)를 구동하는 제어신호로 변환된다. 이 제어신호는 스위칭회로(30)의 제어단자에 가해져 스위칭회로(30)를 차단시키도록 동작한다.The abnormal state of the power supply voltage is detected by the voltage divider 25, the delay circuit 10, and the comparator 20. The comparator 20 compares the delayed and voltage (V DRIVE) by a drive voltage (V DRIVE) and the delay circuit 10 divided by the voltage divider (25). If an abnormal condition occurs in the drive voltage V DRIVE , there is a voltage difference between V DEVIEED and V DELAYED . This voltage difference is detected by the comparator 20 and converted into a control signal for driving the switching circuit 30. This control signal is applied to the control terminal of the switching circuit 30 to operate to block the switching circuit 30.
제2도는 본 고안에 따른 CCD 카메라의 보호회로의 구체적인 회로도이다.2 is a specific circuit diagram of a protection circuit of a CCD camera according to the present invention.
제2도에 있어서, 제1구동전압 입력단자(Vcc)는 제1지연회로(10)에 접속되는 것과 동시에 제1분압기(25) 및 제1스위칭회로(30)에 접속된다. 제1분압기 (25)에서의 출력은 제1비교회로(20)의 일측 입력단자에 접속된다. 제1비교회로(20)의 출력은 제1스위칭회로(30)의 제어입력단자에 접속된다. 제1스위칭회로(30)의 출력은 CCD 구동펄스 발생기(100)의 제1입력단자(Vcc')에 접속된다.In FIG. 2, the first driving voltage input terminal Vcc is connected to the first voltage divider 25 and the first switching circuit 30 at the same time as it is connected to the first delay circuit 10. FIG. The output from the first voltage divider 25 is connected to one input terminal of the first non-intersection 20. The output of the first non-intersection 20 is connected to the control input terminal of the first switching circuit 30. The output of the first switching circuit 30 is connected to the first input terminal Vcc 'of the CCD driving pulse generator 100.
제2구동전압 입력단자(VBB)는 제2분압기(45) 및 제2스위칭회로(50)에 접속된다. 제2분압기(45)에서의 출력은 제2비교회로(40)의 일측 입력단자에 접속된다. 제1지연회로(10)의 출력은 제2비교회로(40)의 타측 입력단자에 접속된다. 제2비교회로(40)의 출력은 제2스위칭 회로(50)의 제어입력단자에 접속된다. 제2스위칭회로(50)의 출력은 CCD구동펄스 발생기(100)의 제2입력단자(Vbb')에 접속된다.The second driving voltage input terminal V BB is connected to the second voltage divider 45 and the second switching circuit 50. The output from the second voltage divider 45 is connected to one input terminal of the second non-intersection 40. The output of the first delay circuit 10 is connected to the other input terminal of the second non-intersection 40. The output of the second non-intersection 40 is connected to the control input terminal of the second switching circuit 50. The output of the second switching circuit 50 is connected to the second input terminal Vbb 'of the CCD driving pulse generator 100.
제3구동전압 입력단자(Vss)는 제2지연회로(60)에 접속되는 것과 동시에 제3분아기(75)및 제3스위칭회로(80)에 접속된다. 제3분압기(75)에서의 출력은 제3비교회로(70)의 일측 입력단자에 접속된다. 제2지연회로(60)의 출력은 제3비교회로(70)의 타측 입력단자에 접속된다. 제3비교회로(70)의 출력은 제3스위칭회로(80)의 제어입력단자에 접속된다. 제3스위칭회로(80)의 출력은 CCD구동펄스 발생기(100)의 제3입력단자(Vss')에 접속된다.The third driving voltage input terminal Vss is connected to the third delay circuit 75 and the third switching circuit 80 at the same time as it is connected to the second delay circuit 60. The output from the third voltage divider 75 is connected to one input terminal of the third non-intersection 70. The output of the second delay circuit 60 is connected to the other input terminal of the third non-intersection 70. The output of the third non-intersection 70 is connected to the control input terminal of the third switching circuit 80. The output of the third switching circuit 80 is connected to the third input terminal Vss' of the CCD driving pulse generator 100.
한편 비교회로(20, 40, 70)들의 출력단자는 발광수단(90)에 각각 입력된다.Meanwhile, output terminals of the comparison circuits 20, 40, and 70 are input to the light emitting means 90, respectively.
제1지연회로(10)은 저항(R9), 다이오드(D1), 그리고 콘덴서(C1)으로 구성되는 시정수회로를 포함한다. 따라서 제1지연회로(10)의 지연특성은 콘덴서(C1)의 용량에 의존한다. 콘덴서(C1)에 병렬접속된 제너다이오드(D2)는 충전전압 설정용 다이오드이며 저항(R10)은 방전용 저항이다.The first delay circuit 10 includes a time constant circuit composed of a resistor R9, a diode D1, and a capacitor C1. Therefore, the delay characteristic of the first delay circuit 10 depends on the capacitance of the capacitor C1. Zener diode D2 connected in parallel to capacitor C1 is a charge voltage setting diode and resistor R10 is a discharge resistor.
제1비교회로(20)는 연산증폭기(IC2)를 포함한다. 제1지연회로(10)에서의 지연된 전압(L1)은 연산중폭기(IC2)의 부의 입력단자에 접속되고 제1분압기(25)를 구성하는 저항기(R7, R8)을 통하여 분압된 전압(B)는 연산중폭기(IC2)의 정의 입력단자에 접속된다.The first non-conductor 20 includes an operational amplifier (IC2). The delayed voltage L 1 in the first delay circuit 10 is connected to the negative input terminal of the operational amplifier IC2 and divided by the resistors R7 and R8 constituting the first voltage divider 25. ) Is connected to the positive input terminal of the operational amplifier IC2.
제1스위칭회로(30)은 트랜지스터(Q1)을 포함한다. 트랜지스터(Q1)의 에미터는 제1구동전압 입력단자(Vcc)에 접속되고 베이스는 전류제한저항(R5)를 통하여 제1비교회로(20)의 출력단자에 접속된다. 저항(R6)은 바이어스용 저항이다.The first switching circuit 30 includes a transistor Q1. The emitter of the transistor Q1 is connected to the first driving voltage input terminal Vcc and the base is connected to the output terminal of the first non-intersection 20 through the current limiting resistor R5. Resistor R6 is a bias resistor.
제2지연회로(60)의 구성은 제1지연회로(10)의 구성과 동일하다. 다만, 제3구동전압 입력단자(Vss)에 인가되는 전압이 부의 전압이므로 이에 적합하도록 다이오드(D3), 콘덴서(C2), 그리고 제너다이오드(D4)의 극성이 조정된다.The configuration of the second delay circuit 60 is the same as that of the first delay circuit 10. However, since the voltage applied to the third driving voltage input terminal Vss is a negative voltage, the polarity of the diode D3, the capacitor C2, and the zener diode D4 is adjusted to suit this.
제2분압기(45)와 제3부압기(75)의 구성은 제1분압기(25)와 동일한다.The structure of the 2nd voltage divider 45 and the 3rd negative pressure unit 75 is the same as that of the 1st voltage divider 25.
제2비교회로(40)와 제3비교회로(70)의 구성은 제1비교회로(20)의 구성과 동일한다. 다만 제3비교회로(70)에 있어서 제3구동전압 입력단자(Vss)에 인가되는 전압이 부위 전압이므로 이의 적합하도록 연산증폭기(IC3)의 입력단자의 극성이 조정된다.The configuration of the second non-church road (40) and the third non-church road (70) is the same as the configuration of the first non-church road (20). However, since the voltage applied to the third driving voltage input terminal Vss in the third non-intersection 70 is the site voltage, the polarity of the input terminal of the operational amplifier IC3 is adjusted to suit this.
제2스위칭회로(50)와 제3스위칭회로(80)의 구성은 제1스위칭회로(30)의 구성과 동일한다.The configuration of the second switching circuit 50 and the third switching circuit 80 is the same as that of the first switching circuit 30.
경고회로 (90)은 논리합연산기(IC7)와 발광다이오드(D5)를 포함한다. 논리합연산기(IC7)의 입력단자들에는 비교회로(20, 40, 70)들의 출력이 접속된다. 논리합연산기(IC7)의 출력은 전류제한저항(R17)을 통하여 발광다이오드(D5)에 접속된다.The warning circuit 90 includes a logic combiner IC7 and a light emitting diode D5. The outputs of the comparison circuits 20, 40, and 70 are connected to the input terminals of the logic summator IC7. The output of the logic summation unit IC7 is connected to the light emitting diode D5 via the current limiting resistor R17.
한편, 아날로그 스위치(IC4)(IC5)는 시스템의 전원이 단락되었을 경우 콘덴서(C1) (C2)의 양단을 단락시켜 급속한 방전을 유도하기 위하여 설치된다. 아날로그 스위치(IC4)(IC5)는 그의 제어단자에 인가되는 제어전압이 하이상태일 경우에는 입력과 출력단자(IN)(OUT)의 사이가 비도통상태로, 로우상태일 경우에는 도통상태로 천이된다.On the other hand, analog switches IC4 and IC5 are provided to short-circuit both ends of the capacitors C1 and C2 when the power supply of the system is short-circuited to induce rapid discharge. When the control voltage applied to the control terminal is high, the analog switch IC4 (IC5) transitions to a non-conductive state between the input and output terminals IN and OUT, and to a conducting state in the low state. do.
제3도는 제2도의 각부 파형을 보이는 파형도이다. 제3도에 있어서, A, B, G는 각각 분압기(45, 25, 75)들의 분압저항을 통하여 연산증폭기(IC1, IC2, IC3)들의 일측 입력단자에 인가되는 전압을 나타낸다. L1, L2는 각각 연산증폭기(IC1, IC2, IC3)들의 타측 입력단자에 인가되는 전압을 나타낸다. L1, L2는 제너다이오드(D2, D4)에 의하여 최대치가 제한되며 이 최대치는 시스템의 정상동작시 A, B, G보다 약간 높게 되도록 선정된다. C는 시스템의 전원전압(POWER)의 인가상태를 나타내는 신호로서 시스템의 전원전압이 인가된 상태일 때는 하이상태를, 반대의 경우에는 로우상태를 갖는다. D, E, F는 각각 비교회로(20, 40, 70)의 출력전압을 나타낸다.3 is a waveform diagram showing waveforms of each part of FIG. 2. In FIG. 3, A, B, and G represent voltages applied to one input terminal of the operational amplifiers IC1, IC2, and IC3 through voltage divider resistors of the voltage dividers 45, 25, and 75, respectively. L1 and L2 represent voltages applied to the other input terminals of the operational amplifiers IC1, IC2, and IC3, respectively. The maximum values of L1 and L2 are limited by the zener diodes D2 and D4, and these maximum values are selected to be slightly higher than A, B and G during normal operation of the system. C is a signal indicating the application state of the power supply voltage (POWER) of the system and has a high state when the power supply voltage of the system is applied, and a low state in the opposite case. D, E, and F represent output voltages of the comparison circuits 20, 40, and 70, respectively.
구동전압 및 전원차단 상태를 4가지 모드로 구분하여 제1지연회로(10), 제1비교회로(20), 제1스위칭회로(30), 그리고 경고회로(90)로 형성되는 제1구동전압 단속동작을 상세히 설명한다.The first driving voltage formed by the first delay circuit 10, the first non-return circuit 20, the first switching circuit 30, and the warning circuit 90 by dividing the driving voltage and the power cutoff state into four modes. The intermittent operation will be described in detail.
1)초기 전원전압 인가시의 동작 시스템의 동작 초기에 있어서 전원전압이 투입되면 구동전압 발생기 (도시되지 않음)로부터 제1구동전압(Vcc)이 발생되어 본 고안의 보호회로에 인가된다. 먼저 저항(R9), 다이오드(D1), 그리고 콘덴서(C1)으로 구성되는 시정수회로의 충전동작에 의하여 콘덴서 (C1)의 충전전압(L1)이 증가 한다. 충전전압(L1)은 연산증폭기(IC2)의 부의 입력단자에 공급된다. 한편, 연산중폭기(IC2)의 정의 입력단자에는 분압저항(R7, R8)에 의하여 분압된 전압(V)가 인가된다. L1이 B보다 작은 기간 즉, 제3도의 Ti기간에는 IC2의 출력전압(D)이 하이레벨을 갖으므로 트렌지스터(Q2)가 비도통상태를 유지한다. 따라서 CCD 구동펄스 발생기(100)가 동작하지 않게 된다. 또한, D는 논리합연산기(IC7)에도 인가되므로 발광다이오드(D5)가 점등 된다.1) Operation at initial power supply voltage When the power supply voltage is input in the initial operation of the system, the first driving voltage Vcc is generated from the driving voltage generator (not shown) and applied to the protection circuit of the present invention. First, the charging voltage L1 of the capacitor C1 is increased by the charging operation of the time constant circuit composed of the resistor R9, the diode D1, and the capacitor C1. The charging voltage L1 is supplied to the negative input terminal of the operational amplifier IC2. On the other hand, the voltage V divided by the divided resistors R7 and R8 is applied to the positive input terminal of the operational amplifier IC2. In the period where L1 is smaller than B, that is, the Ti period in FIG. 3, the output voltage D of IC2 has a high level, so that transistor Q2 maintains a non-conducting state. Therefore, the CCD driving pulse generator 100 does not operate. In addition, since D is also applied to the logic-operator IC7, the light emitting diode D5 is turned on.
한편, C전압이 하이상태이므로 아날로그 스위치(IC4, IC5)는 차단상태를 유지한다.On the other hand, since the C voltage is high, the analog switches IC4 and IC5 remain blocked.
2)정상상태의 동작2) Normal operation
정상상태는 제3도의 Tn기간에 해당하는 기간으로서 L1이 B보다 높게되믈로 IC2의 출력 D가 로우상태를 갖게되어 트랜지스터(Q2)가 도통상태로 천이한다. 따라서 CCD구동펄스 발생기(100)가 동작하여 CCD(도시되지 않음)의 동작에 필요한 구동펄스를 공급하게 된다.The steady state is a period corresponding to the Tn period in FIG. 3, whereby L1 is higher than B, so that the output D of IC2 has a low state, and the transistor Q2 transitions to a conductive state. Accordingly, the CCD driving pulse generator 100 operates to supply driving pulses necessary for the operation of the CCD (not shown).
또한, D는 논리합연산기(IC7)의 출력이 로우레벨이 되어 발광다이오드(D5)가 소등된다.In addition, the output of the logic summer IC7 becomes low at D, and the light emitting diode D5 is turned off.
3)서지 전압 발생상태3) Surge voltage generation state
서지전압 발생상태는 제3도의 Ts기간에 해당하는 기간으로서 B전압이 L1전압보다 크게 되므로 IC2의 출력 D가 하이상태를 갖으므로 트랜지스터(Q2)가 도통상태로 천이된다. 따라서 CCD구동펄스 발생기(100)가 동작 하지 않게 된다. 또한, D는 논리합연산기(IC7)에도 인가되므로 발광다이오드(D5)가 점등된다.The surge voltage generation state corresponds to the period Ts shown in FIG. 3, and since the voltage B is greater than the voltage L1, the transistor Q2 transitions to the conduction state because the output D of the IC2 has a high state. Therefore, the CCD driving pulse generator 100 does not operate. In addition, since D is also applied to the logic-operator IC7, the light emitting diode D5 is turned on.
4)전원전압 차단시4) When power voltage is cut off
전원전압 차단시는 제3도의 T0기간에 해당하는 기간으로서 C전압이 로우상태가 되로 아날로그 스위치(IC4, IC5)가 도통되어 콘덴서(C1)의 충전전하를 급속히 방전시키게 된다. 이에 따라 B전압이 L1보다 크게되어 IC2의 출력 D가 하이상태들 갖으므로 트랜지스터(Q1)이 비도통상태로 천이된다. 따라서 CCD 구동펄스 발생기(100)가 동작하지 않게 된다. 또한, D는 논리합연산기(IC7)에도 인가되므로 발광다이오드(D5)가 점등된다.When the power supply voltage is cut off into a conduction voltage C is a low state as a period corresponding to a third-degree period is T 0 doero analog switch (IC4, IC5) to thereby rapidly discharge the electric charge charged in the capacitor (C1). As a result, the B voltage becomes larger than L1 so that the output D of IC2 has high states, so that transistor Q1 transitions to a non-conductive state. Therefore, the CCD driving pulse generator 100 does not operate. In addition, since D is also applied to the logic-operator IC7, the light emitting diode D5 is turned on.
제1지연회로(10), 제2비교기(40), 제2분압기(45), 제2스위칭회로(50), 그리고 경고회로(90)로서 형성되는 제2구동전압 단속동작과 제2지연회로(60), 제3비교회로(70), 제3분압기(75), 제3스위칭회로(80), 그리고 경고회로(90)로서 형성되는 제3구동전압 단속동작은 상기의 제1구동전압 단속동작과 전혀 동일하므로 설명을 생략한다.The second driving voltage interruption operation and the second delay circuit formed as the first delay circuit 10, the second comparator 40, the second voltage divider 45, the second switching circuit 50, and the warning circuit 90. The third drive voltage interruption operation formed as 60, the third non-intersection 70, the third voltage divider 75, the third switching circuit 80, and the warning circuit 90 is the first drive voltage interruption. The description is the same as the operation, so the description is omitted.
상술한 바와 같이 본 고안의 보호회로에 의하여 이상상태 예를 들면 서지상태 혹은 댐핑상태에서는 CCD구동펄스발생기에 인가되는 구동전압을 차단하도록 함으로써 결과적으로 CCD를 보호할 수 있다.As described above, by protecting the driving voltage applied to the CCD driving pulse generator in an abnormal state, for example, a surge state or a damping state, the CCD can protect the CCD.
또한, 발광다이오드를 통하여 이상상태의 발생을 표시하여 사용자에게 CCD가 동작할 수 없는 상태를 인식 하도록 할 수 있는 잇점을 갖는다.In addition, there is an advantage that it is possible to indicate the occurrence of the abnormal state through the light emitting diode so that the user can recognize the state that the CCD can not operate.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890019109U KR920008947Y1 (en) | 1989-12-16 | 1989-12-16 | Lcd camera protecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890019109U KR920008947Y1 (en) | 1989-12-16 | 1989-12-16 | Lcd camera protecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013403U KR910013403U (en) | 1991-07-30 |
| KR920008947Y1 true KR920008947Y1 (en) | 1992-12-24 |
Family
ID=19293292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019890019109U KR920008947Y1 (en) | 1989-12-16 | 1989-12-16 | Lcd camera protecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920008947Y1 (en) |
-
1989
- 1989-12-16 KR KR2019890019109U patent/KR920008947Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910013403U (en) | 1991-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4286314A (en) | Inverter circuit for minimizing switching power losses | |
| US4999566A (en) | Current converter comprising current responsive, self oscillating, switching regulator | |
| US4016433A (en) | GTO circuits | |
| US4462363A (en) | Ignition system for internal combustion engine | |
| KR920008947Y1 (en) | Lcd camera protecting circuit | |
| US4244344A (en) | Ignition system with overvoltage and excess current protection | |
| KR20060012293A (en) | Two wire touch sensor interface | |
| JP2744306B2 (en) | Inductive discharge ignition device for internal combustion engine | |
| KR890004975B1 (en) | Gto thyristor snubber circuit | |
| SU1310939A1 (en) | Device for protecting elements of switch sources of secondary electric power supply against overvoltage in a.c.network | |
| SU1534682A1 (en) | Inverter starting current limiter | |
| KR900007386B1 (en) | Lamp control circuit | |
| SU1744748A1 (en) | Device for protection of load against current overload | |
| KR200225210Y1 (en) | A device of protecting discharge for battery | |
| JPH0815325B2 (en) | Power supply circuit device that can switch between normal operation and standby operation | |
| SU1134080A1 (en) | Device for protecting pulsing load from overvolatages | |
| JP2709145B2 (en) | Engine stop device | |
| SU1112481A2 (en) | Device for high-speed protecting of load | |
| SU1408494A1 (en) | Protection device for thyristor converter | |
| RU1823058C (en) | Device for current protection of electric installation | |
| US4441069A (en) | Self-extinguishing load driving system | |
| SU1273906A1 (en) | Stabilized power source | |
| SU1495962A2 (en) | Transistor inverter | |
| SU1501227A1 (en) | Device for controlling thyristors of energy converter | |
| SU1043783A1 (en) | Device for overload protection of electric motor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E601 | Decision to refuse application | ||
| E902 | Notification of reason for refusal | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19981127 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |