JPS61286771A - Method for analyzing semiconductive integrated circuit - Google Patents

Method for analyzing semiconductive integrated circuit

Info

Publication number
JPS61286771A
JPS61286771A JP60128839A JP12883985A JPS61286771A JP S61286771 A JPS61286771 A JP S61286771A JP 60128839 A JP60128839 A JP 60128839A JP 12883985 A JP12883985 A JP 12883985A JP S61286771 A JPS61286771 A JP S61286771A
Authority
JP
Japan
Prior art keywords
circuit
input
differential
modulation degree
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60128839A
Other languages
Japanese (ja)
Other versions
JPH0736034B2 (en
Inventor
Harunori Sato
里 治則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60128839A priority Critical patent/JPH0736034B2/en
Publication of JPS61286771A publication Critical patent/JPS61286771A/en
Publication of JPH0736034B2 publication Critical patent/JPH0736034B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To perform setting so that an entire image having non-linear characteristics corresponds to gain calculation and to make it possible to rapidly and accurately perform the planning of a high-degree electronic circuit, by standardizing the change component of the value of the current flowing to each collector of the input transistor of a differential amplifying circuit to set a modulation degree. CONSTITUTION:The bias current in the side of the common emitter of the input transis tor of a differential circuit is set to 2Io. The change component DELTAI(=Ic-Io) of the complemented current obtained in the collector side of an input transistor when input was applied between the basis terminals of said transistor is standardized by dividing the same by the current Io having no change component appearing in each collector side when a zero signal was applied between the base terminals to set a modulation degree alpha(-1<=alpha<=1). The input voltage Vin of the differential circuit is expressed as a form of logarithmic function (Vin=alnalpha+b) by using the modulation degree alphaand, when the quantitative data of the differential circuit is desired to be obtained at the time of the planning of a circuit, the data is calculated by the calculation of the numerical value based on a relational equation and the relational equation is drawn on an x, y plane to draw non-linear characteristics.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路の解析方法、特に差動増巾
器型回路網の解析方法に関し、差動トランジスタのコレ
クタ電流変化分を変調度に対応させることによりその動
作特性をビジプルに表現でき、回路網解析、ひいてはそ
の設計を容易に行なえるようにしたものに関するもので
ある。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for analyzing semiconductor integrated circuits, particularly a method for analyzing a differential amplifier type circuit network. By making it correspond to , its operating characteristics can be visually expressed, and circuit network analysis and, by extension, its design can be easily performed.

〔従来の技術〕[Conventional technology]

半導体集積回路において、差動増巾回路は基本回路単位
として普遍的なものであり、その回路網解析は、容易さ
と分かりやすさが重要である。
In semiconductor integrated circuits, a differential amplifier circuit is a universal basic circuit unit, and simplicity and understandability are important in circuit network analysis.

第9図は差動増巾回路を表わしたもであり、図において
、■はバイアス源(を正値VBI) 、2゜3は入力端
子(’r’+ 、Ttとも記す)、4は人力信号源・(
電圧値Vin) 、5.5は差動部を構成する入力トラ
ンジスタ(Q、、Q、とも記す)、7.8は抵抗(抵抗
値R,,R1)、9は定電流源(電流値2IO>、10
.11は負荷抵抗(抵抗値RLI 、RLt) 、12
. 13は出力端子(T3゜T4とも記す)、14は電
源(電圧値V B2)である。
Figure 9 shows a differential amplification circuit. Signal source (
voltage value Vin), 5.5 is an input transistor (Q, also written as >, 10
.. 11 is the load resistance (resistance value RLI, RLt), 12
.. 13 is an output terminal (also written as T3°T4), and 14 is a power supply (voltage value V B2).

この差動増巾回路において、例えば、ゲイン計算をしよ
うとするときには等価回路が用いられている。第10図
は第9図の小信号等価回路を示し、図において、15.
16はトランジスタQ、、Qtのベース抵抗を示し、そ
の抵抗値rbl、rbgは100〜200Ω程度で入力
部では無視できる程度に小さいものである。また、17
.18は等個入力源(電流値はそれぞれgm、  ・V
in、  gmz  ・Vjn) 、19は定電流源9
に並列に入るインピーダンスであり、その値RUBは非
常に大きくその影響は無視できるものである。
In this differential amplifier circuit, for example, an equivalent circuit is used when calculating a gain. FIG. 10 shows the small signal equivalent circuit of FIG. 9, and in the figure, 15.
Reference numeral 16 indicates the base resistance of the transistors Q, , Qt, whose resistance values rbl and rbg are about 100 to 200Ω, which are so small that they can be ignored at the input section. Also, 17
.. 18 are equal input sources (current values are gm, ・V
in, gmz ・Vjn), 19 is a constant current source 9
The value RUB is very large and its influence can be ignored.

また第11図は第9図の等価回路の片方のみを表わした
ものであり、ここで第10図、第11図を用いて、上記
差動増巾回路のゲインを求めてみる。
Further, FIG. 11 shows only one side of the equivalent circuit of FIG. 9, and the gain of the differential amplifier circuit will be determined using FIGS. 10 and 11.

まず、相互コンダクタンスgmIは、 で与えられ、r131 は に−T である。First, the mutual conductance gmI is and r131 is given by ni-T It is.

但し、kはボルツマン定数、qは電子の電荷量、Tは絶
対温度、■1はトランジスタQ+ のコレクタ電流であ
り、これによりゲインAVは(3)式にて求められる。
However, k is the Boltzmann constant, q is the amount of electron charge, T is the absolute temperature, and (1) is the collector current of the transistor Q+, so that the gain AV is determined by the equation (3).

Vin Vin 子gm、−RL r81  十R。Vin Vin Child GM, -RL r81 10R.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の半導体集積回路の解析方法は、以上のように第1
0図、第11図のような小信号用等価回路によりゲイン
を求めていたものであり、大信号時の解析には大信号用
の等価回路を別途必要とし、小信号と大信号の両極端の
場合にしかゲインを計算することができず、またその値
も近似的なものしか得られないものであった。
The conventional analysis method for semiconductor integrated circuits is as described above.
The gain was determined using an equivalent circuit for small signals as shown in Figures 0 and 11, but analysis of large signals requires a separate equivalent circuit for large signals, and it is necessary to calculate the gain between the extremes of small and large signals. The gain could only be calculated in certain cases, and its value could only be approximated.

また動作点を中心とする動作状態とゲインを表わす数式
とがビジプルに対応しておらず、等価回路から求めたゲ
インは大信号及び小信号用等価回路から求めた数点の値
のみしか分らないために、動作状態の全体が把みにくい
という欠点があった。
In addition, the operating state centering on the operating point and the formula expressing the gain do not correspond visually, and the gain obtained from the equivalent circuit can only be determined from the values of several points obtained from the equivalent circuit for large signals and small signals. Therefore, there was a drawback that it was difficult to grasp the entire operating state.

この発明は、上記のような従来のものの問題点を解消す
るためになされたもので、非線形特性の全体像とゲイン
計算とが対応する様に設定でき、高度な電子回路が、迅
速かつ正確に設計可能となる半導体集積回路の解析方法
を提供せんとするものである。
This invention was made in order to solve the above-mentioned problems with the conventional ones, and allows settings to be made so that the overall image of nonlinear characteristics corresponds to the gain calculation, so that advanced electronic circuits can be quickly and accurately used. This paper aims to provide a method for analyzing semiconductor integrated circuits that can be designed.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る半導体集積回路の解析方法は・差動増巾
回路の入力トランジスタの各コレクタに流れる電流値に
注目し、その変化分を規格化したものを変調度とし、こ
の変調度から差動増巾回路のゲインを求める様にしたも
のである。
The analysis method of a semiconductor integrated circuit according to the present invention is as follows: Focusing on the current value flowing through each collector of the input transistor of the differential amplifier circuit, standardizing the change in the value as the modulation degree, and using this modulation degree as the differential This is to find the gain of the amplification circuit.

〔作用〕[Effect]

この発明においては、変調度が差動回路の動作状態を示
すから、小信号から大信号に至るまでのゲインが正確に
求められる。
In this invention, since the degree of modulation indicates the operating state of the differential circuit, the gain from small signals to large signals can be accurately determined.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は、本発明の一実施例による半導体集積回路の解
析方法により解析される差動増巾回路を示し、図におい
て、第9図と同一符号は同一のものを示す。
FIG. 1 shows a differential amplifier circuit analyzed by a semiconductor integrated circuit analysis method according to an embodiment of the present invention, and in the figure, the same reference numerals as in FIG. 9 indicate the same parts.

今、入力端子T1.Tt間に入力Vinが印加され、入
力トランジスタQ、、Q、のコレクタ電流■1゜■!が
流れる時、 ■、干I0 ・ (1+α)       ・・・(4
)12−10  ・ (l−α)          
・・・(5)とすると、(1)、 (21式より ■。             ・・・(6)!。
Now, input terminal T1. The input Vin is applied between Tt, and the collector current of the input transistors Q, , Q, ■1°■! When flowing, ■, dry I0 ・ (1 + α) ... (4
)12-10 ・(l-α)
...(5) then (1), (From formula 21, ■. ...(6)!.

となり、上記αを差動増巾回路の変調度と定義する。The above α is defined as the modulation degree of the differential amplifier circuit.

この変調度の物理的意味を第2図を用いて説明する。第
2図において、説明の都合上Rr−Rt=0とした場合
、横軸は入力端子Vin(正、負を含む)を示し、縦軸
はコレクタ電流1..1.を示す。図において、 但しVアーに−T/q、N>>1とし、例えばN−10
〜20である。この時のトランジスタQ+、Qzのコレ
クタ電流I、、I□により、変調された信号電流量1s
tgは第2図より明らかなように、(8)式となる。
The physical meaning of this modulation degree will be explained using FIG. In FIG. 2, when Rr-Rt=0 for convenience of explanation, the horizontal axis shows the input terminal Vin (including positive and negative), and the vertical axis shows the collector current 1. .. 1. shows. In the figure, however, V is set to -T/q, N>>1, for example, N-10
~20. At this time, the amount of signal current 1 s modulated by the collector currents I, , I□ of transistors Q+ and Qz
As is clear from FIG. 2, tg is expressed by equation (8).

I sigコI+ −Xt −21o  ・α   ・
・・(8)次に、上記変調度の物理的意味を基にして、
第1図の回路のゲイン計算をする。第1図において、入
力電圧は、 Vin−Vl −Vz q     Iz ・・・(9) 但し、VBI”VB2. Rr −Rt テあり、rs
はトランジスタQ、、Q2の逆方向飽和電流である。
I sig I+ -Xt -21o ・α ・
...(8) Next, based on the physical meaning of the above modulation degree,
Calculate the gain of the circuit shown in Figure 1. In Fig. 1, the input voltage is Vin-Vl -Vz q Iz...(9) However, VBI''VB2.
is the reverse saturation current of transistors Q, , Q2.

となり、その出力電圧は、(至)式となる。The output voltage is expressed as (to).

Vo  −RLI ’  I +  −RLz ・I 
z=Rt+  (1+  −Iz  )       
   ・・・αの但し、RLI−RL□とする。
Vo -RLI' I + -RLz ・I
z=Rt+ (1+ -Iz)
...where RLI-RL□ is α.

上記(9)、αφ式に、前記(41,(5)式を代入す
ると、Vin=21.  ・R,・α Vo =2RL−To  ’α       ・a’a
となる。ここで上記<8)、 (11)、 021式よ
り、相互インとなり、ゲインAVは、 ・・・Q4) となる・上記α暑、α船式は、信号の大小に拘わらず、
非線形特性も含む正確な値を示す・ 但し、Q31,041式の分母に相当する00式は、y
−aJnx+bなる形であり、線形方程式の形では表わ
せないために、一般解を得ることはできないものである
Substituting the above equation (41, (5)) into the above equation (9), αφ, Vin=21. ・R, ・α Vo =2RL−To 'α ・a'a
becomes. Here, from the above formulas <8), (11), and 021, they become mutually input, and the gain AV becomes...
Indicates accurate values including nonlinear characteristics. However, formula 00, which corresponds to the denominator of formula Q31,041,
-aJnx+b, which cannot be expressed in the form of a linear equation, so a general solution cannot be obtained.

しかるに、回路定数(Rr 、  Rz 、  RLI
 、 RLt)及びパラメータが設定されていれば、第
3図のフローに沿って、第4図のようなプログラムを作
成すれば、簡単なプログラム電卓でもって容易に数値計
算により最適解を求めることができ、これにより任意の
差動回路のゲイン設計が可能となるものである。
However, the circuit constants (Rr, Rz, RLI
, RLt) and parameters are set, if you create a program like the one shown in Figure 4 according to the flow shown in Figure 3, you can easily find the optimal solution by numerical calculation using a simple program calculator. This makes it possible to design the gain of any differential circuit.

第3図は、差動回路の入力電圧値V in、バイアス電
流値■。、抵抗値R,より差動回路の変調度α、ゲイン
gmを求めるフローを示し、図において、31は入力電
圧値Vin、バイアス電流値■。。
FIG. 3 shows the input voltage value V in and bias current value ■ of the differential circuit. , resistance value R, and the modulation degree α and gain gm of the differential circuit. In the figure, 31 is the input voltage value Vin and the bias current value ■. .

抵抗値R7を入力するステップ、32は上記入力電圧値
V in、バイアス電流値1o、抵抗値R,より変調度
αを求めるステップ、33は該変調度αより回路のゲイ
ンgmを求めるステップ、34は上記変調度α及びゲイ
ンgmを出力するステップである。
step of inputting the resistance value R7; 32 is a step of calculating the modulation degree α from the input voltage value V in, bias current value 1o, and resistance value R; 33 is a step of calculating the gain gm of the circuit from the modulation degree α; 34 is a step of outputting the modulation degree α and gain gm.

また、第4図は第3図のフローに対応するベーシック言
語によるプログラムを示し、図中の文番号10の行は注
釈行であり、文番号20,30゜40の行が第3図のス
テップ31に、文番号50〜140の行が第3図のステ
ップ32〜34に相当するものである。なお文番号15
0の行はエンド行である。
Also, FIG. 4 shows a program written in a basic language that corresponds to the flow shown in FIG. 31, lines with sentence numbers 50 to 140 correspond to steps 32 to 34 in FIG. Text number 15
The 0 line is the end line.

ここでr11認のため01.00式の小信号レベルにお
ける展開を行なってみる。小信号時は変調度αが小さく
なり (α<< 1 ’) 、03式は、となり、これ
は前記(1)式に相当する。そしてこのときのゲインA
vはAv=gm−R1,として(3)式に相当するもの
が得られる。
Here, in order to confirm r11, we will expand the 01.00 formula at the small signal level. When the signal is small, the modulation degree α becomes small (α<<1'), and Equation 03 becomes, which corresponds to Equation (1) above. And the gain A at this time
Assuming that v is Av=gm-R1, an equivalent to equation (3) is obtained.

次に、第5図を用いて変調度αの入力Vinに対するダ
イナミックレンジ(−1〈α〈1)の特性プロファイル
を検討する。このため、まずVin−α特性曲線(第5
図)の傾斜を求める。
Next, the characteristic profile of the dynamic range (-1<α<1) of the modulation degree α with respect to the input Vin will be examined using FIG. For this reason, first the Vin-α characteristic curve (fifth
Find the slope of (Fig.).

00式より、 Vin dα ・・・a[9 ここで差動増巾器の入力のダイナミックレンジの定義と
して第5図の原点(Vin=O)での傾斜を求め、変調
度α−1(100%)とα=−1(−100%)との間
を入力範囲とする。01式より原点における傾斜には となり、ここで Vin−D=K・α ・・・(2) が成立するので、α司式にα−±1を代入すると、第5
図に示すVin−αの特性曲線が描かれ、α=±1の時
は表1の通りである。
From the 00 formula, Vin dα...a[9 Here, as a definition of the dynamic range of the input of the differential amplifier, the slope at the origin (Vin=O) in Figure 5 is found, and the modulation degree α-1 (100 %) and α=-1 (-100%). From equation 01, the slope at the origin is as follows, where Vin-D=K・α...(2) holds, so by substituting α-±1 into the equation α, we get the fifth
The Vin-α characteristic curve shown in the figure is drawn, and when α=±1, it is as shown in Table 1.

表  1 差動増巾器の入力のダイナミックレンジの最も狭い時は
、R,−Rt −0(Ω〕の時であり、その最小値はα
η、α1式より、 −T Vtn−D(win) = 2 ・−(19)となり、
常温でVtn−D(win) ”%51.4 (mV)
となる。
Table 1 The narrowest dynamic range of the input of the differential amplifier is when R, -Rt -0 (Ω), and the minimum value is α
From the formula η and α1, −T Vtn−D(win) = 2 ・−(19),
Vtn-D (win) ”%51.4 (mV) at room temperature
becomes.

次にQl)、09式において、I。−R1>> (k−
T/q)なる条件を設定(例えばIo ・R+ #50
0〜100100Oすれば、 Kpζ2■。・R,・・・(20) Vinp″q2to  −R1−cx −Kp・α         ・・・(21)=R,I
 l51g        =(22)となる。
Next, in formula 09, I. -R1>> (k-
T/q) (for example, Io ・R+ #50
If 0~100100O, then Kpζ2■.・R, ... (20) Vinp''q2to -R1-cx -Kp・α ... (21) = R, I
l51g = (22).

この四式の如く、第5図の動作特性曲線の傾斜は抵抗R
1のみに依存し、直線(但しIOは定電流とする)とな
り、入力(Vinp)と変調度αとの関係は(21)式
の如く、比例関係となる。
As shown in these four equations, the slope of the operating characteristic curve in Figure 5 is the resistance R.
1 and is a straight line (however, IO is a constant current), and the relationship between the input (Vinp) and the modulation degree α is a proportional relationship as shown in equation (21).

故に、上記(20) 、 (22)式が成立するように
条件を設定することにより、差動増巾器を用いた電圧・
電流(V−1)変換回路の設計も、本解析方法を用いて
、容易に実践可能となる(入力電圧Vinに対しトラン
ジスタQ、、Q、のコレクタ電流の信号成分Isig=
21゜・aを出力として用いる)。
Therefore, by setting the conditions so that the above equations (20) and (22) hold, the voltage
The design of a current (V-1) conversion circuit can also be easily implemented using this analysis method (signal component Isig of the collector current of transistors Q, , Q, with respect to the input voltage Vin)
21°・a is used as the output).

第6図は、第5図を用いて実際に入力に正弦波を与えた
時、出力電流の変調度を縦軸に取った時の動作特性曲線
を描いたもので、これにより実際の動作状況をビジプル
に把握できるものである(一般に入力Vinは任意の関
数である)。
Figure 6 shows the operating characteristic curve when a sine wave is actually applied to the input using Figure 5, and the modulation degree of the output current is plotted on the vertical axis. can be visually grasped (in general, the input Vin is an arbitrary function).

以上説明したことを再度まとめ、設計手順に沿って説明
する(基本的な差動増l]回路セルを用いる場合)。
What has been explained above will be summarized again and explained along the design procedure (when using basic differential amplifier circuit cells).

1、電圧増巾回路として設計するか、v−r変換回路と
して設計するかを決める。
1. Decide whether to design it as a voltage amplification circuit or a vr conversion circuit.

2、電圧増巾回路として設計する場合 2−1)  出力電流のダイナミックレンジ(Io)を
決める。
2. When designing as a voltage amplification circuit 2-1) Determine the dynamic range (Io) of the output current.

2−2)入力のダイナミックレンジをon、 am式に
より決定し、抵抗R+、Rz値を決 める(相互コンダクタンスgmも同時 に決まる。) 必要に応じて第4図のプログラム等を用いて数値計算を
する。
2-2) Determine the dynamic range of the input using the on and am formula, and determine the resistance R+ and Rz values (the mutual conductance gm is also determined at the same time). If necessary, perform numerical calculations using the program shown in Figure 4, etc. .

2−3)負荷抵抗値を選びGa1n =gm−RLと決
定する。
2-3) Select a load resistance value and determine Ga1n = gm-RL.

3、V−1変換回路として設計する場合、3−1)  
直線性が重要な時、■。・R,>>(k・T)/qなる
条件を入れる。
3. When designing as a V-1 conversion circuit, 3-1)
■ When linearity is important.・Insert the condition R, >> (k・T)/q.

3−2)  出力電流のダイナミックレンジ(1,’)
を決める。
3-2) Dynamic range of output current (1,')
decide.

3−3)  入力電流のダイナミックレンジをo7)。3-3) Input current dynamic range o7).

0〜式より決める。Determine from 0 to formula.

4、*認のため第5図のような動作特性曲線を作成する
4. *Create an operating characteristic curve as shown in Figure 5 for verification.

4−1)前記09式よりその伸行を求め、ag+式をを
用いて特性曲線の概要を措(ことが できる。
4-1) The extension can be obtained from the above formula 09, and the outline of the characteristic curve can be calculated using the ag+ formula.

4−2)  第4図のプログラムを用いて任意の入力V
inに対する変調度αを、繰り返し計算してプロットし
、第5図を作成す る。
4-2) Use the program in Figure 4 to input any input V.
The modulation degree α with respect to in is repeatedly calculated and plotted to create FIG.

4−3)但し、第5図は確認のために作成するものであ
り、理解が深まれば、省略す ることも可能である。
4-3) However, FIG. 5 is created for confirmation, and can be omitted if the understanding deepens.

5、その他の回路への応用 上記4項では、代表的な電圧増巾回路、電圧−電流(V
−I)変換回路に関しての適用とその説明をしたが、そ
の他の乗算回路、絶対値回路等の、差動回路を基にして
構成される任意の電子回路に対しても本解析方法は通用
可能である。
5. Application to other circuits In section 4 above, typical voltage amplification circuits, voltage-current (V
-I) Although we have applied and explained the application to conversion circuits, this analysis method can also be applied to any electronic circuits configured based on differential circuits, such as other multiplication circuits and absolute value circuits. It is.

第7図は本発明の解析方法を用いて解析される乗算回路
の一例であり、図中20.21,22゜23は乗算部を
構成するトランジスタ(Q3 、 、Qs 。
FIG. 7 shows an example of a multiplication circuit analyzed using the analysis method of the present invention, and in the figure, reference numerals 20, 21, 22 and 23 indicate transistors (Q3, , Qs) constituting the multiplication section.

Qs 、Q6とも記す)であり、24.25は第2の入
力端子(Ts 、  ’rbとも記す)である。
24.25 is the second input terminal (also written as Ts and 'rb).

第7図において、第1.第2の入力Vα、■βがそれぞ
れの入力端子T+ 、Tz及びT、、Thに印加される
とき、トランジスタQ+ 、Qz 、抵抗R+、Rzで
構成される第1の回路、トランジスタQ3.Qa 、Q
s 、Qbで構成される第2の回路部の出力部の電流が
各々変調度α及び変調度βで変調されるとする。またト
ランジスタQ3゜Q4のコレクタサイズはN5マルチコ
レクタのトランジスタQ4 、Qsの2つのコレクタサ
イズはそれぞれ1:(N−1)に設定されているものと
する。
In FIG. 7, 1. When the second inputs Vα, ■β are applied to the respective input terminals T+, Tz and T, . Qa, Q
Suppose that the currents at the output section of the second circuit section constituted by s and Qb are modulated by a modulation degree α and a modulation degree β, respectively. It is also assumed that the collector sizes of the transistors Q3 and Q4 are set to 1:(N-1), respectively, of the N5 multi-collector transistors Q4 and Qs.

この時出力端子Ts 、T4の出力−接地間の出力電圧
を各々Vo、、Vo、とすると、その出力電圧Vo、、
Vozはそれぞれ Vow−[(1+α)・ (1+β) +□・ (1+α)・ (1−β)] x −x 10  ・RLI  ・・・(23)VOz
 = [(1−α)・ (1+β)+□・ (1−α)
・ (1−β)] ×□×■。・R4,2・・・(24) で与えられ、この時端子Ts 、Ts間の出力電圧’J
 O−V O1−V Oz =((1+β)+ −−(1−β)) ・Io RL 
°α・Io ・RL ・α ・10 ・RL ・α ・・・(25) =(1+β°)・Kla  ・RL  ・α ・・・(
26)−(1+β゛)・K −vo−α     ・・
・(27)但し、RL+”Rtt−RL に−(1+ −−) VO−α−■・RL  ・αである。
At this time, if the output voltages between the output terminals Ts and T4 and the ground are Vo, Vo, respectively, then the output voltages Vo,
Voz is Vow-[(1+α)・(1+β)+□・(1+α)・(1-β)] x −x 10 ・RLI ・・・(23) VOz
= [(1-α)・(1+β)+□・(1-α)
・(1−β)] ×□×■.・R4,2...(24) At this time, the output voltage 'J between terminals Ts and Ts
O-V O1-V Oz = ((1+β)+ −-(1-β)) ・Io RL
°α・Io ・RL ・α ・10 ・RL ・α ... (25) = (1+β°)・Kla ・RL ・α ...(
26)−(1+β゛)・K −vo−α ・・
・(27) However, RL+”Rtt−RL is −(1+ −−) VO−α−■・RL・α.

上記(25)式において、N>>1とすると次式が得ら
れる。
In the above equation (25), if N>>1, the following equation is obtained.

VO’  #(1+β)・I−Rt  ・α′q(1+
β)・Vo      ・・・(28)これは第7図に
おいて、トランジスタQa 、  Qsがマルチコレク
タにならず゛図中の0点(X及びY)の部分で接続が切
れてトランジスタQ、、Q4 、Qs 、Qhが同じコ
レクタサイズの同一トランジスタを接続した回路に相当
するものである。
VO'#(1+β)・I−Rt・α′q(1+
β)・Vo...(28) This means that in Fig. 7, transistors Qa and Qs do not become multi-collectors; the connection is broken at point 0 (X and Y) in the figure, and transistors Q, , Q4 , Qs, and Qh correspond to a circuit in which identical transistors with the same collector size are connected.

第8図は第7図の回路において、トランジスタQ、、Q
、のコレクタ面積比を1:3とし、N−4とした時の特
性図を示す。
Figure 8 shows transistors Q, , Q in the circuit of Figure 7.
A characteristic diagram is shown when the collector area ratio of , is 1:3, and is set to N-4.

第8図において、横軸に変調度β(出力V、−αの掛算
で振幅変調となる)、縦軸に出力電圧V。
In FIG. 8, the horizontal axis represents the modulation degree β (amplitude modulation is obtained by multiplying the output V by -α), and the vertical axis represents the output voltage V.

をとった時の特性曲線を線分a−bで示し、これは(2
5)〜(27)式に対応することが分かる。
The characteristic curve when taking is shown by the line segment a-b, which is (2
It can be seen that this corresponds to equations 5) to (27).

同様に線分a−c(一点鎖vA)は、前記(28)式に
対応することが分かる。
Similarly, it can be seen that the line segment ac (single-dot chain vA) corresponds to the above equation (28).

このように各々の特性共に、変調度の意味を理解した上
で上記(25)〜(27)式と第8図を見ると動作状況
がビジプルに把握できる。
In this way, by understanding the meaning of the degree of modulation for each characteristic and looking at equations (25) to (27) and FIG. 8, the operating status can be visually understood.

このように、この実施例による半導体集積回路の解析方
法を用いて、半導体集積回路を設計すると、入力のダイ
ナミックレンジが理論的にしかも平易に得られ、複雑で
大きな回路でも容易にその入出力関係式と特性図の双方
を得ることができるので、差動増巾回路外にも、差動回
路を基にして構成する乗算回路、V−1変換回路等を容
易に設計でき、本件発明者はテレビジョン受信機、フロ
ッピィディスクドライブ等に応用できるアナログ信号処
理用icを本設計方法を適用して設計し高性能なものを
得ることができた。また正確で迅速な回路設計が可能と
なり、設計費用を減少できるので、高性能なICが安価
に得られる効果がある。
In this way, when a semiconductor integrated circuit is designed using the semiconductor integrated circuit analysis method according to this embodiment, the dynamic range of the input can be theoretically and easily obtained, and the input/output relationship of even a complex and large circuit can be easily determined. Since both formulas and characteristic diagrams can be obtained, it is possible to easily design multiplication circuits, V-1 conversion circuits, etc. based on differential circuits, in addition to differential amplification circuits, and the inventor of the present invention By applying this design method, we were able to design a high-performance IC for analog signal processing that can be applied to television receivers, floppy disk drives, etc. Furthermore, accurate and quick circuit design becomes possible, and design costs can be reduced, resulting in the effect that high-performance ICs can be obtained at low cost.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明に係る半導体集積回路の解析方法
によれば、差動トランジスタの各コレクタに流れる電流
の変化分を規格化したものを変調度とし、この変調度か
ら差動増巾回路のゲインを求めるようにしたので、差動
回路の非線型特性とゲイン計算とが互いに対応するよう
に得られる効果がある。
As described above, according to the method for analyzing a semiconductor integrated circuit according to the present invention, the degree of modulation is the normalized change in the current flowing through each collector of the differential transistor, and the degree of modulation is determined based on the degree of modulation. Since the gain is calculated, there is an effect that the nonlinear characteristics of the differential circuit and the gain calculation correspond to each other.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例により解析される差動増巾
回路のセルを示す図、第2図〜第6図は本発明の一実施
例による半導体集積回路の解析方法を示し、第2図は第
1図の説明用特性図、第3図は変調度及び利得を求める
フローを示す図、第4図は第3図に対応するプログラム
を示す図、第5図は第1図の入力電圧と変調度との関係
を示す図、第6図は第1図の入出力波形の対応を示す説
明用特性図である。また第7図は本発明の一実施例によ
る解析方法により解析した回路の一例を示す図、第8図
は第7図の説明用の特性図、第9図は従来方法により解
析される差動増巾回路のセルを示す図、第10図、第1
1図は従来の解析方法において用いられる等価回路図で
ある。 5.6・・・入力トランジスタ、7.8・・・抵抗、1
0.11・・・負荷抵抗、9・・・定電流源。 なお図中同一符号は同−又は相当部分を示す。 第2図 第3図 第5図 (−)   Vin   (・) 第4図 1o : ”GM PROGRAM″′20 :  I
NPUT   VmV”   V2O:  INPUT
  ”ImA”   140;INPUT  ”ROH
M”、  R50:   M=1   ・  N=−1
60:  A =  (M−N)/2 70− B=2本R*ItA  令 25゜7*LN((1◆A )/(1−A ))80:
  IF  M−N<10↑−6THEN  1309
0:IF  BンV   THEN  110100:
  GOTO120 110:  M=A  : GOTO60120:  
 N=A   :   GOTO60130・ PRI
NT  ゛弘=”;’A140・ PRINT  ”G
M=  ;  2*I)+−A /v150・  EN
D 第6図 第7図 第9図 第10図
FIG. 1 is a diagram showing a cell of a differential amplifier circuit analyzed according to an embodiment of the present invention, and FIGS. 2 to 6 illustrate a method for analyzing a semiconductor integrated circuit according to an embodiment of the present invention. Figure 2 is an explanatory characteristic diagram of Figure 1, Figure 3 is a diagram showing the flow for determining the modulation degree and gain, Figure 4 is a diagram showing the program corresponding to Figure 3, and Figure 5 is the diagram of Figure 1. A diagram showing the relationship between input voltage and modulation degree, and FIG. 6 is an explanatory characteristic diagram showing the correspondence between the input and output waveforms in FIG. 1. Further, FIG. 7 is a diagram showing an example of a circuit analyzed by the analysis method according to an embodiment of the present invention, FIG. 8 is a characteristic diagram for explaining FIG. 7, and FIG. 9 is a diagram showing a differential circuit analyzed by the conventional method. Diagrams showing cells of the amplification circuit, Fig. 10, Fig. 1
FIG. 1 is an equivalent circuit diagram used in a conventional analysis method. 5.6...Input transistor, 7.8...Resistor, 1
0.11...Load resistance, 9...Constant current source. Note that the same reference numerals in the figures indicate the same or equivalent parts. Figure 2 Figure 3 Figure 5 (-) Vin (・) Figure 4 1o: ``GM PROGRAM'''20: I
NPUT VmV” V2O: INPUT
"ImA"140;INPUT"ROH"
M”, R50: M=1・N=-1
60: A = (M-N)/2 70- B = 2 R*ItA Order 25°7*LN ((1◆A)/(1-A)) 80:
IF M-N<10↑-6THEN 1309
0:IF BnV THEN 110100:
GOTO120 110: M=A: GOTO60120:
N=A: GOTO60130・PRI
NT ゛弘=”;'A140・PRINT ”G
M=; 2*I)+-A/v150・EN
D Figure 6 Figure 7 Figure 9 Figure 10

Claims (2)

【特許請求の範囲】[Claims] (1)半導体集積回路の差動増巾器型回路網の解析方法
であって、 差動回路の入力トランジスタの共通エミッタ側のバイア
ス電流を2I_0とし、 該入力トランジスタのベース端子間に入力を印加した時
に該入力トランジスタのコレクタ側に得られる各々相補
する電流の変化分ΔI(=Ic−I_0)を、前記ベー
ス端子間にゼロ信号を印加した時の各コレクタ側に現わ
れる変化分のない電流I_0で除算し規格化したものを
変調度α(−1≦α≦1)とし、 差動回路の入力電圧Vinを前記変調度αを用いて対数
関数(Vin=alnα+b)の形に表現し、回路設計
時に差動回路の定量的なデータを得たい時には前記関係
式に基づく数値計算により該データを算出するとともに
、上記関係式をx、y平面上に作図して非線形特性を描
くことを特徴とする半導体集積回路の解析方法。
(1) A method for analyzing a differential amplifier type circuit network of a semiconductor integrated circuit, in which the bias current on the common emitter side of the input transistors of the differential circuit is set to 2I_0, and an input is applied between the base terminals of the input transistors. The amount of change ΔI (=Ic - I_0) in the complementary currents obtained on the collector side of the input transistor when The modulation factor α (-1≦α≦1) is obtained by dividing and normalizing by When it is desired to obtain quantitative data of a differential circuit at the time of design, the data is calculated by numerical calculation based on the above-mentioned relational expression, and the nonlinear characteristics are drawn by plotting the above-mentioned relational expression on the x, y plane. A method for analyzing semiconductor integrated circuits.
(2)前記差動回路が、差動増巾器もしくは差動増巾器
を基にして構成される回路であることを特徴とする特許
請求の範囲第1項記載の半導体集積回路の解析方法。
(2) The method for analyzing a semiconductor integrated circuit according to claim 1, wherein the differential circuit is a differential amplifier or a circuit configured based on a differential amplifier. .
JP60128839A 1985-06-13 1985-06-13 Semiconductor integrated circuit analysis method Expired - Fee Related JPH0736034B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60128839A JPH0736034B2 (en) 1985-06-13 1985-06-13 Semiconductor integrated circuit analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60128839A JPH0736034B2 (en) 1985-06-13 1985-06-13 Semiconductor integrated circuit analysis method

Publications (2)

Publication Number Publication Date
JPS61286771A true JPS61286771A (en) 1986-12-17
JPH0736034B2 JPH0736034B2 (en) 1995-04-19

Family

ID=14994665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60128839A Expired - Fee Related JPH0736034B2 (en) 1985-06-13 1985-06-13 Semiconductor integrated circuit analysis method

Country Status (1)

Country Link
JP (1) JPH0736034B2 (en)

Also Published As

Publication number Publication date
JPH0736034B2 (en) 1995-04-19

Similar Documents

Publication Publication Date Title
JP2556173B2 (en) Multiplier
Pederson et al. Analog integrated circuits for communication: principles, simulation and design
Wambacq et al. Distortion analysis of analog integrated circuits
Surakampontorn et al. Accurate CMOS-based current conveyors
Krajewska et al. Macromodeling of FET/bipolar operational amplifiers
JPH06195484A (en) Multiplyer
US3769605A (en) Feedback amplifier circuit
JPS61286771A (en) Method for analyzing semiconductive integrated circuit
KR101845229B1 (en) Multiplication operator apparatus for input signal control of electronic circuit
Sodagar Analysis of bipolar and CMOS amplifiers
JPH0346581Y2 (en)
US4385364A (en) Electronic gain control circuit
Ashley Analog electronics with LabView
JP3516809B2 (en) Gain monitoring circuit for Gilbert-type variable gain amplifier and gain monitoring system for Gilbert-type variable gain amplifier
Azarov et al. PUSH-PULL CURRENT-TO-CURRENT AND VOLTAGE-TO-CURRENT CONVERTERS WITH OUTPUT SIGNAL SWITCHING
JPH05327374A (en) Extension circuit
Cogdell 2.3 Controlled Sources
JPH0441613Y2 (en)
Thoma et al. A method to predict harmonic distortion in small-geometry MOS analog integrated circuits
SU1626257A1 (en) Analog signal multiplier
US3564436A (en) High input impedance amplifier
Hamiane Modeling and simulation of a CMOS-based analog function generator
Vibet Control teaching via low cost setups
Abidova Calculation and development of measuring amplifier with automatable and digital comparator of ensuring switching of amplification coefficients
SU1487071A1 (en) Analog multiplier

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees