JPS61285840A - ピンポン伝送装置のビツト同期方式 - Google Patents
ピンポン伝送装置のビツト同期方式Info
- Publication number
- JPS61285840A JPS61285840A JP60127363A JP12736385A JPS61285840A JP S61285840 A JPS61285840 A JP S61285840A JP 60127363 A JP60127363 A JP 60127363A JP 12736385 A JP12736385 A JP 12736385A JP S61285840 A JPS61285840 A JP S61285840A
- Authority
- JP
- Japan
- Prior art keywords
- pulse waveform
- reception
- isolated
- phase
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bidirectional Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は２線式ディジタル加入者線伝送装置等のいわ
ゆるピンポン伝送装置（以下ピンポン伝送装置と呼ぶ）
のビット同期方式に関するものである。
ゆるピンポン伝送装置（以下ピンポン伝送装置と呼ぶ）
のビット同期方式に関するものである。
ピンポン伝送装置では、情報の送信と受信を一定周期（
通常２．５ｍ５）内で交互に繰返すので、受信機入力で
は情報はバースト的に到来する。しかしながら従来のピ
ンポン伝送装置では、ビット同期に際し、このバースト
的に受信情報が到来するという特性は利用せず、通常の
ＰＣＭ伝送装置同様、受信データ列中の「１」および「
−１」に対応する波形から、例えば全波整流回路と高Ｑ
共振回路を用いてタイミング情報を抽出し、ビット同期
を行っている。
通常２．５ｍ５）内で交互に繰返すので、受信機入力で
は情報はバースト的に到来する。しかしながら従来のピ
ンポン伝送装置では、ビット同期に際し、このバースト
的に受信情報が到来するという特性は利用せず、通常の
ＰＣＭ伝送装置同様、受信データ列中の「１」および「
−１」に対応する波形から、例えば全波整流回路と高Ｑ
共振回路を用いてタイミング情報を抽出し、ビット同期
を行っている。
このような従来のビット同期方式では、伝送中に雑音が
重畳すると、到来する情報データのパターンに依存する
パターンジッタ（ＰＣＭ特有のタイミングパルスのゆら
ぎ）が避けられず、特に伝送線路のブリッジタップの条
件により、ナイキスト周波数（伝送速度の１／２の周波
数）近辺で大きな減衰量を持つような損失周波数特性と
なる場合、パターンシフタが極めて大きくなるという問
題点を有していた。
重畳すると、到来する情報データのパターンに依存する
パターンジッタ（ＰＣＭ特有のタイミングパルスのゆら
ぎ）が避けられず、特に伝送線路のブリッジタップの条
件により、ナイキスト周波数（伝送速度の１／２の周波
数）近辺で大きな減衰量を持つような損失周波数特性と
なる場合、パターンシフタが極めて大きくなるという問
題点を有していた。
この発明はこのような従来のビット同期方式の問題点を
解消するためになされたもので、ピンポン伝送では各バ
ーストの先頭の数ビットのパルスパターンは常に一定で
あるという性質を利用し、トレーニングモード終了後の
通信モードにおいては、各受信バースト（受信周期）の
先頭のパルスの波形情報のみを用いてタイミング情報を
抽出し、受信クロックの位相を修正するという方法を用
いることにより、パターンシフタの生じないビット同期
方式を提供することを目的とするもので″ある。
解消するためになされたもので、ピンポン伝送では各バ
ーストの先頭の数ビットのパルスパターンは常に一定で
あるという性質を利用し、トレーニングモード終了後の
通信モードにおいては、各受信バースト（受信周期）の
先頭のパルスの波形情報のみを用いてタイミング情報を
抽出し、受信クロックの位相を修正するという方法を用
いることにより、パターンシフタの生じないビット同期
方式を提供することを目的とするもので″ある。
この発明に係るピンポン伝送装置のビット同期方式は、
演算手段を備えて、この演算手段により上記トレーニン
グモード時に周期的受信される孤立パルス波形を相加平
均して雑音を排除した孤立パルス波形を求め、通信モー
ド時においては、各受信周期の先頭のパルス波形を上記
トレーニングモード時に求めた孤立パルス波形と比較し
て位相ずれを求め、受信クロックの位相を修正するよう
にしたものである。
演算手段を備えて、この演算手段により上記トレーニン
グモード時に周期的受信される孤立パルス波形を相加平
均して雑音を排除した孤立パルス波形を求め、通信モー
ド時においては、各受信周期の先頭のパルス波形を上記
トレーニングモード時に求めた孤立パルス波形と比較し
て位相ずれを求め、受信クロックの位相を修正するよう
にしたものである。
また、この発明の別発明は、上記のものにおいて、各受
信周期の先頭のパルスの波形情報から受信クロックの位
相ずれを求める演算処理を、主として受信周期の休止期
間中に行い、受信クロックの位相修正は次の受信周期の
受信クロックに適用するようにしたものである。
信周期の先頭のパルスの波形情報から受信クロックの位
相ずれを求める演算処理を、主として受信周期の休止期
間中に行い、受信クロックの位相修正は次の受信周期の
受信クロックに適用するようにしたものである。
この発明においては、演算手段により、トレーニングモ
ードにおいては周期的に受信される孤立パルスの波形を
相加平均して、雑音を排除した孤おいては受信バースト
の先頭部分の波形γ （ｔＪｋ）＋１）をγｊ３ａｃｔ
−εゎ）と比較して両波形間の誤差が最小となるような
ε、を探すことにより受信クロックの位相ずれεＬを求
めて、受信クロックの位相を修正する。
ードにおいては周期的に受信される孤立パルスの波形を
相加平均して、雑音を排除した孤おいては受信バースト
の先頭部分の波形γ （ｔＪｋ）＋１）をγｊ３ａｃｔ
−εゎ）と比較して両波形間の誤差が最小となるような
ε、を探すことにより受信クロックの位相ずれεＬを求
めて、受信クロックの位相を修正する。
また、この発明の別発明においては、大部分の演算処理
は受信バーストの休止期間中に行うので、マイクロプロ
セッサによる処理が可能となる。
は受信バーストの休止期間中に行うので、マイクロプロ
セッサによる処理が可能となる。
以下図面を用いてこの発明を説明する。
第１図は、この発明のビット同期方式を用いたピンポン
伝送装置受信部の一実施例を示すブロック図である。図
中、１は受信入力端子、２はｆｆＡＧＣ回路、３はＡ／
Ｄ変換器、４はクロック発生回路、５は実時間処理回路
（ＲＴ、ＰＲＯＧ）、６は演算・制御回路（ＣＯＮＴ）
、７はブリッジタップ等化回路（ＢＴ、ＥＱＬ）であ
り、上記実時間処理回路５及び演算・制御回路６とによ
り、この発明で備えられた演算手＆８が構成されている
。なお、演算・制御回路６は伝送制御用のマイクロプロ
セッサで兼用されている。
伝送装置受信部の一実施例を示すブロック図である。図
中、１は受信入力端子、２はｆｆＡＧＣ回路、３はＡ／
Ｄ変換器、４はクロック発生回路、５は実時間処理回路
（ＲＴ、ＰＲＯＧ）、６は演算・制御回路（ＣＯＮＴ）
、７はブリッジタップ等化回路（ＢＴ、ＥＱＬ）であ
り、上記実時間処理回路５及び演算・制御回路６とによ
り、この発明で備えられた演算手＆８が構成されている
。なお、演算・制御回路６は伝送制御用のマイクロプロ
セッサで兼用されている。
次に作用について説明する。
入力端子１に加えられた受信信号は、Ｊ″ｒ″ＡＧＣ回
路２により適当な電圧レベルまで増幅され、かつ第２図
（ａ）に示すような孤立した送信パルスに対する出力パ
ルスの拡がりが、第２図（ｂ）に示すように一定時間（
例えば８Ｔ）以内に納まるようにＪ等化される。（ただ
し、Ｔは伝送速度の逆数） σ等化された出力は、Ａ／Ｄ変換器３を通してディジタ
ル符号に変換され、実時間処理回路５とブリッジタップ
等化回路７に導かれる。また、Ａ／Ｄ変換器３の標本化
クロックおよび実時間処理回路５の動作用クロックとし
て、伝送速度の数倍（４倍〜８倍）の周波数のクロック
がクロック発生回路４からＡ／Ｄ変換器３および実時間
処理回路５に加えられる。
路２により適当な電圧レベルまで増幅され、かつ第２図
（ａ）に示すような孤立した送信パルスに対する出力パ
ルスの拡がりが、第２図（ｂ）に示すように一定時間（
例えば８Ｔ）以内に納まるようにＪ等化される。（ただ
し、Ｔは伝送速度の逆数） σ等化された出力は、Ａ／Ｄ変換器３を通してディジタ
ル符号に変換され、実時間処理回路５とブリッジタップ
等化回路７に導かれる。また、Ａ／Ｄ変換器３の標本化
クロックおよび実時間処理回路５の動作用クロックとし
て、伝送速度の数倍（４倍〜８倍）の周波数のクロック
がクロック発生回路４からＡ／Ｄ変換器３および実時間
処理回路５に加えられる。
実時間処理回路５に入力されたＪ）化波形の標本化デー
タをもとに、実時間処理回路５および演算・制御回路６
は一例として下記のようなアルゴリズムを用いて受信ク
ロックのタイミング位相を算出し、クロック発生回路４
の出力する受信クロックの位相を制御し、クロック発生
回路４は適正な位相の伝送速度に等しい周波数のクロッ
クをブリッジタップ等化器７に加えると共に、前述のよ
うに伝送速度の数倍（４倍〜８倍）の周波数のクロック
をＡ／Ｄ変換器３と実時間処理回路５に供給する。
タをもとに、実時間処理回路５および演算・制御回路６
は一例として下記のようなアルゴリズムを用いて受信ク
ロックのタイミング位相を算出し、クロック発生回路４
の出力する受信クロックの位相を制御し、クロック発生
回路４は適正な位相の伝送速度に等しい周波数のクロッ
クをブリッジタップ等化器７に加えると共に、前述のよ
うに伝送速度の数倍（４倍〜８倍）の周波数のクロック
をＡ／Ｄ変換器３と実時間処理回路５に供給する。
実時間処理回路５と演算・制御回路６によるタイミング
位相算出アルゴリズムを各モードごとに以下に述べるが
、本発明の原理をわかり易く説明するため、標本化する
前のＸＦＡＧＣ出方の波形を用いて説明する。
位相算出アルゴリズムを各モードごとに以下に述べるが
、本発明の原理をわかり易く説明するため、標本化する
前のＸＦＡＧＣ出方の波形を用いて説明する。
（トレーニングモード）
ピンポン伝送では、一般に通信開始に先立ち１００ｍｓ
（４０バースト）程度のトレーニングデータを相互
に伝送して、ＡＧＣ，ｒ＠化、ビット門期、およびブリ
ッジタップ等化の設定を行う。
（４０バースト）程度のトレーニングデータを相互
に伝送して、ＡＧＣ，ｒ＠化、ビット門期、およびブリ
ッジタップ等化の設定を行う。
このトレーニングデータを使用する動作モードをトレー
ニングモードと呼ぶ、トレーニングデータは基本的に第
３図に示すような、一定周期（例えば８Ｔ）の孤立パル
スのＡＭ Ｉ （Ａｌｔｅｒｎａｔｅ ＭａｒｋＩｎ
ｖｅｒｓｉｏｎ）である、したがって、第２図（ｂ）に
示す孤立パルスの Ｊ等化波形をγｊｅｏｃｔｏｒＱ＜
ｔ＜８７．で表わすと、トレーニングモードｎＴ）・・
・・・・（１） で示される。ただし、ｔ、はＴＡｒＬ （ｔ）のスター
ト時刻である。
ニングモードと呼ぶ、トレーニングデータは基本的に第
３図に示すような、一定周期（例えば８Ｔ）の孤立パル
スのＡＭ Ｉ （Ａｌｔｅｒｎａｔｅ ＭａｒｋＩｎ
ｖｅｒｓｉｏｎ）である、したがって、第２図（ｂ）に
示す孤立パルスの Ｊ等化波形をγｊｅｏｃｔｏｒＱ＜
ｔ＜８７．で表わすと、トレーニングモードｎＴ）・・
・・・・（１） で示される。ただし、ｔ、はＴＡｒＬ （ｔ）のスター
ト時刻である。
そこで、ｔｐ−≦−ｔ＜ｔ＋＋８７に対し、８ｎＴ）・
・・・・・（２） を計算（相加平均）すると、 γａｖｅ（ｔ）＝γｔ’ｓａ （ｔ ｔｏ ） ・
・・・” （３）となり、孤立パルスに対する応答波形
と等しくなる。またγ６ｒ良 （１）に雑音が重畳して
いても、（２）式の平均化演算により、雑音電力は１／
Ｎに低減される。
・・・・・（２） を計算（相加平均）すると、 γａｖｅ（ｔ）＝γｔ’ｓａ （ｔ ｔｏ ） ・
・・・” （３）となり、孤立パルスに対する応答波形
と等しくなる。またγ６ｒ良 （１）に雑音が重畳して
いても、（２）式の平均化演算により、雑音電力は１／
Ｎに低減される。
このｒａ−ｖｅ （ｔ ）を用い、ｔ、 ＜ｔ＜ｔ
、 ＋ＢＴにおいてγ＾ｖｅ（ｔ）を最大にする１
＝ １．を求める。すなわち γＡＶｅ （ｔＭ）＞、γＡ、１２ （１）、１．＜
１＜１゜＋８Ｔ・・・・・・（４） この場合、ｔＱは厳密に７ｔＦｃ（ｔ）の立上り時点で
ある必要はなく、１． ＜物＜ｔＩ＋８Ｔを満足しさえ
すれば、上記の演算に誤りは生じない。
、 ＋ＢＴにおいてγ＾ｖｅ（ｔ）を最大にする１
＝ １．を求める。すなわち γＡＶｅ （ｔＭ）＞、γＡ、１２ （１）、１．＜
１＜１゜＋８Ｔ・・・・・・（４） この場合、ｔＱは厳密に７ｔＦｃ（ｔ）の立上り時点で
ある必要はなく、１． ＜物＜ｔＩ＋８Ｔを満足しさえ
すれば、上記の演算に誤りは生じない。
一般にＷ等化後の孤立パルス応答波形は、はぼｔＪ ＋
Ｔ 〜ｔ、 ＋２７にｔ／’Ｆを持つので、ｔ、７を求
めた後に一例として、 ｔ、 −ｔＭ−２Ｔ・・・・・・（５）をγｔｒｔ
ｃｔ）の立上り時点と見なし、ｒｉｓｅ） （ｊ）
−ｒｐ−７番 （ｔｐ（リ ＋ １） −−ｒＬ
ｖｅ （ｔ Ｍ−２Ｔ ＋ ｔ ）・・・（６）を孤
立パルスに対する応答波形と見なすことがでＴＡｒＬ
（ｔ＋８ｎＴ）の計算までを実時間処理回路５で行い
、それ以後の１／Ｎ除算、ｔｐの探索。
Ｔ 〜ｔ、 ＋２７にｔ／’Ｆを持つので、ｔ、７を求
めた後に一例として、 ｔ、 −ｔＭ−２Ｔ・・・・・・（５）をγｔｒｔ
ｃｔ）の立上り時点と見なし、ｒｉｓｅ） （ｊ）
−ｒｐ−７番 （ｔｐ（リ ＋ １） −−ｒＬ
ｖｅ （ｔ Ｍ−２Ｔ ＋ ｔ ）・・・（６）を孤
立パルスに対する応答波形と見なすことがでＴＡｒＬ
（ｔ＋８ｎＴ）の計算までを実時間処理回路５で行い
、それ以後の１／Ｎ除算、ｔｐの探索。
ｔ、＋ｌ）とγ；、ｔｏ （ｔ）の計算は演算・制御回
路６により受信バーストの休止期間中に行う。
路６により受信バーストの休止期間中に行う。
なお、ｋ演算は実際にはｎ＝０から始める必要はなく、
例えば適当なスレショルド電圧を設定して先頭のパルス
の立上り時点を検出し、その時点をｔｙ ＋１．５７
と見なし、その時点の６．５Ｔ後（ｔρ十８Ｔ）、すな
わちｎ＝ｔからΣ演算をりｉ 開始しても良い。さらに、１／Ｎ除算を簡単化するため
、ｎ＝１〜３２までで五演算を打切っても良い。
例えば適当なスレショルド電圧を設定して先頭のパルス
の立上り時点を検出し、その時点をｔｙ ＋１．５７
と見なし、その時点の６．５Ｔ後（ｔρ十８Ｔ）、すな
わちｎ＝ｔからΣ演算をりｉ 開始しても良い。さらに、１／Ｎ除算を簡単化するため
、ｎ＝１〜３２までで五演算を打切っても良い。
（通信モード）
トレーニング終了後の通常の通信モードでは、一般にバ
ーストの先頭の「１」の後に数ビット（例えば５ビツト
）の「０」が連続するようにフォーマット設計されてい
る。それゆえ通信モードでも、先頭のパルスの立上りか
ら一定時間（例えば６Ｔ）だけは、γ、ｌ ｓρ（１）
と同じ波形が常に受信できる。本発明はピンポン伝送の
受信バーストのこの特性を利用し、受信バーストの先頭
部分の波形を、トレーニングモードで求めたＴ ｒｓ−
ρ（１）と比較することにより、受信クロックの位相ず
れを検出し修正するものである。
ーストの先頭の「１」の後に数ビット（例えば５ビツト
）の「０」が連続するようにフォーマット設計されてい
る。それゆえ通信モードでも、先頭のパルスの立上りか
ら一定時間（例えば６Ｔ）だけは、γ、ｌ ｓρ（１）
と同じ波形が常に受信できる。本発明はピンポン伝送の
受信バーストのこの特性を利用し、受信バーストの先頭
部分の波形を、トレーニングモードで求めたＴ ｒｓ−
ρ（１）と比較することにより、受信クロックの位相ず
れを検出し修正するものである。
すなわち、（ｋ−１）番目のバーストの先頭のパルスの
ピーク時点を１ Ｍ（＊−υ＝ｔ、（Ｋ−″す＋２Ｔと
すると、位相ずれがなければ、ｋ番目のバーストの受信
波形は ｒ （ｔ、（Ｋ）＋ ｔ） ＝ ｖｉｓａ （ｔ）−・
−（７）ただし 鳴（に） ＝ １ 、（に−〇＋ＴＢ （Ｔ、はバースト周期＝２．５ｍ５） となる筈であるが、位相ずれε起があると、γ（ｔ、（
ｘ）＋ｔ）＝２１°３ｏ（ｔ−ε仁）・・・（８）のよ
うに時間軸がεｔだけ移動する。それゆえ、−例として ｆ”ｌ ｒ （ｔ、（＆） ＋ｔ） −ｖｉｓａ （ｔ
−ｇｚ ） １ｄ ｔ ＝Ｍ ｉ ｎ＝ （９） となるようなεｔを探すことにより、位相ずれε６を求
めることができる。位相ずれε、の修正は、ｋ番目のバ
ーストでなく、次の（ｋ＋１）番目のバースト受信に対
して適用する。すなわち、１、（に＋４） ＝ ｔ、（
にλ＋Ｔ、＋εシ・・・・・・（１０）とする。このよ
うにすると、通信モードでは実時間処理回路５による実
時間の演算はＯ−≦−ｔ＜６７の間のｒ（ｔ、、’ρ
＋ｔ）のストアだけで良く、（９）式によるεうの探索
と（１０）式によるｔ 、 （Ｘナリの決定は演算・制
御回路６を用いて受信バーストの休止期間中に行えば良
い。
ピーク時点を１ Ｍ（＊−υ＝ｔ、（Ｋ−″す＋２Ｔと
すると、位相ずれがなければ、ｋ番目のバーストの受信
波形は ｒ （ｔ、（Ｋ）＋ ｔ） ＝ ｖｉｓａ （ｔ）−・
−（７）ただし 鳴（に） ＝ １ 、（に−〇＋ＴＢ （Ｔ、はバースト周期＝２．５ｍ５） となる筈であるが、位相ずれε起があると、γ（ｔ、（
ｘ）＋ｔ）＝２１°３ｏ（ｔ−ε仁）・・・（８）のよ
うに時間軸がεｔだけ移動する。それゆえ、−例として ｆ”ｌ ｒ （ｔ、（＆） ＋ｔ） −ｖｉｓａ （ｔ
−ｇｚ ） １ｄ ｔ ＝Ｍ ｉ ｎ＝ （９） となるようなεｔを探すことにより、位相ずれε６を求
めることができる。位相ずれε、の修正は、ｋ番目のバ
ーストでなく、次の（ｋ＋１）番目のバースト受信に対
して適用する。すなわち、１、（に＋４） ＝ ｔ、（
にλ＋Ｔ、＋εシ・・・・・・（１０）とする。このよ
うにすると、通信モードでは実時間処理回路５による実
時間の演算はＯ−≦−ｔ＜６７の間のｒ（ｔ、、’ρ
＋ｔ）のストアだけで良く、（９）式によるεうの探索
と（１０）式によるｔ 、 （Ｘナリの決定は演算・制
御回路６を用いて受信バーストの休止期間中に行えば良
い。
また、（９）式の積分（実際の装置では和分）む例えば
ｆ７とし、計算を簡略化することができる。和分の点数
として１０点程度以上を用いれば、雑音の影響によるε
かの測定誤差を十分抑圧することができる。
ｆ７とし、計算を簡略化することができる。和分の点数
として１０点程度以上を用いれば、雑音の影響によるε
かの測定誤差を十分抑圧することができる。
クロック発生回路４は、演算・制御回路６から（１０）
式によるｔ 、 （Ｋ＋Ｉ）の情報を受け、このｔ、（
ｋ＋Ｊ）を基点として（ｋ＋１）番目の受信バーストの
受信用のクロックを、内蔵する水晶発振器の周波数確度
で発生させる。具体的にはに番目のバースト受信時のク
ロックに対し、（ｋ＋１）番目のバースト受信時にはす
べてのクロックをεｂだけ遅らせる（εうく０の時は進
ませる）ことになる。
式によるｔ 、 （Ｋ＋Ｉ）の情報を受け、このｔ、（
ｋ＋Ｊ）を基点として（ｋ＋１）番目の受信バーストの
受信用のクロックを、内蔵する水晶発振器の周波数確度
で発生させる。具体的にはに番目のバースト受信時のク
ロックに対し、（ｋ＋１）番目のバースト受信時にはす
べてのクロックをεｂだけ遅らせる（εうく０の時は進
ませる）ことになる。
ピンポン伝送では、通常、局側（ＯＣＵ）の周波数偏差
は極めて小さく、また加入者側（Ｄ Ｓ Ｕ）の水晶発
振器の周波数偏差も±５０ＰＰＭ以下は十分得られるの
で、３２０ ｋ ｂ ／ ｓの伝送の場合１バ一スト周
期（２，５ｍ５）の間の位相ずれは０゜０４Ｔときわめ
て僅かであり、本発明のように１バーストに１回だけの
タイミング修正でも全く支障はなく、受信バースト内の
位相ジッタ（位相ずれ）は２％（０，０２Ｔ）以下と従
来の方式に比べ大幅に改善される。
は極めて小さく、また加入者側（Ｄ Ｓ Ｕ）の水晶発
振器の周波数偏差も±５０ＰＰＭ以下は十分得られるの
で、３２０ ｋ ｂ ／ ｓの伝送の場合１バ一スト周
期（２，５ｍ５）の間の位相ずれは０゜０４Ｔときわめ
て僅かであり、本発明のように１バーストに１回だけの
タイミング修正でも全く支障はなく、受信バースト内の
位相ジッタ（位相ずれ）は２％（０，０２Ｔ）以下と従
来の方式に比べ大幅に改善される。
なお、（９）式によるεｔの探索は、−〇、０４Ｔ＜８
６ ＜＋０．０４７の狭い範囲で行えば良い。またε呑
の探索は（９）式以外にも循 （ｒ（ｔ、（にン ＋
ｔ ） −≦ゝｉδρ （ｔ −ε、 ） ）
２ｄ ｔ ＝Ｍ ｉ ｎ−−（１１） ＝Ｍａｘ・・・・・・（１２） ｄｔ＝Ｑ・・・・・・ （１３） 等の各種の方式が考えられ、本発明は必ずしも（９）式
を用いるものに国定されない。
６ ＜＋０．０４７の狭い範囲で行えば良い。またε呑
の探索は（９）式以外にも循 （ｒ（ｔ、（にン ＋
ｔ ） −≦ゝｉδρ （ｔ −ε、 ） ）
２ｄ ｔ ＝Ｍ ｉ ｎ−−（１１） ＝Ｍａｘ・・・・・・（１２） ｄｔ＝Ｑ・・・・・・ （１３） 等の各種の方式が考えられ、本発明は必ずしも（９）式
を用いるものに国定されない。
また、トレーニングモードから通信モードへの切り替え
は、トレーニングデータの終了を検出してから行う必要
はなく、ＡＧＣ設定、バー等化設定の完了後、トレーニ
ングモードでのｆｉ３．ｃｔ）とｔ ／’ＦＡ Ｘの算
出は１バーストに対してだけ行い、次のバーストからは
、まだトレーニングデータが続いていても通信モードに
切替えて、一般の通信バーストと同様に先頭のパルス波
形のみを用いてタイミング位相修正を行えば良い。
は、トレーニングデータの終了を検出してから行う必要
はなく、ＡＧＣ設定、バー等化設定の完了後、トレーニ
ングモードでのｆｉ３．ｃｔ）とｔ ／’ＦＡ Ｘの算
出は１バーストに対してだけ行い、次のバーストからは
、まだトレーニングデータが続いていても通信モードに
切替えて、一般の通信バーストと同様に先頭のパルス波
形のみを用いてタイミング位相修正を行えば良い。
以上のように、この発明に係るピンポン伝送装置のビッ
ト同期方式では、演算手段を備えて、この演算手段によ
り、上記トレーニングモード時に周期的に受信される孤
立パルス波形を相加平均して雑音を排除した孤立パルス
波形を求め、通信モード時においては、各受信周期の先
頭のパルス波形を上記トレーニングモード時に求めた孤
立パルス波形と比較して位相ずれを求め、受信クロック
の位相を修正するようにしたことにより、雑音の影響を
抑圧した正確な位相修正が達成され、パターンジッタの
生じない安定した受信クロックを得ることができるとい
う効果がある。
ト同期方式では、演算手段を備えて、この演算手段によ
り、上記トレーニングモード時に周期的に受信される孤
立パルス波形を相加平均して雑音を排除した孤立パルス
波形を求め、通信モード時においては、各受信周期の先
頭のパルス波形を上記トレーニングモード時に求めた孤
立パルス波形と比較して位相ずれを求め、受信クロック
の位相を修正するようにしたことにより、雑音の影響を
抑圧した正確な位相修正が達成され、パターンジッタの
生じない安定した受信クロックを得ることができるとい
う効果がある。
また、この発明の別発明では、上記各受信周期の先頭の
パルスの波形情報から受信クロックの位相ずれを求める
演算処理を、主として受信周期の休止期間中に行い、受
信クロックの位相修正は次の受信周期の受信クロックに
適用するようにしたので、マイクロプロセッサによる処
理が可能で、ハードウェアが簡単化できるという効果が
ある。
パルスの波形情報から受信クロックの位相ずれを求める
演算処理を、主として受信周期の休止期間中に行い、受
信クロックの位相修正は次の受信周期の受信クロックに
適用するようにしたので、マイクロプロセッサによる処
理が可能で、ハードウェアが簡単化できるという効果が
ある。
第１図はこの発明のビット同期方式を用いたピンポン伝
送装置受信部の一実施例を示すブロック図、第２図（ａ
）、 （ｂ）は送信側孤立パルスとそれに対応する受
信側の、／Ｔ等化された孤立パルス波形の一例を示す図
、第３図はトレーニングデータの送信波形の一例を示す
図である。 ４・・・・・・クロック発生回路、５・・・・・・実時
間処理回路、６・・・・・・演算・制御回路、８・・・
・・・演算手段。 代理人 大音 増雄（ほか２名） 第１図 第３図 手続補正書（自治 昭和６１年１ 月１３ 日
送装置受信部の一実施例を示すブロック図、第２図（ａ
）、 （ｂ）は送信側孤立パルスとそれに対応する受
信側の、／Ｔ等化された孤立パルス波形の一例を示す図
、第３図はトレーニングデータの送信波形の一例を示す
図である。 ４・・・・・・クロック発生回路、５・・・・・・実時
間処理回路、６・・・・・・演算・制御回路、８・・・
・・・演算手段。 代理人 大音 増雄（ほか２名） 第１図 第３図 手続補正書（自治 昭和６１年１ 月１３ 日
Claims (2)
- （１）受信された波形情報にもとづき受信クロックの同
期を確立するとともに、孤立パルスが周期的に送受信さ
れるトレーニングモードを経て通常の通信モードに移行
するピンポン伝送装置において、演算手段を備え、この
演算手段により、上記トレーニングモード時に周期的に
受信される孤立パルス波形を相加平均して雑音を排除し
た孤立パルス波形を求め、通信モード時においては、各
受信周期の先頭のパルス波形を上記トレーニングモード
時に求めた孤立パルス波形と比較して位相ずれを求め、
この位相ずれ量に応じて受信クロックの位相を修正する
ようにしたことを特徴とするピンポン伝送装置のビット
同期方式。 - （２）受信された波形情報にもとづき受信クロックの同
期を確立するとともに、孤立パルスが周期的に送受信さ
れるトレーニングモードを経て通常の通信モードに移行
するピンポン伝送装置において、演算手段を備え、この
演算手段により、上記トレーニングモード時に周期的に
受信される孤立パルス波形を相加平均して雑音を排除し
た孤立パルス波形を求め、通信モード時においては、各
受信周期の先頭のパルス波形を上記トレーニングモード
時に求めた孤立パルス波形と比較して位相ずれを求め、
受信クロックの位相を修正するようにするとともに、上
記各受信周期の先頭のパルスの波形情報から受信クロッ
クの位相ずれを求める演算処理を、主として受信周期の
休止期間中に行い、受信クロックの位相修正は次の受信
周期の受信クロックに適用することを特徴とするピンポ
ン伝送装置のビット同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60127363A JPS61285840A (ja) | 1985-06-12 | 1985-06-12 | ピンポン伝送装置のビツト同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60127363A JPS61285840A (ja) | 1985-06-12 | 1985-06-12 | ピンポン伝送装置のビツト同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61285840A true JPS61285840A (ja) | 1986-12-16 |
Family
ID=14958106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60127363A Pending JPS61285840A (ja) | 1985-06-12 | 1985-06-12 | ピンポン伝送装置のビツト同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11553462B2 (en) * | 2019-10-14 | 2023-01-10 | Volkswagen Aktiengesellschaft | Wireless communication device and corresponding apparatus, method and computer program |
-
1985
- 1985-06-12 JP JP60127363A patent/JPS61285840A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11553462B2 (en) * | 2019-10-14 | 2023-01-10 | Volkswagen Aktiengesellschaft | Wireless communication device and corresponding apparatus, method and computer program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7099421B2 (en) | Synchronization signal detector and method | |
| US20050226350A1 (en) | Synchronous detector with high accuracy in detecting synchronization and a method therefor | |
| JPH06216655A (ja) | 復調回路 | |
| JPH0964857A (ja) | 最大相関値タイミング推定回路及び受信装置 | |
| WO1995001035A1 (fr) | Equipement de radiocommunications numeriques | |
| JPH06205062A (ja) | 遅延検波回路 | |
| JPS61285840A (ja) | ピンポン伝送装置のビツト同期方式 | |
| JP3980486B2 (ja) | 周波数オフセット推定器 | |
| US7130360B2 (en) | Apparatus and method for receiving digital signal | |
| US7050389B2 (en) | DC-offset eliminating method and receiving circuit | |
| JPH11308282A (ja) | フィールドバス伝送信号のジッタ補正回路 | |
| JPH08331114A (ja) | 相関ピーク判定回路 | |
| JP3268320B2 (ja) | Ｓｎ比判定回路 | |
| JP2003512744A (ja) | バースト的に生じる妨害を伴う伝送チャネルを介してディジタルデータを伝送する方法 | |
| JP3447883B2 (ja) | 同期装置 | |
| JPH0548592A (ja) | タイミング抽出回路 | |
| JP3892855B2 (ja) | 受信装置および周波数ドリフト低減回路 | |
| JP4918882B2 (ja) | デジタル変調信号のシンボル判定装置及びシンボル判定方法ならびにプログラム | |
| JP2528133B2 (ja) | 双方向デジタル伝送システム | |
| JPH05211526A (ja) | ベースバンド信号の直流中心レベル自動補正回路 | |
| JPH0787075A (ja) | デジタル無線通信の同期方法 | |
| JP2801171B2 (ja) | クロック信号同期回路 | |
| JPH0846653A (ja) | 周波数制御装置 | |
| JPH03184437A (ja) | タイミング再生回路 | |
| JPS5989058A (ja) | 受信機 |