JPS61284875A - Waveform shaping circuit - Google Patents

Waveform shaping circuit

Info

Publication number
JPS61284875A
JPS61284875A JP12664985A JP12664985A JPS61284875A JP S61284875 A JPS61284875 A JP S61284875A JP 12664985 A JP12664985 A JP 12664985A JP 12664985 A JP12664985 A JP 12664985A JP S61284875 A JPS61284875 A JP S61284875A
Authority
JP
Japan
Prior art keywords
signal
circuit
analog
digital
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12664985A
Other languages
Japanese (ja)
Inventor
Takao Suzuki
隆夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12664985A priority Critical patent/JPS61284875A/en
Publication of JPS61284875A publication Critical patent/JPS61284875A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To eliminate noise, and to improve the accuracy in case of a signal processing by converting a signal which is inputted as an analog signal, to a digital signal, and executing the signal processing. CONSTITUTION:A Y signal which is separated by a separating circuit 17 from a video input signal which is inputted from a line 16 is converted to a digital signal by an analog/digital converting circuit 18. This digital signal is inputted to a delaying circuit 19, for instance, it is delayed by one clock, and inputted to a comparing circuit 20. On the other hand, to the comparing circuit 20, a signal from the A/D converting circuit is also inputted. The comparing circuit 20 leads out a signal corresponding to a difference of levels of each input signal, and this signal is superposed onto a signal from said delaying circuit, and converted to an analog signal. At the time of the superposition, a variation of the signal from the delaying circuit is emphasized. Accordingly, the waveform shaping whose variation is emphasized can be executed to the digital signal, therefore, the signal processing accuracy of the waveform shaping can be improved remarkably.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば映像信号を記録または再生する装置
において、映像の輪郭を強調処理する波形整形回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a waveform shaping circuit for emphasizing the outline of a video in, for example, an apparatus for recording or reproducing video signals.

背景技術 第2図は先行技術のいわゆるビデオエンハンサのブロッ
ク図である。映像入力信号は、ライン!1を介して直列
に接続された遅延線路2,3に、順次与えられる。遅延
線路2.3は、ライン4によって接続される。遅延線路
3の出力端は、ライン5を介して加算器6に接続され、
ライン1はライン7を介して加算器6に接続される。
BACKGROUND ART FIG. 2 is a block diagram of a prior art so-called video enhancer. The video input signal is line! 1 to delay lines 2 and 3 connected in series. Delay line 2.3 is connected by line 4. The output end of the delay line 3 is connected via a line 5 to an adder 6,
Line 1 is connected via line 7 to adder 6.

加算器6の出力は、差動増幅器8の反転入力端子に与え
られ、差動増幅器8の非反転入力端子には、遅延線路2
の出力が与えられる。一方、遅延線路2の出力は、ライ
ン9を介して加算器10に入力される。加算器10には
、差動増幅器8の出力が与えられる。加算器10からは
、輪郭が強調された映像出力信号が得られる。各遅延線
路2゜3は、それぞれ共通な遅延時間Δtを有する。
The output of the adder 6 is given to the inverting input terminal of the differential amplifier 8, and the non-inverting input terminal of the differential amplifier 8 is connected to the delay line 2.
The output of is given. On the other hand, the output of delay line 2 is input to adder 10 via line 9. The output of the differential amplifier 8 is applied to the adder 10 . A video output signal with enhanced contours is obtained from the adder 10. Each delay line 2.degree. 3 has a common delay time .DELTA.t.

第3図は第2図示のビデオエンハンサの動作を説明する
波形図である。第2図および第3図を参照して、ライン
1を介して第3図(1)で示すように与えられる映像入
力信号は、遅延線路2,3を介して、第3図(2)およ
び第3図(3)で示すように、Δtの遅延を与えられ、
ライン!1の新たな映像信号と加算器6で加1に、され
る、加算器6は、ライン5からの遅延映像信号と、フィ
ン1,7からの新たな映像信号との相加平均を取るよう
な加算処理を行なう。
FIG. 3 is a waveform diagram illustrating the operation of the video enhancer shown in FIG. Referring to FIGS. 2 and 3, the video input signal given as shown in FIG. 3 (1) via line 1 is transmitted via delay lines 2 and 3 as shown in FIG. As shown in FIG. 3 (3), given a delay of Δt,
line! The adder 6 takes the arithmetic mean of the delayed video signal from line 5 and the new video signals from fins 1 and 7. Performs addition processing.

第3図(4)に示すような加算器6からの出力と、第3
図(2)に示す遅延Δtを与えられた映像信号とが、差
動増幅器8によってその差を強調される。
The output from the adder 6 as shown in FIG. 3 (4) and the third
The difference between the video signal given the delay Δt shown in FIG. 2 and the differential amplifier 8 is emphasized.

第3図(5)に示す差動増幅器8の出力は、加算器10
に与えられる。加算n10では、遅延Δtを与えられた
ライン9を介する信号と、差動増幅器8からの信号との
加算動作を行なう、加算n10からの出力は、第3図(
6)に示すようにプリシュート波形98%お上びオーバ
シュート波形O3が付され、輪郭が強調された映像出力
信号となる。
The output of the differential amplifier 8 shown in FIG.
given to. In the addition n10, the signal via the line 9 given the delay Δt and the signal from the differential amplifier 8 are added together.The output from the addition n10 is as shown in FIG.
As shown in 6), a 98% preshoot waveform and an overshoot waveform O3 are added, resulting in a video output signal with an enhanced outline.

発明が解決しようとする問題点 このようなビデオエンハンサでは、処理される信号がア
ナログ信号であり、輪郭強調を行なおうとするとノイズ
も増大され、表示映像が見にくくなってしまうなど、信
号処理において精度の向上に限界があった。
Problems to be Solved by the Invention In such a video enhancer, the signals to be processed are analog signals, and when edge enhancement is attempted, noise increases, making the displayed image difficult to see. There were limits to the improvement of

したがって本発明の目的は、上述の問題点を解決し、信
号処理における精度が格段に向上された波形整形回路を
提供することである。
Therefore, an object of the present invention is to solve the above-mentioned problems and provide a waveform shaping circuit with significantly improved accuracy in signal processing.

問題点を解決するための手段 本発明は、アナログ信号をデジタル信号に変換する回路
と、 前記アナログ/デジタル変換回路からのデジタル信号が
予め定められる!!様で遅延される遅延回路と、 前記アナログ/デジタル変換回路からの信号と、遅延回
路からの信号とを比較し、各信号のレベルの差に対応し
た信号を導出する比較回路と、比較回路からの信号と、
遅延回路からの信号とが重畳された信号をアナログ信号
に変換する回路とを含むことを特徴とする波形整形回路
である。
Means for Solving the Problems The present invention includes a circuit for converting an analog signal into a digital signal, and a digital signal from the analog/digital conversion circuit is predetermined! ! a comparison circuit that compares the signal from the analog/digital conversion circuit with the signal from the delay circuit and derives a signal corresponding to the difference in level of each signal; signal and
The waveform shaping circuit is characterized in that it includes a circuit that converts a signal on which a signal from a delay circuit is superimposed into an analog signal.

作  用 アナログ信号を、アナログ/デジタル変換回路でデジタ
ル信号に変換する。このデジタル信号は予め定められる
態様で遅延される遅延回路に与えられ、遅延回路からの
出力は、比較回路の一方入力側に与えられる。比較回路
の他方入力側には、アナログ/デクタル変換回路からの
新たな信号が入力される。比較回路は、各入力信号のレ
ベルの差に対応した信号を導出し、この信号と前記遅延
回路からの信号とが重畳され、アナログ信号に変換され
る。前記重畳時において、遅延回路からの信号の変化が
強llI@れる。したがってデジタル信号に対して、変
化が強調される波形整形を行なうことができるので、波
形整形の信号処理精度を格段に向上できる。
The working analog signal is converted into a digital signal by an analog/digital conversion circuit. This digital signal is applied to a delay circuit that is delayed in a predetermined manner, and the output from the delay circuit is applied to one input side of the comparison circuit. A new signal from the analog/digital conversion circuit is input to the other input side of the comparison circuit. The comparison circuit derives a signal corresponding to the difference in level of each input signal, and this signal and the signal from the delay circuit are superimposed and converted into an analog signal. At the time of the superimposition, the change in the signal from the delay circuit becomes stronger. Therefore, it is possible to perform waveform shaping that emphasizes changes in the digital signal, thereby significantly improving the signal processing accuracy of waveform shaping.

実施例 第1図は本発明の一実施例の波形整形回路であるいわゆ
るビデオエンハンサ15のブロック図である。ライン1
6から入力される映像入力信号は、いわゆる輝度信号/
色信号分離(Y/C分離)回路17多こよって、輝度信
号(以下Y信号と略称する)と、色信号 (以下C信号
と略称する)とに分離される。得られたY信号はアナロ
グ信号であり、アナログ/デフタル(以下A/Dと略称
する)変換回路18によって、デジタル信号に変換され
る。
Embodiment FIG. 1 is a block diagram of a so-called video enhancer 15 which is a waveform shaping circuit according to an embodiment of the present invention. line 1
The video input signal input from 6 is a so-called brightness signal/
The color signal separation (Y/C separation) circuit 17 separates the signal into a luminance signal (hereinafter abbreviated as Y signal) and a color signal (hereinafter abbreviated as C signal). The obtained Y signal is an analog signal, and is converted into a digital signal by an analog/defal (hereinafter abbreviated as A/D) conversion circuit 18.

得られたデジタル信号を nビットの信号とすると、各
時点のデジタル信号は、ビットA0〜An−1から成る
Assuming that the obtained digital signal is an n-bit signal, the digital signal at each point in time consists of bits A0 to An-1.

このデジタル信号は、たとえばシフトレジスタなどによ
って実現される遅延回路19に入力され、たとえば1ク
ロツクだけ遅延される。ここに言う1クロツクは、たと
えば表示映像における1画素(ドッ′ト)に対応する。
This digital signal is input to a delay circuit 19 implemented, for example, by a shift register, and is delayed by, for example, one clock. One clock here corresponds to, for example, one pixel (dot) in a displayed image.

遅延されて得られたデジタル信号はやはりnビットであ
りビットB0〜Bn−。
The digital signal obtained after being delayed also has n bits, bits B0 to Bn-.

を有する。この遅延されたデジタル信号は、比較回路2
0に入力される。一方、比較回路20には、A/D変換
回路18からの信号も入力される。
has. This delayed digital signal is sent to the comparator circuit 2.
It is input to 0. On the other hand, a signal from the A/D conversion circuit 18 is also input to the comparison circuit 20 .

比較回路20では、各入力信号の最上位ビット(MSB
)から、ビット内容の比較処理を行ない、各入力信号の
各クロックにおける信号のレベルの比較を行なう、ここ
でA/Dgi換回路18からの出力の全体のレベルをA
とし、遅延回路19からの出力の全体のレベルをBとす
る。比較回路20において、 A=B                      
   ・・・(1)であれば、映像入力信号において濃
淡の変化がないことになる。
In the comparator circuit 20, the most significant bit (MSB) of each input signal
), the bit contents are compared and the signal levels at each clock of each input signal are compared.Here, the overall level of the output from the A/Dgi conversion circuit 18 is
Assume that the overall level of the output from the delay circuit 19 is B. In the comparison circuit 20, A=B
...(1) means that there is no change in density in the video input signal.

A>B                、(2)のと
き、映像入力信号は濃映像から淡映像へ切換わっでおり
、 A<B                ・・・(3)
の場合、映像入力信号は淡映像から濃映像へ切換わっで
いることになる。
When A>B, (2), the video input signal is switching from a dark video to a light video, and A<B...(3)
In this case, the video input signal is switched from a light video to a dark video.

比較回路20は、第2式の状態を検出したとき、プリシ
ュートパルスを出力し、第3式の状態を検出したときに
、オーパンエートパルスを出力する。
The comparator circuit 20 outputs a preshoot pulse when detecting the state of the second equation, and outputs an openate pulse when detecting the state of the third equation.

ここでプリシュートパルスは、映像信号をいわゆるプリ
シュート波形とし、オーバシューパルスは、映像信号を
オーバシュート波形とするような信号である。このよう
な比較回路20の出力は、たとえばORデートなどよっ
て実現される加算回路21の一方入力側に与えられる。
Here, the preshoot pulse is a signal that causes the video signal to have a so-called preshoot waveform, and the overshoe pulse is a signal that causes the video signal to have an overshoot waveform. The output of such a comparison circuit 20 is applied to one input side of an addition circuit 21 implemented by, for example, OR dating.

加算回路21の他方入力側には、遅延回路19からの信
号が与えられる。加算回路21は、各入力信号の各ビッ
トに関して論理和を取り、遅延回路19からの信号の各
ビットB0〜Bn−1をすべてrHJにし、第2式が成
立するときには、映像信号にまずオーバシュート次にプ
リシュートがかかるようにする。第3式が成立するとき
には、映像信号にまずプリシュート次にオーバシュート
を付すようにする。
A signal from the delay circuit 19 is applied to the other input side of the adder circuit 21 . The adder circuit 21 performs a logical sum on each bit of each input signal, and sets all bits B0 to Bn-1 of the signal from the delay circuit 19 to rHJ. When the second equation holds, the video signal first has an overshoot. Next, apply preshoot. When the third formula holds true, first a preshoot and then an overshoot are applied to the video signal.

加算回路21からの出力は、デジタル/アナログ(以下
D/Aと略称する)変換回路22に入力される。D/A
変挽変時回路22力は、アナログのY信号となる。この
得られたY信号では、信号の立上がり時には、プリシュ
ートに続いてオーバシュートが付され、立下がり時には
オーバシュートに続いてプリシュートが付される。すな
わち、信号の輪郭が強11fされることになる。
The output from the adder circuit 21 is input to a digital/analog (hereinafter abbreviated as D/A) conversion circuit 22 . D/A
The output of the time changing circuit 22 becomes an analog Y signal. In the obtained Y signal, a preshoot is added followed by an overshoot when the signal rises, and a preshoot is added following the overshoot when the signal falls. In other words, the contour of the signal is strengthened 11f.

以上のように本実施例においては、映像信号の輪郭を強
調する信号処理において、デジタル回路を用いて行なう
ようにした。したがって信号処理において精度が格段に
向上されるとともに、処理速度も格段に向上される。
As described above, in this embodiment, digital circuits are used to perform signal processing that emphasizes the outline of a video signal. Therefore, accuracy in signal processing is significantly improved, and processing speed is also significantly improved.

効  果 以上のように本発明に従えば、入力されるアナログ信号
がデジタル信号に変換され、このアナログ/デジタル変
換回路からのデジタル信号が、予め定められる態様で遅
延される遅延回路に入力される。アナログ/デジタル変
換回路からの信号と、遅延回路からの信号とは、比較回
路に入力され、比較回路では各入力信号のレベルの差に
対応した信号を導出する。比較回路からの信号と、遅延
回路からの信号とが重畳されアナログ信号に変換される
。このようにしてアナログ信号として入力される信号を
デジタル信号に変換し、信号処理を行なうようにしたの
で、ノイズなどを除去することができ、信号処理におけ
る精度を向上することができた。
Effects According to the present invention as described above, an input analog signal is converted into a digital signal, and the digital signal from this analog/digital conversion circuit is input to a delay circuit where it is delayed in a predetermined manner. . The signal from the analog/digital conversion circuit and the signal from the delay circuit are input to a comparison circuit, and the comparison circuit derives a signal corresponding to the difference in level of each input signal. The signal from the comparison circuit and the signal from the delay circuit are superimposed and converted into an analog signal. Since the signal input as an analog signal is converted into a digital signal and signal processing is performed in this way, noise and the like can be removed and accuracy in signal processing can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のビデオエンハンサ15のブ
ロック図、第2図は先行技術のビデオエンハンサのブロ
ック図、第3図は第2図示のビデオエンハンサの動作を
説明する波形図である。
FIG. 1 is a block diagram of a video enhancer 15 according to an embodiment of the present invention, FIG. 2 is a block diagram of a prior art video enhancer, and FIG. 3 is a waveform diagram illustrating the operation of the video enhancer shown in FIG. .

Claims (1)

【特許請求の範囲】 アナログ信号をデジタル信号に変換する回路と、前記ア
ナログ/デジタル変換回路からのデジタル信号が予め定
められる態様で遅延される遅延回路と、 前記アナログ/デジタル変換回路からの信号と、遅延回
路からの信号とを比較し、各信号のレベルの差に対応し
た信号を導出する比較回路と、比較回路からの信号と、
遅延回路からの信号とが重畳された信号をアナログ信号
に変換する回路とを含むことを特徴とする波形整形回路
[Scope of Claims] A circuit that converts an analog signal into a digital signal, a delay circuit that delays the digital signal from the analog/digital conversion circuit in a predetermined manner, and a signal from the analog/digital conversion circuit. , a comparison circuit that compares the signal from the delay circuit and derives a signal corresponding to the difference in level of each signal, and the signal from the comparison circuit;
A waveform shaping circuit comprising: a circuit that converts a signal superimposed with a signal from a delay circuit into an analog signal.
JP12664985A 1985-06-11 1985-06-11 Waveform shaping circuit Pending JPS61284875A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12664985A JPS61284875A (en) 1985-06-11 1985-06-11 Waveform shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12664985A JPS61284875A (en) 1985-06-11 1985-06-11 Waveform shaping circuit

Publications (1)

Publication Number Publication Date
JPS61284875A true JPS61284875A (en) 1986-12-15

Family

ID=14940430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12664985A Pending JPS61284875A (en) 1985-06-11 1985-06-11 Waveform shaping circuit

Country Status (1)

Country Link
JP (1) JPS61284875A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500090B1 (en) * 2001-02-20 2005-07-11 티아크 가부시키가이샤 Circuit and method for processing signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500090B1 (en) * 2001-02-20 2005-07-11 티아크 가부시키가이샤 Circuit and method for processing signal

Similar Documents

Publication Publication Date Title
JPS61284875A (en) Waveform shaping circuit
JPS6063589A (en) Data processor
JPS5851684A (en) Video signal synthesizing system
JPS63314988A (en) Video rate color extracting device
JPH0632449B2 (en) Y / C separation circuit
JPH0552709B2 (en)
JPH0410773A (en) Outline emphasizing circuit
JP2899001B2 (en) Digital signal processing method
JPS6365778A (en) Picture identification system
JP2625778B2 (en) Image signal correction device
JPH05191226A (en) Spike noise elimination circuit
JPH05145422A (en) Pulse modulation system and d/a converter
JPH0646294A (en) Contour correction device
JP2984606B2 (en) 3-input addition / subtraction circuit
KR0139783B1 (en) Contour correction method and apparatus of digital video signal
JP2725286B2 (en) Facsimile signal processing circuit
JPH07282380A (en) Digital signal smoothing processor
JPH0225223B2 (en)
JPH06253325A (en) Chrominace signal contour correcting device
JPS58139282A (en) Detecting system of picture position
JPH01117420A (en) Phase comparator
JPH11122510A (en) Contour correction circuit for video signal
JPH02165794A (en) Video signal separator
JPH0448872A (en) Thinning out circuit for digital gradation
JP2002218493A (en) Contour correction circuit and method