JPS61284114A - Composite switch element - Google Patents

Composite switch element

Info

Publication number
JPS61284114A
JPS61284114A JP60125724A JP12572485A JPS61284114A JP S61284114 A JPS61284114 A JP S61284114A JP 60125724 A JP60125724 A JP 60125724A JP 12572485 A JP12572485 A JP 12572485A JP S61284114 A JPS61284114 A JP S61284114A
Authority
JP
Japan
Prior art keywords
bipolar transistor
capacitor
current
fet
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60125724A
Other languages
Japanese (ja)
Inventor
Hiroki Fujiwara
広樹 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP60125724A priority Critical patent/JPS61284114A/en
Publication of JPS61284114A publication Critical patent/JPS61284114A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To prevent erroneous on-operation just after turn-off by providing a discharge circuit between a base and a collector of a bipolar transistor (TR) in an element composing of a series connection of the bipolar TR and an FET. CONSTITUTION:A drain of the FET is connected in series with the emitter of the bipolar TR 1. A discharge composite of a capacitor 7, a diode 8 and a resistor 9 is connected between the collector and base of the TR 1 of the composite switch element circuit. In the circuit constitution, the FET 2 starts being turned off at first and then the commutation of the emitter current TR 1 is finished in a Zener diode 3. The voltage across the capacitor 7 is discharged up to nearly zero V by the resistor 9 at this point of time and when the TR 1 starts turning off after that time, the capacitor 7 starts flowing a current. It is possible to reduce the rate of change in the current flowing to an inductance 6 by using the current flowing to the capacitor 7 so as to reduce the voltage generated in the inductance 6 thereby preventing erroneous on-operation.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バイポーラトランジスタとFET (電界効
果トランジスタ)など2種類以上の半導体素子を組合せ
て、単体使用時に対して性能向上を図った複合形スイッ
チ素子に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention is a composite type that combines two or more types of semiconductor elements such as bipolar transistors and FETs (field effect transistors) to improve performance compared to when used alone. Related to switch elements.

〔従来の技術〕[Conventional technology]

一般にエミッタオープンスイッチとよばれているもので
、第3図に示すようにバイポーラトランジスタ1とその
エミッタ側にFET2を直列接続した複合形スイッチ素
子は知られている。
This is generally called an emitter open switch, and as shown in FIG. 3, a composite type switch element is known in which a bipolar transistor 1 and an FET 2 are connected in series to the emitter side of the bipolar transistor 1.

この回路では、バイポーラトランジスタ1のベースとF
ET2のソース間に電流制限抵抗4と直流電源5との直
列回路を設け、該直列回路に対して、ツェナーダイオー
ド3を並列接続している。
In this circuit, the base of bipolar transistor 1 and F
A series circuit of a current limiting resistor 4 and a DC power supply 5 is provided between the sources of the ET 2, and a Zener diode 3 is connected in parallel to the series circuit.

この複合形素子のバイポーラトランジスタ1のしゃ断は
、同バイポーラトランジスタ1のエミッタ側に直列接続
されたFET2をしゃ断させることによって行われる。
The bipolar transistor 1 of this composite element is cut off by cutting off the FET 2 connected in series to the emitter side of the bipolar transistor 1.

FET2をしゃ断させるとバイポーラトランジスタ1の
コレクターエミッタを流れていた負荷電流はバイポーラ
トランジスタ1のコレクターベース間に全部転流する。
When FET2 is cut off, the load current flowing through the collector-emitter of bipolar transistor 1 is entirely commutated between the collector and base of bipolar transistor 1.

この電流は、バイポーラトランジスタ1の通常の用い方
における逆バイアス電流と同じ作用となり、バイポーラ
トランジスタ1には極めて大きな値の逆バイアスベース
電流を供給した場合と同様の動作となり、バイポーラト
ランジスタ1は極めて短い時間でターンオフできる。
This current has the same effect as the reverse bias current in the normal use of bipolar transistor 1, and the behavior is the same as when an extremely large reverse bias base current is supplied to bipolar transistor 1, and bipolar transistor 1 has an extremely short You can turn off in time.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところが、前記第3図に示すような複合形スイッチ素子
では第4図に示すように、ツェナーダイオード3の経路
には配線などによるインダクタンス6が存在し、このイ
ンダクタンスの存在がこの複合形スイッチ素子の特にタ
ーンオフ動作に悪影響を与える。
However, in the composite switch element as shown in FIG. 3, as shown in FIG. In particular, it adversely affects turn-off operation.

第5図は第3図回路の動作説明図であるが、この第5図
において、時間t1においてFET2がターンオフし始
め、時間t2においてバイポーラトランジスタ1のエミ
ッタ電流(図中iE)はツェナーダイオード3に転流を
完了する。
FIG. 5 is an explanatory diagram of the operation of the circuit shown in FIG. Complete the commutation.

時間t3において、バイポーラトランジスタ1はターン
オフし始め、コレクタ電流(図中iC)は、急峻に減少
を始める。この期間においては、コレクタ電流がバイポ
ーラトランジスタ1のコレクタ〜ベース〜ツェナーダイ
オード3〜インダクタンス6を通って流れているので、
ツェナーダイオード3とインダクタンス6の電流も急峻
に減少する。(t3〜t4の期間) t3〜t4の期間における電流の変化によって、インダ
クタンス6は下式の電圧を発生する。
At time t3, bipolar transistor 1 begins to turn off, and the collector current (iC in the figure) begins to decrease sharply. During this period, the collector current flows from the collector to the base of the bipolar transistor 1 to the Zener diode 3 to the inductance 6, so
The currents in Zener diode 3 and inductance 6 also decrease sharply. (Period from t3 to t4) Due to the change in current during the period from t3 to t4, the inductance 6 generates a voltage expressed by the following formula.

V e = Il diz /dt 12:6のインダクタンス値 diz /dt: t 3〜t 4の期間におけるイン
ダクタンス6の電流の変化率 インダクタンス6の電圧が極めて大きい場合には、この
電圧に伴なう電流がインダクタンス6〜FET2の内蔵
ダイオ−ドルバイポーラトランジスタ1のエミッタ、ベ
ース−ツェナーダイオード3の経路で流れる。
V e = Il diz /dt 12:6 inductance value diz /dt: Rate of change of current in inductance 6 during period t 3 to t 4 If the voltage of inductance 6 is extremely large, the current accompanying this voltage flows through the path from the inductance 6 to the emitter and base of the built-in diode bipolar transistor 1 of the FET 2 and the Zener diode 3.

この結果、t3〜t4の期間中は、FET2のドレイン
、ソース間は低い値となる。これは、FET2が導通し
ているのと同じことになり、バイポーラトランジスタ1
のベース電位が低くなり、直流電源5〜電流制限抵抗4
の回路が電流を流そうとするが、t3〜t4の期間中は
インダクタンス6の発生する電圧によってバイポーラト
ランジスタ1にはエミッタからベース方向に電流が流れ
ている。したがって、直流電源5〜電流制限抵抗4〜ツ
エナーダイオード3の経路で電流が流れる。
As a result, during the period from t3 to t4, the value between the drain and source of FET2 is low. This is the same as FET2 being conductive, and bipolar transistor 1
The base potential of becomes low, and the DC power supply 5 to current limiting resistor 4
However, during the period from t3 to t4, the current flows from the emitter to the base of the bipolar transistor 1 due to the voltage generated by the inductance 6. Therefore, a current flows through the path from the DC power supply 5 to the current limiting resistor 4 to the Zener diode 3.

ここまでの動作には問題はない。時間t4において、F
ET2のドレイン、ソース間電圧が瞬時に立ち上がるこ
とができないために、次のような問題へと発展する。
There are no problems with the operation up to this point. At time t4, F
Since the voltage between the drain and source of ET2 cannot rise instantaneously, the following problem develops.

いかにFETといえども瞬間に電圧阻止能力を回復する
ことはできない。FET2のドレイン、ソース間電圧が
立ち上がる期間t4において、インダクタンス6の電流
がすでに零となっているために、直流電源5〜電流制限
抵抗4〜バイポーラトランジスタ1のベース、エミッタ
〜FE72の経路で、バイポーラトランジスタlに再び
、順方向ベース電流が供給される。この結果、複合形ス
イッチ素子は、一旦、ターンオフを完了した後に再度、
誤オンし、大きな損失を一発生することになる。
No matter how FET it is, it cannot instantly restore its voltage blocking ability. During the period t4 when the voltage between the drain and source of FET2 rises, the current in the inductance 6 has already become zero, so the bipolar Transistor l is again supplied with forward base current. As a result, the composite switch element once turns off and then turns off again.
It will turn on by mistake and cause a big loss.

本発明の目的は前記従来例の不都合を解消し、ターンオ
フ直後の誤オン動作を防止して良好なスイッチング動作
が得られる複合形スイッチ素子を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a composite switching element which eliminates the disadvantages of the conventional example, prevents erroneous on-operation immediately after turn-off, and provides good switching operation.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は前記目的を達成するため、バイポーラトランジ
スタにFETを直列接続して、このFETのオンオフに
よってバイポーラトランジスタをオンオフさせるように
した複合形スイッチ素子において、前記バイポーラトラ
ンジスタのベース。
In order to achieve the above object, the present invention provides a composite switching element in which a FET is connected in series with a bipolar transistor, and the bipolar transistor is turned on and off by turning on and off the FET.

コレクタ間にコンデンサ、ダイオード、抵抗による放電
回路を設けたことを要旨とするものである。
The gist is that a discharge circuit using a capacitor, diode, and resistor is provided between the collectors.

〔作用〕[Effect]

本発明によれば、複合形スイッチ素子のターンオフ直後
の誤オン動作の原因がツェナーダイオードの配線などに
よるインダクタンスの発生する電圧であることに着目し
、この電圧を低減するために、この経路に流れる電流の
変化率を低減させることができる。
According to the present invention, focusing on the fact that the cause of erroneous on operation immediately after turn-off of a composite switch element is the voltage generated by inductance due to the wiring of a Zener diode, etc., in order to reduce this voltage, the voltage flows through this path. The rate of change of current can be reduced.

〔実施例〕 以下、図面について本発明の実施例を詳細に説明する。〔Example〕 Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の複合形スイッチ素子の1実施例を示す
回路図で、前記従来例を示す第3図の回路と同一構成要
素には同一参照番号を付したものである。
FIG. 1 is a circuit diagram showing one embodiment of the composite switch element of the present invention, in which the same components as in the circuit of FIG. 3 showing the conventional example are given the same reference numerals.

すなわち、バイポーラトランジスタ1のエミッタ側にF
ET2のドレインを直列に接続し、該バイポーラトラン
ジスタ1のベースとFET2のソース間に電流制限抵抗
4と直流電源5との直列回路を設け、この直列回路にツ
ェナーダイオード3を並列接続した点は第3図の従来回
路と同様である。
In other words, F is placed on the emitter side of bipolar transistor 1.
The drains of ET2 are connected in series, a series circuit of a current limiting resistor 4 and a DC power source 5 is provided between the base of the bipolar transistor 1 and the source of FET2, and a Zener diode 3 is connected in parallel to this series circuit. This is similar to the conventional circuit shown in FIG.

本発明はかかる複合形スイッチ素子回路に、さらに、バ
イポーラトランジスタ1のコレクタにコンデンサ7の一
方の端子を接続し、バイポーラトランジスタ1のベース
にダイオード8のカソードを接続し、コンデンサ7の他
方の端子とダイオード8のアノード端子を接続し、さら
にコンデンサ7とダイオード8の共通接続点とFET2
のソース端子間に抵抗9を接続した。これら、コンデン
サ7、ダイオード8、抵抗9により構成される回路は、
一種のスナバ回路としての放電動作を行なうものである
The present invention further provides such a composite switch element circuit by connecting one terminal of a capacitor 7 to the collector of the bipolar transistor 1, connecting the cathode of a diode 8 to the base of the bipolar transistor 1, and connecting the other terminal of the capacitor 7 to the base of the bipolar transistor 1. Connect the anode terminal of diode 8, and then connect the common connection point of capacitor 7 and diode 8 to FET 2.
A resistor 9 was connected between the source terminals of. The circuit composed of these capacitor 7, diode 8, and resistor 9 is as follows:
It performs a discharging operation as a kind of snubber circuit.

次に動作について説明すると、第2図はその波形を示す
もので、時間t2の時点では、コンデンサ7の電圧は抵
抗9によって、はぼ零Vにまで放電されており、時間t
2以降でバイポーラトランジスタ1がターンオフし始め
ようとすると、そのコレクタ、ベース間電圧の上昇に伴
いコンデンサ7は電流を流し始める。コンデンサ7に流
れる電流によってインダクタンス6に流れる電流の変化
率を低減することが可能になり、インダクタンス6の発
生する電圧を低減させ、誤オン動作を防止できる。なお
、同図において点線は従来の何らの放電手段が設けられ
ていない場合を示す。
Next, to explain the operation, FIG. 2 shows its waveform. At the time t2, the voltage of the capacitor 7 is discharged to almost zero V by the resistor 9, and at the time t2, the voltage of the capacitor 7 is discharged to almost zero V.
When the bipolar transistor 1 starts to turn off after 2, the capacitor 7 starts to flow current as the voltage between its collector and base increases. The current flowing through the capacitor 7 makes it possible to reduce the rate of change of the current flowing through the inductance 6, thereby reducing the voltage generated by the inductance 6 and preventing erroneous ON operation. In addition, in the same figure, the dotted line indicates the case where no conventional discharge means is provided.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明の複合形スイッチ素子は、バイ
ポーラトランジスタにFETを直列接続して、このFE
7’のオンオフによってバイポーラトランジスタをオン
オフさせるようにした複合形スイッチ素子において、タ
ーンオフ直後の誤オン動作を防止し、その結果、良好な
スイッチング動作が得られるものである。
As described above, the composite switch element of the present invention has an FET connected in series to a bipolar transistor, and the FE
In a composite switching element in which a bipolar transistor is turned on and off by turning on and off 7', an erroneous on operation immediately after turn-off is prevented, and as a result, a good switching operation can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の複合形スイッチ素子の1実施例を示す
回路図、第2図はこの第1図回路の動作波形図、第3図
は従来の複合形スイッチ素子の回路図、第4図はこの第
3図回路での問題点を表した回路図、第5図は第3図回
路の動作波形図である。 1・・・バイポーラトランジスタ 2・・・FET      3・・・ツェナーダイオー
ド4・・・電流制限抵抗  5・・・直流電源6・・・
インダクタンス 7・・・コンデンサ8・・・ダイオー
ド   9・・・抵抗出願人    富士電機株式会社 第1図 第2図 第3図 C 第4図 第5図
FIG. 1 is a circuit diagram showing one embodiment of the composite switch element of the present invention, FIG. 2 is an operating waveform diagram of the circuit shown in FIG. 1, FIG. 3 is a circuit diagram of a conventional composite switch element, and FIG. This figure is a circuit diagram showing problems in the circuit of FIG. 3, and FIG. 5 is an operating waveform diagram of the circuit of FIG. 3. 1... Bipolar transistor 2... FET 3... Zener diode 4... Current limiting resistor 5... DC power supply 6...
Inductance 7... Capacitor 8... Diode 9... Resistance Applicant Fuji Electric Co., Ltd. Figure 1 Figure 2 Figure 3 C Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] バイポーラトランジスタにFETを直列接続して、この
FETのオンオフによってバイポーラトランジスタをオ
ンオフさせるようにした複合形スイッチ素子において、
前記バイポーラトランジスタのベース、コレクタ間にコ
ンデンサ、ダイオード、抵抗による放電回路を設けたこ
とを特徴とする複合形スイッチ素子。
In a composite switching element in which an FET is connected in series with a bipolar transistor, and the bipolar transistor is turned on and off by turning on and off the FET,
A composite switching element characterized in that a discharge circuit including a capacitor, a diode, and a resistor is provided between the base and collector of the bipolar transistor.
JP60125724A 1985-06-10 1985-06-10 Composite switch element Pending JPS61284114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60125724A JPS61284114A (en) 1985-06-10 1985-06-10 Composite switch element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60125724A JPS61284114A (en) 1985-06-10 1985-06-10 Composite switch element

Publications (1)

Publication Number Publication Date
JPS61284114A true JPS61284114A (en) 1986-12-15

Family

ID=14917198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60125724A Pending JPS61284114A (en) 1985-06-10 1985-06-10 Composite switch element

Country Status (1)

Country Link
JP (1) JPS61284114A (en)

Similar Documents

Publication Publication Date Title
US4356416A (en) Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same
US6054890A (en) Electronic switching circuit with reduction of switching transients
EP0181148B1 (en) Semiconductor device
EP0677925B1 (en) Three-terminal insulated-gate power electronic device with a variable-slope saturated output characteristic depending in a discontinuous way on the output current
US4740722A (en) Composite semiconductor device
JPS61112421A (en) Drive circuit of bipolar darlington power transistor
US4701631A (en) Monolithically integrated control circuit for the switching of transistors
JPS61284114A (en) Composite switch element
JP2000350440A (en) Stepdown switching power source circuit
JP3118424B2 (en) Self-excited switching power supply
JPH0260093B2 (en)
JP3242502B2 (en) Drive circuit
JP3155342B2 (en) Inrush current suppression circuit
JPH084122B2 (en) Semiconductor device
JPH0810821B2 (en) Overcurrent protection drive circuit for IGBT
JPS62100164A (en) Composite semiconductor device
JPH0214289Y2 (en)
JPH10233661A (en) Level shift circuit
JPS6269718A (en) Monolithic integrated control circuit
JPS6340314Y2 (en)
JP2805349B2 (en) Switching circuit
JPS61134119A (en) Composite type switching circuit
JPS6387128A (en) Overcurrent protective circuit
JP2911767B2 (en) Switching element drive circuit
JPH1169623A (en) Power supply circuit for gaasfet