JPS61283952A - Data transfer instrument - Google Patents
Data transfer instrumentInfo
- Publication number
- JPS61283952A JPS61283952A JP60125573A JP12557385A JPS61283952A JP S61283952 A JPS61283952 A JP S61283952A JP 60125573 A JP60125573 A JP 60125573A JP 12557385 A JP12557385 A JP 12557385A JP S61283952 A JPS61283952 A JP S61283952A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- transfer
- free space
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は送信側の装置から一定の手順に従って随時最
大値が規定された量のデータを分割しつつ受信側の装置
に設けられたバッファメモリに転送するデータ転送装置
に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention is directed to a buffer memory provided in a receiving device, which divides data of an amount whose maximum value is specified according to a certain procedure from a transmitting device at any time. The present invention relates to a data transfer device for transferring data to a computer.
第3図は従来のデータ転送装置によるデータ転送の概念
を示す図である。以下、図における条件を記述する。FIG. 3 is a diagram showing the concept of data transfer by a conventional data transfer device. The conditions in the figure are described below.
データ転送は装置Aと装置8間で行われる。この図では
装置Aから装置Bへのデータブロックの転送を例にしで
ある。Data transfer takes place between device A and device 8. In this figure, transfer of a data block from device A to device B is taken as an example.
装置Aと装置8間のコマンドとしてはPOLLが相手装
置の状態を確認するコマンドである。As a command between device A and device 8, POLL is a command for checking the status of the other device.
DBn (n=1.2・・・)がデータブロックである
。DBn (n=1.2...) is a data block.
ACK、BUSY、REPRYは相手装置からの応答コ
マンドである。装置Bからのバッファメモリはエンドレ
スに制御される。つまりライトアドレスカウンタWCと
リードアドレスカウンタRCが独立に存在し、ライトア
ドレスカウンタWCはデータ7゛ロツクのデータを1個
ずつ受信される毎にカウントアツプされ、リードアドレ
スカウンタRCはデータ受信の間隙をぬって処理される
毎にカウントアツプされる。バッファメモリのバッファ
サイズをNとし、装置Aへの応答は空き量Eがバッファ
サイズNの半分以上ある時をREADY応答の判定基準
とする。ACK, BUSY, and REPRY are response commands from the partner device. The buffer memory from device B is endlessly controlled. In other words, a write address counter WC and a read address counter RC exist independently, and the write address counter WC is incremented each time 7 blocks of data are received, and the read address counter RC is used to count up data each time a 7-lock data is received. The count is incremented each time it is sewn and processed. The buffer size of the buffer memory is assumed to be N, and the response to device A is determined as a READY response when the free space E is more than half the buffer size N.
次に動作について説明する。初期状態にて装置Aからコ
マンドPOLLを受信すると装置Bは空き量Eがサイズ
N/2以上なのでACK応答をする。すると装置Aはデ
ータブロック送信可能と判断し、最初のデータブロック
D’B1 (データ量N/8)を送信する。装置Bはデ
ータブロックDBIを受信終了した時点でライトアドレ
スカウンタWCはN/8の所にあり、バッファメモリの
空き量Eはサイズ7N/8なのでACK応答を行い、そ
の後、処理動作に入りリードアドレスカウンタRCが順
次進められる。Next, the operation will be explained. When receiving the command POLL from device A in the initial state, device B responds with an ACK because the free space E is greater than or equal to size N/2. Then, device A determines that data block transmission is possible, and transmits the first data block D'B1 (data amount N/8). When device B finishes receiving the data block DBI, the write address counter WC is at N/8, and the free space E in the buffer memory is 7N/8, so it makes an ACK response, and then enters processing operation and writes the read address. Counter RC is incremented sequentially.
装置AはデータブロックDBI送信の応答としてACK
を受信したので、次のデータプロ・ツタDB2 (4N
/8)を送信する。装置BはデータブロックDB2を受
信、バッファメモリの書き込み動作を行いつつ、処理動
作も行う。そして、データブロックDB2の受信終了時
点でライトアドレスカウンタWCは5N/8の所にあり
、リード7ドレスカウンタRCが0.5N/8の所にあ
った場合、バッファメモリの空き量E=サイズ3.5N
/8なのでBUSY応答を行う。このBUSYは装置A
に対しては前に送ったデータブロックの終了時点で空き
量がサイズ4N/8に足りないことを意味する。すると
装置Aは装置fBからACK応答が返るまでコマンドP
OLLを送り、チェックする。図の時間t1がコマンド
POLLに対して”BUSYが返る期間である。Device A sends an ACK in response to the data block DBI transmission.
, the next Data Pro Tsuta DB2 (4N
/8) is sent. Device B receives the data block DB2, performs a writing operation to the buffer memory, and also performs a processing operation. Then, when the write address counter WC is at 5N/8 and the read 7 address counter RC is at 0.5N/8 at the end of reception of data block DB2, the buffer memory free space E=size 3 .5N
/8, so a BUSY response is made. This BUSY is device A
This means that the free space is insufficient for the size 4N/8 at the end of the previously sent data block. Then, device A executes command P until an ACK response is returned from device fB.
Send OLL to check. Time t1 in the figure is the period in which "BUSY" is returned in response to the command POLL.
この時間t1の間、装置Bでは処理動作が進み、バッフ
ァメモリの空き量E=4N/8になった所でACK応答
となる。During this time t1, the processing operation progresses in device B, and when the free space in the buffer memory reaches E=4N/8, an ACK response is issued.
すると、装置Aは次のデータブロックDB3(5N/8
)を送信開始する。装置B側ではライトアドレスカウン
タWCがリードアドレスカウンタRCに重なった時点で
REPRYビットを立て、以後データブロックDB3の
データを受は捨てる。Then, device A stores the next data block DB3 (5N/8
) starts sending. On the device B side, when the write address counter WC overlaps the read address counter RC, the REPRY bit is set, and thereafter the data in the data block DB3 is discarded.
そして、終了時点でREPLYビットがあるので装置A
に対してREPLY応答を行う。そして、ライトアドレ
スカウンタWCを元の位置に戻す。Then, since there is a REPLY bit at the end, device A
A REPLY response is made to the request. Then, the write address counter WC is returned to its original position.
装置AはREPLY応答があった時は前に送ったデータ
ブロックが途中で受は捨てられたものと判断し、再送の
準備に入る。そして、コマンドP’OLLを送りACK
応iであればデータブロックDB3 (5Nン8)の再
送を始める。When device A receives a REPLY response, it determines that the previously sent data block has been discarded midway through, and prepares for retransmission. Then send command P'OLL and ACK
If yes, retransmission of data block DB3 (5N-8) is started.
データブロックDB3が全て受信された時点でバッファ
メモリの空き量E−0,8N/8であるので装置BはB
USY応答をt2の間続ける。When all data blocks DB3 are received, the free space in the buffer memory is E-0,8N/8, so device B
Continue the USY response for t2.
そして、装置BからACK応答があると次のデータブロ
ックDB4 <0.5N/8)を送信開始す机
□〔発明が解決しようとする問題点〕
従来のデータ転送装置は以上のように構成されているの
でデータブロックの再送が発生し、更に短いデータブロ
ックが相手装置側で受信可能な状態にありながらも待ち
時間が発生するなど、送信側装置内での全体処理の効率
を低下さ□せていた。 ゛
この発明は上記のような問題点を解消するためになされ
たもので、不必要なデータの再送。Then, when there is an ACK response from device B, the device starts transmitting the next data block DB4 (<0.5N/8) [Problem to be solved by the invention] The conventional data transfer device is configured as described above. □This reduces the efficiency of the overall processing within the sending device, such as retransmission of data blocks and waiting time even though shorter data blocks are ready to be received by the sending device. was. ``This invention was made to solve the problems mentioned above, such as unnecessary retransmission of data.
待ち時間をなくすことにより、効率的なデータ転送装置
を得ることを目的とする。The purpose is to obtain an efficient data transfer device by eliminating waiting time.
このため、この発明にかかるデータ・転送装置は受信側
のバッファメモリの空き量を検出する空き量検出手段と
、この空き量検出手段によって検出されたバッファメモ
リの空き量の情報にもとづいて当該バッファメモリにデ
ータを転送するか否かを決定する転送データ制御手段と
を設けたことを特徴とするものである。Therefore, the data transfer device according to the present invention includes a free space detection means for detecting the free space of the buffer memory on the receiving side, and a data transfer device that detects the free space in the buffer memory based on the information on the free space in the buffer memory detected by the free space detection means. The present invention is characterized in that it includes a transfer data control means for determining whether or not to transfer data to the memory.
〔作用〕
受信側の装置に設けられた空き量検出手段は受信側のバ
ッファメモリの空き量を検出し、この空き量の情報を受
信側の装置に送る。[Operation] The free space detection means provided in the receiving side device detects the free space in the receiving side buffer memory, and sends information on this free space to the receiving side device.
送信側の装置に設けられた転送データ制御手段は上記空
き量の情報と送るべき情報量とを比較し、前者が後者よ
り大きいとき、受信側の装置に設けられたバッファメモ
リにデータを転送する。The transfer data control means provided in the sending device compares the free space information with the amount of information to be sent, and if the former is larger than the latter, transfers the data to the buffer memory provided in the receiving device. .
以下、図面にもとづいて本発明の一実施例を説明する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.
第1図(A)は本発明にかかるデータ転送装置のブロッ
ク図である。FIG. 1(A) is a block diagram of a data transfer device according to the present invention.
図において、送信側の装置Aには受信側の装置Bに設け
られたバッファメモリIBにデータを転送するためのデ
ータ転送手段IAと、データ転送手段IAのデータを送
る量を制御するための転送データ制御手段2人とが設け
られている。また、受信側の装置Bには送信側の装置A
から送られてくるデータを一時格納するためのバッファ
メモリIBと、このバッファメモリIBのメモリの空き
量Eを検出する空き量検出手段2Bとが設けられている
。上記転送データ制御手段2Aは、転送すべき情報量と
、バッファメモリIBの空き量とを比較し、空き量が情
報を転送するのに十分であるとき、情報を転送するよう
指令する。In the figure, a device A on the sending side includes a data transfer means IA for transferring data to a buffer memory IB provided in a device B on the receiving side, and a transfer means IA for controlling the amount of data sent by the data transfer means IA. Two data control means are provided. Also, the receiving device B has the sending device A.
A buffer memory IB for temporarily storing data sent from the buffer memory IB and a free space detecting means 2B for detecting the free space E of the buffer memory IB are provided. The transfer data control means 2A compares the amount of information to be transferred with the free space in the buffer memory IB, and when the free space is sufficient to transfer the information, issues a command to transfer the information.
次に、上記データ転送装置の動作を転送状態を示す第1
図(B)の説明図を参照しつつ説明する。Next, the operation of the data transfer device is explained by the first section indicating the transfer state.
This will be explained with reference to the explanatory diagram in FIG.
第1図(B)において、初期状態において装置BはPO
LLコマンドを受信すると、バッファメモリの空き量E
を空き量検出手段2Bで計算してACKコマンドにセッ
トする。In FIG. 1(B), in the initial state, device B is
When the LL command is received, the buffer memory free space E
is calculated by the free space detection means 2B and set in the ACK command.
この場合、バッファメモリの空き量EのサイズはNであ
る。すると、装置Aは次のデータブロックDBIはサイ
ズN/8であることは自ら計算しであるので、このデー
タブロックDBIと空き量Eとを比較し、データブロッ
クDBI(N/ 8 )が送信可能であると判断し、送
信を始める。装置BはDBI (N/8)受信終了時点
でバッファの空き量Eを計算してACKコマンドにセッ
トする。In this case, the size of the free space E of the buffer memory is N. Then, since device A calculates by itself that the next data block DBI will be of size N/8, it compares this data block DBI with the free space E and determines that data block DBI (N/8) can be transmitted. It is determined that it is, and the transmission begins. At the end of receiving DBI (N/8), device B calculates the buffer free space E and sets it in the ACK command.
この場合、バッファメモリの空き量Eのサイズは7N/
8である。次にデータブロックDB2 (4N/8)が
送られる。このデータブロックDB2 (4N/8)に
対するACKはサイズ3.5N/8である。すると、装
置Aの転送データ制御手段2Aは次に送信すべきデータ
ブロックDB3はサイズ5N/8であるところから送信
を一時保留するよう指令する。一時保留とはデータブロ
ックDB3 (5N/8)を装置Bが受信可能な状態に
なるのを待つことである。In this case, the size of the buffer memory free space E is 7N/
It is 8. Next, data block DB2 (4N/8) is sent. The ACK for this data block DB2 (4N/8) has a size of 3.5N/8. Then, the transfer data control means 2A of the device A instructs to temporarily suspend the transmission since the data block DB3 to be transmitted next has a size of 5N/8. Temporary hold means waiting until device B becomes ready to receive data block DB3 (5N/8).
これはPOLLコマンドの送出とそれに応答するACK
コマンドの内容のチェックによる。そして、ACKがサ
イズ5N/8以上になった時、データブロックDB3
(5N/8)の送信を開始する。以下、同様の処理とな
る。This is sending a POLL command and ACK in response.
By checking the contents of the command. Then, when the ACK becomes larger than the size 5N/8, data block DB3
Start transmitting (5N/8). The same process will be performed thereafter.
以上の制御を行うための送信側装置Aと受信側装置Bの
制御をフローチャート的に示したのが第2図である。FIG. 2 is a flowchart showing the control of the transmitting side device A and the receiving side device B for carrying out the above control.
本図の説明は第1図の説明と重複するので省′略する。Since the explanation of this figure overlaps with the explanation of FIG. 1, it will be omitted.
なお、上記実施例では受信側装置BからのACKコマン
ドの送信は送信側装置AからのPOLLコマンドあるい
はデータブロックの送信に対して発生するとして説明し
たが、本発明は基本的なデータ転送のプロトコルを制御
するものではなく、あくまでも受信側装置Bの空き量を
送信側装置Aに知らしめることを主旨とするものである
。In the above embodiment, it was explained that the transmission of the ACK command from the receiving device B occurs in response to the transmission of the POLL command or data block from the transmitting device A, but the present invention is based on the basic data transfer protocol. The main purpose of this is not to control the amount of free space in the receiving device B, but to notify the transmitting device A of the free space on the receiving device B.
以上説明したように本発明にかかるデータ転送装置は空
き量検出手段によって検出されたバッファメモリの空き
量と転送すべき情報量とを比較し、この比較結果にもと
づきバッファメモリにデータを転送するか否かを決定す
るようにしたので、受信側の装置の状態に応じてデータ
を転送することが可能となり、データを転送する際や待
ち時間をなくし、効果的なデータ転送装置が得られる。As explained above, the data transfer device according to the present invention compares the free space in the buffer memory detected by the free space detection means with the amount of information to be transferred, and based on the comparison result, transfers data to the buffer memory or not. Since it is determined whether or not the data is transferred, data can be transferred depending on the state of the receiving device, eliminating waiting time when transferring data and providing an effective data transfer device.
第1図(A)は本発明の一実施例を示す全体のブロック
図、第1図(B)はデータ転送の説明図、第2図はデー
タ転送の流れを示すフローチャート図、第3図は従来の
データ転送の説明図である。
IA・・・データ転送手段、IB・・・バッノアメモリ
、2A・・・転送データ制御手段、2B・・・空き量検
出手段。
代理人 大 岩 増 雄(はが2名)=11−FIG. 1(A) is an overall block diagram showing an embodiment of the present invention, FIG. 1(B) is an explanatory diagram of data transfer, FIG. 2 is a flowchart showing the flow of data transfer, and FIG. FIG. 2 is an explanatory diagram of conventional data transfer. IA: Data transfer means, IB: Vanor memory, 2A: Transfer data control means, 2B: Free space detection means. Agent Masuo Oiwa (2 people) = 11-
Claims (1)
された量のデータを分割しつつ受信側の装置に設けられ
たバッファメモリに転送するデータ転送装置において受
信側のバッファメモリの空き量を検出する空き量検出手
段と、この空き量検出手段によって検出されたバッファ
メモリの空き量と転送すべき情報量とを比較し、この比
較結果にもとづき当該バッファメモリにデータを転送す
るか否かを決定する転送データ制御手段とを設けたこと
を特徴とするデータ転送装置。Detects the free space in the buffer memory on the receiving side in a data transfer device that divides the amount of data with a specified maximum value from the sending device according to a certain procedure and transfers it to the buffer memory provided in the receiving device. The buffer memory free space detected by the free space detection means is compared with the amount of information to be transferred, and based on the comparison result, it is determined whether or not to transfer data to the buffer memory. What is claimed is: 1. A data transfer device comprising: transfer data control means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60125573A JPS61283952A (en) | 1985-06-10 | 1985-06-10 | Data transfer instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60125573A JPS61283952A (en) | 1985-06-10 | 1985-06-10 | Data transfer instrument |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61283952A true JPS61283952A (en) | 1986-12-13 |
Family
ID=14913526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60125573A Pending JPS61283952A (en) | 1985-06-10 | 1985-06-10 | Data transfer instrument |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61283952A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6454547A (en) * | 1987-08-25 | 1989-03-02 | Nec Corp | Information processor with program trace function |
JPH0193846A (en) * | 1987-10-05 | 1989-04-12 | Fuji Xerox Co Ltd | Dual port memory controller |
JPH01121963A (en) * | 1987-11-06 | 1989-05-15 | Victor Co Of Japan Ltd | Data transfer control system |
JPH03503690A (en) * | 1988-01-27 | 1991-08-15 | ストレイジ テクノロジー コーポレイション | Tape drive control unit for interconnection between host computer and tape drive and method of operation thereof |
JPH07191935A (en) * | 1993-10-27 | 1995-07-28 | Internatl Business Mach Corp <Ibm> | Data processing system and data transfer method |
US6581141B1 (en) | 1999-05-18 | 2003-06-17 | International Business Machines Corporation | Toggle for split transaction mode of PCI-X bridge buffer |
JP2004530197A (en) * | 2001-03-09 | 2004-09-30 | ソニックス インコーポレイテッド | Communication system and method with non-blocking shared interface |
-
1985
- 1985-06-10 JP JP60125573A patent/JPS61283952A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6454547A (en) * | 1987-08-25 | 1989-03-02 | Nec Corp | Information processor with program trace function |
JPH0193846A (en) * | 1987-10-05 | 1989-04-12 | Fuji Xerox Co Ltd | Dual port memory controller |
JPH01121963A (en) * | 1987-11-06 | 1989-05-15 | Victor Co Of Japan Ltd | Data transfer control system |
JPH03503690A (en) * | 1988-01-27 | 1991-08-15 | ストレイジ テクノロジー コーポレイション | Tape drive control unit for interconnection between host computer and tape drive and method of operation thereof |
JPH07191935A (en) * | 1993-10-27 | 1995-07-28 | Internatl Business Mach Corp <Ibm> | Data processing system and data transfer method |
US6581141B1 (en) | 1999-05-18 | 2003-06-17 | International Business Machines Corporation | Toggle for split transaction mode of PCI-X bridge buffer |
JP2004530197A (en) * | 2001-03-09 | 2004-09-30 | ソニックス インコーポレイテッド | Communication system and method with non-blocking shared interface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
KR100267130B1 (en) | Pci bus system | |
GB2282474A (en) | Buffer memory management for a computer network. | |
JPS61283952A (en) | Data transfer instrument | |
JP2002351813A5 (en) | ||
JPH069361B2 (en) | Message transmission method | |
US6654853B1 (en) | Method of secondary to secondary data transfer with mirroring | |
JP2570847B2 (en) | Data transfer method | |
JPH11242506A (en) | Programmable controller | |
JP2001325212A (en) | Method and device for transmitting data block from source processor to destination processor in multiprocessor system | |
JP3458665B2 (en) | Transmission / reception buffer control circuit and method, and recording medium for recording the control program | |
JPH0991100A (en) | Data transmission controller | |
JP2809164B2 (en) | Two-way data communication system | |
JPS626557A (en) | Control system data transmission | |
JP2948380B2 (en) | Data communication device | |
JPS62186636A (en) | Error recovery control system for final information frame | |
JPH089792Y2 (en) | SCSI adapter circuit for host-to-host communication | |
JPH0438618Y2 (en) | ||
JPS6294042A (en) | Communication control equipment | |
JPS62266948A (en) | Communication control equipment in system | |
JPH0642233B2 (en) | Data transfer control method | |
JPS59119439A (en) | Buffer busy avoiding system | |
JPH0610797B2 (en) | Communication control device | |
JPH01303999A (en) | Remote control system | |
JP2000348004A (en) | Serial communication system |