JPS61283244A - クロツク信号再生回路 - Google Patents
クロツク信号再生回路Info
- Publication number
- JPS61283244A JPS61283244A JP61131683A JP13168386A JPS61283244A JP S61283244 A JPS61283244 A JP S61283244A JP 61131683 A JP61131683 A JP 61131683A JP 13168386 A JP13168386 A JP 13168386A JP S61283244 A JPS61283244 A JP S61283244A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- cavity
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明はデータ通信方式に関し、特に、高速データ方
式用のクロック再生回路に関するものである。
式用のクロック再生回路に関するものである。
2進デ一タ方式では、データが2つの信号状態の1つの
形で伝送され記憶される。アナログ形信号伝送記憶方式
に比較すると、通常、信号処理に伴う雑音によって信号
が影響されることがないために、2進デ一タ方式は非常
に信頼性がある。しかし、2通信号には、それに相当す
るアナログ[信号にくらべ、ある量の情報に要する帯域
幅が大幅に大きくなるという欠点がある。
形で伝送され記憶される。アナログ形信号伝送記憶方式
に比較すると、通常、信号処理に伴う雑音によって信号
が影響されることがないために、2進デ一タ方式は非常
に信頼性がある。しかし、2通信号には、それに相当す
るアナログ[信号にくらべ、ある量の情報に要する帯域
幅が大幅に大きくなるという欠点がある。
2進デジツト(ピット)の持つ雑音不感性という望まし
い特性は、常に一時に、信号が取シ得る2つの信号状態
の一方のみを識別するだけでよいことによって得られる
ものである。この識別のためには、ビットが発生する(
存在する)時間に関する情報が必要である。例えば、信
号レベル間の遷移期間中でビットを識別しようとすると
、データの識別に相当な誤りが生じるであろう。
い特性は、常に一時に、信号が取シ得る2つの信号状態
の一方のみを識別するだけでよいことによって得られる
ものである。この識別のためには、ビットが発生する(
存在する)時間に関する情報が必要である。例えば、信
号レベル間の遷移期間中でビットを識別しようとすると
、データの識別に相当な誤りが生じるであろう。
タイミングC時間)情報を得るために用いることの出来
る技術の1つは、データ信号路とは別の信号路を通じて
連続クロック信号を伝送することである。これを行うた
めには、2つの相互接続チャンネル、即ち、有線通信方
式で言えば2本の相互接続ケーブルを必要とする。2点
間通信用の固定された方式には、この技術は適するが、
ネットワーク通信方式では実用的ではないかもしれない
。
る技術の1つは、データ信号路とは別の信号路を通じて
連続クロック信号を伝送することである。これを行うた
めには、2つの相互接続チャンネル、即ち、有線通信方
式で言えば2本の相互接続ケーブルを必要とする。2点
間通信用の固定された方式には、この技術は適するが、
ネットワーク通信方式では実用的ではないかもしれない
。
ネットワーク方式では、共通の母線によって相互接続さ
れた多数の局の任意のものが、短い時間内に残シの局に
データを伝送する。これをバースト通@ (burst
communication )と称している。ネッ
トワーク通信方式には多数の局と多数の信号路が含まれ
ておシ、しばしば変更が加えられたシ局ヤ信号路が付加
される。1本のケーブルではなく2木のケープ/L/(
1本はデータケーブルであり、もう一本はクロック信号
用ケープ/L/ )を用いると、ネットワーク通信方式
の設備ヤ変更が複雑になってしまう。更に、クロック信
号をデータ信号に対して適正な位相関係を持たせて1つ
の局に到達できるようにするためには、相互接続ケーブ
ル対を構成している各ケーブルが同じ長さでなければな
らない。1本のケープlvf、適正長に調整すること、
あるいは、2点間通信方式における単一の受信機の位相
調整を行うことはfつかいではないが、変更がなされる
大ネットワークにおいては、このような調整は実施不可
能である。
れた多数の局の任意のものが、短い時間内に残シの局に
データを伝送する。これをバースト通@ (burst
communication )と称している。ネッ
トワーク通信方式には多数の局と多数の信号路が含まれ
ておシ、しばしば変更が加えられたシ局ヤ信号路が付加
される。1本のケーブルではなく2木のケープ/L/(
1本はデータケーブルであり、もう一本はクロック信号
用ケープ/L/ )を用いると、ネットワーク通信方式
の設備ヤ変更が複雑になってしまう。更に、クロック信
号をデータ信号に対して適正な位相関係を持たせて1つ
の局に到達できるようにするためには、相互接続ケーブ
ル対を構成している各ケーブルが同じ長さでなければな
らない。1本のケープlvf、適正長に調整すること、
あるいは、2点間通信方式における単一の受信機の位相
調整を行うことはfつかいではないが、変更がなされる
大ネットワークにおいては、このような調整は実施不可
能である。
クロックi号の分配のために第2のケープ/l/を用い
なくてもよいようにするために、マンチェスタ(バイフ
ェーズ)方式のような符号化方式を用いて、単一のチャ
ンネルを通じて伝送を行えるようにクロック信号をデー
タと共に符号化することが行われてきた。それぞれの受
信機にはデータからクロック信号を識別分離するための
回路が設けられている。データ信号からクロック情報取
出す公知の方法の1つは、データ信号の遷移に応答する
位相ロックル−プによ多制御される発振器を用いている
。ループフィルタにより与えられる位相ロックル−プの
比較的長い時定数により、高論理レベルC以下、H工G
Hと表わす)及び低論理レベルC以下、LOWと表わす
)が長く続く場合などのような、データが遷移を含んで
いない時に上記発振器が所定周波数からドリフトするこ
とが防止される。しかし、ネットワーク方式では、各局
からの伝送は短時間であり、多くの局のクロックが正確
に同じ位相、ましてヤ同じ周波数でない場合がある。位
相ロックルーズの比較的遅いスルーレート(これは、連
続データ伝送においては周波数ドリフトを防止するため
に有利なことであるが)は、バースト通信モードにおい
ては、通信開始後、長時間にわたって間違った周波数又
は位相でクロック信号を発生するという不都合を生じる
。クロック信号が正しい周波数及び位相でないと、望ま
しくないデータ通信エラーが生じてしまう。
なくてもよいようにするために、マンチェスタ(バイフ
ェーズ)方式のような符号化方式を用いて、単一のチャ
ンネルを通じて伝送を行えるようにクロック信号をデー
タと共に符号化することが行われてきた。それぞれの受
信機にはデータからクロック信号を識別分離するための
回路が設けられている。データ信号からクロック情報取
出す公知の方法の1つは、データ信号の遷移に応答する
位相ロックル−プによ多制御される発振器を用いている
。ループフィルタにより与えられる位相ロックル−プの
比較的長い時定数により、高論理レベルC以下、H工G
Hと表わす)及び低論理レベルC以下、LOWと表わす
)が長く続く場合などのような、データが遷移を含んで
いない時に上記発振器が所定周波数からドリフトするこ
とが防止される。しかし、ネットワーク方式では、各局
からの伝送は短時間であり、多くの局のクロックが正確
に同じ位相、ましてヤ同じ周波数でない場合がある。位
相ロックルーズの比較的遅いスルーレート(これは、連
続データ伝送においては周波数ドリフトを防止するため
に有利なことであるが)は、バースト通信モードにおい
ては、通信開始後、長時間にわたって間違った周波数又
は位相でクロック信号を発生するという不都合を生じる
。クロック信号が正しい周波数及び位相でないと、望ま
しくないデータ通信エラーが生じてしまう。
1980年9月9日付でリチャード・バッグ氏に発行さ
れた米国特許第4 、222 、11?号には、テ°−
夕の流れ(データストリーム)からクロック成分を引出
すための別の方法がテレビジョンテレテックスデータ信
号について説明されている。このクロック信号再生回路
は、データスライサからのデータストリームを端縁検出
器(エツジディテクタ)へ供給する。制御を受けるスイ
ッチを通して端縁信号がインダクタンスーギヤパシタン
ス(LC)同調回路に供給され、この同調回路のリンギ
ングを生じさせることにより発振信号を生成する。この
発振信号は振幅制限器を介してデータデコーダをクロッ
ク制御する。この米国特許に開示されている構成では、
過励振によって同調回路のQが低下しないようにするた
めに、また、不良信号状態下での同調回路による自己減
衰作用のためにクロック信号が消失しないようにするた
めに、上記制御されるスイッチを動作させることによっ
て発振信号の振幅の増減を別個に制御している。
れた米国特許第4 、222 、11?号には、テ°−
夕の流れ(データストリーム)からクロック成分を引出
すための別の方法がテレビジョンテレテックスデータ信
号について説明されている。このクロック信号再生回路
は、データスライサからのデータストリームを端縁検出
器(エツジディテクタ)へ供給する。制御を受けるスイ
ッチを通して端縁信号がインダクタンスーギヤパシタン
ス(LC)同調回路に供給され、この同調回路のリンギ
ングを生じさせることにより発振信号を生成する。この
発振信号は振幅制限器を介してデータデコーダをクロッ
ク制御する。この米国特許に開示されている構成では、
過励振によって同調回路のQが低下しないようにするた
めに、また、不良信号状態下での同調回路による自己減
衰作用のためにクロック信号が消失しないようにするた
めに、上記制御されるスイッチを動作させることによっ
て発振信号の振幅の増減を別個に制御している。
将来、光フアイバーケーブルを用いたネットワークデー
タ通信方式を数百メガピット7秒のデータ速度で動作さ
せることが予想される。このようなデータ速度では、各
受信機の光電検出器で生成される!完信号は、反射防止
に要する適切な終端を施した伝送線によって伝送されね
ばならない。
タ通信方式を数百メガピット7秒のデータ速度で動作さ
せることが予想される。このようなデータ速度では、各
受信機の光電検出器で生成される!完信号は、反射防止
に要する適切な終端を施した伝送線によって伝送されね
ばならない。
上記米国特許の構成を上述のようなデータ速度で実施す
ることは困難であろう。数百メガビット/秒というよう
な周波数では、LC同調回路のQは比較的低く、従って
、リンギングの時間が非常に短くなることになる。これ
により、振幅変動が大きくなったシ、あるいは、データ
ストリーム中のクロック信号分が低い期間中、クロック
信号が完全に消滅したりすることがある。同調回路のQ
の低さは、LC同調回路の両端間に接続されているスイ
ッチングトランジスタのインピーダンスが比較的が比較
的低いということによって、更に悪化する。
ることは困難であろう。数百メガビット/秒というよう
な周波数では、LC同調回路のQは比較的低く、従って
、リンギングの時間が非常に短くなることになる。これ
により、振幅変動が大きくなったシ、あるいは、データ
ストリーム中のクロック信号分が低い期間中、クロック
信号が完全に消滅したりすることがある。同調回路のQ
の低さは、LC同調回路の両端間に接続されているスイ
ッチングトランジスタのインピーダンスが比較的が比較
的低いということによって、更に悪化する。
この発明によるクロック再生装置は、数百メガビット/
秒あるいはそれ以上のデータ速度で動作させることがで
きる。
秒あるいはそれ以上のデータ速度で動作させることがで
きる。
出力部にデジタルデータストリームからクロック信号を
再生して生成するために使用され、この発明が実施され
る回路は、バイレベ)v(2レベル)データ信号のスト
リームを受取るように接続され、デジタルデータの遷移
の中の少くとも幾つかのものを表わすインパルス信号を
発生するインパルス発生器と、インパルス信号を受取る
ように接続され、インパルス信号中の遷移を表わすクロ
ック信号を出力部に発生するための再生回路とを備えて
いる。
再生して生成するために使用され、この発明が実施され
る回路は、バイレベ)v(2レベル)データ信号のスト
リームを受取るように接続され、デジタルデータの遷移
の中の少くとも幾つかのものを表わすインパルス信号を
発生するインパルス発生器と、インパルス信号を受取る
ように接続され、インパルス信号中の遷移を表わすクロ
ック信号を出力部に発生するための再生回路とを備えて
いる。
この発明によると、再生回路は共振空洞を含んでおり、
また、上記のインパルス発生器と空洞との間に結合され
、インパルス信号に応答して空洞内に共振フィールドを
誘起する入力結合手段と、空洞と回路出力部とを結合す
るために用いられ、共振フィールド応答してクロック信
号を生成する出力結合装置とを備えている。このように
して生成されるクロック信号の振幅はデータの情報内容
に応じて変動する場合もあるので、出力結合装置と回路
出力部との間に結合して再生クロック信号の振幅を安定
させるための振幅安定装置を設けてもよい。
また、上記のインパルス発生器と空洞との間に結合され
、インパルス信号に応答して空洞内に共振フィールドを
誘起する入力結合手段と、空洞と回路出力部とを結合す
るために用いられ、共振フィールド応答してクロック信
号を生成する出力結合装置とを備えている。このように
して生成されるクロック信号の振幅はデータの情報内容
に応じて変動する場合もあるので、出力結合装置と回路
出力部との間に結合して再生クロック信号の振幅を安定
させるための振幅安定装置を設けてもよい。
第1図において、オグテイカルファイバ(fibero
ptic )ケーブル10が、12で示したデジタル信
号で変調された光信号を光検出器14に結合する。光検
出器14はこの光信号を振幅変調されたW完信号に変換
する。検出器14からの電気信号はキャパシタ16と前
置増幅器17とによって、全体として22で表わされて
いるデータスライサの一部である比較器200Å力端子
1已に交流結合される。データスライサ2zは全体が2
4で表わされたピーク検出it備え、このピーク検出!
24//iダイオード26、キャパシタ28及び緩衝増
幅器30とを備えている。ピーク検出器24は前置増幅
器17の出力の信号のピーク値を表わす信号を発生する
。ピーク検出された信号は緩衝増幅器30の出力から低
域通過フィルタ3211:介して、全体が34で表され
ている分EE器に供給される。分圧器34は信号を2分
して、ピーク信号値の2分の1を表わす電圧?導体36
に生成する。この電圧は比較器20の入力端子38に基
準スライスレベルとして供給される。
ptic )ケーブル10が、12で示したデジタル信
号で変調された光信号を光検出器14に結合する。光検
出器14はこの光信号を振幅変調されたW完信号に変換
する。検出器14からの電気信号はキャパシタ16と前
置増幅器17とによって、全体として22で表わされて
いるデータスライサの一部である比較器200Å力端子
1已に交流結合される。データスライサ2zは全体が2
4で表わされたピーク検出it備え、このピーク検出!
24//iダイオード26、キャパシタ28及び緩衝増
幅器30とを備えている。ピーク検出器24は前置増幅
器17の出力の信号のピーク値を表わす信号を発生する
。ピーク検出された信号は緩衝増幅器30の出力から低
域通過フィルタ3211:介して、全体が34で表され
ている分EE器に供給される。分圧器34は信号を2分
して、ピーク信号値の2分の1を表わす電圧?導体36
に生成する。この電圧は比較器20の入力端子38に基
準スライスレベルとして供給される。
データスライサ22からの出力信号は、全体ヲ40で表
わしたデータ決定回路に加えられる。データ決定回路4
0はD型フリップフロップ42を有し、このD型フリッ
プフロップ42は、そのD入力端子にスライスされたデ
ータ信号を受け、そのクロック(OK)入力端子に位相
修正されたクロック信号を受けて、データ信号をサンプ
リングし、ビット期間それを保持してデータ言置を生成
する。データスライサ22からの出力信号は、また、全
体を50で表わしたクロック再生回路に供給される。ク
ロック再生回路5oは、52で表わしたインパルス発生
器全台んでいる。データはインパルス発生器52のバラ
フェイズ増幅器即ち分相器(フェイズスプリッタ)54
の入力端子に供給される。増幅器!ly4は、非反転出
力に、便宜的に102で示す信号を生成する、11CO
IECL W y’ ニア zLzOR’/NOR集積
回路(D 半分子構成されている。これに対応する反転
出力は104で示されている。非反転出力信号102は
遅延回路55に供給され、106で示した遅延された非
反転信号が生成される。この信号は上記11COユデユ
7’ IVOR/NORゲート集積回路の残りの半分で
あるNOR回路58に供給される。反転信号104は遅
延を受けずにNOR回路58の入力端子57に供給され
る。NOR回路58は、その入力端子56と57に加え
られる信号が両方共、波形108で示すように、低であ
る期間中のみ、正の出力インパルス信号を発生する。こ
のように、インパルス発生器52はその入力信号の正向
きの遷移に応答してインパルヌ出力信号t−i生ずる。
わしたデータ決定回路に加えられる。データ決定回路4
0はD型フリップフロップ42を有し、このD型フリッ
プフロップ42は、そのD入力端子にスライスされたデ
ータ信号を受け、そのクロック(OK)入力端子に位相
修正されたクロック信号を受けて、データ信号をサンプ
リングし、ビット期間それを保持してデータ言置を生成
する。データスライサ22からの出力信号は、また、全
体を50で表わしたクロック再生回路に供給される。ク
ロック再生回路5oは、52で表わしたインパルス発生
器全台んでいる。データはインパルス発生器52のバラ
フェイズ増幅器即ち分相器(フェイズスプリッタ)54
の入力端子に供給される。増幅器!ly4は、非反転出
力に、便宜的に102で示す信号を生成する、11CO
IECL W y’ ニア zLzOR’/NOR集積
回路(D 半分子構成されている。これに対応する反転
出力は104で示されている。非反転出力信号102は
遅延回路55に供給され、106で示した遅延された非
反転信号が生成される。この信号は上記11COユデユ
7’ IVOR/NORゲート集積回路の残りの半分で
あるNOR回路58に供給される。反転信号104は遅
延を受けずにNOR回路58の入力端子57に供給され
る。NOR回路58は、その入力端子56と57に加え
られる信号が両方共、波形108で示すように、低であ
る期間中のみ、正の出力インパルス信号を発生する。こ
のように、インパルス発生器52はその入力信号の正向
きの遷移に応答してインパルヌ出力信号t−i生ずる。
11CO1というような高速ECL論理回路は、例えば
、60で示す、コレクタが接地された出力トランジスタ
のエミッタに内部で結合されている62で示したような
出力端子を備えている。トランジスタ60Vc対するバ
イアスは外部から端子62に供給されねばならない。
、60で示す、コレクタが接地された出力トランジスタ
のエミッタに内部で結合されている62で示したような
出力端子を備えている。トランジスタ60Vc対するバ
イアスは外部から端子62に供給されねばならない。
インパルス発生器52によって生成されたインパルス信
号108は、NOR回路58の出力端子62から全体を
70で示した空洞に供給される。第1図においては、空
洞70はその内部構造を見せるために分断して示されて
いる。空洞70の円筒形外部導体72と同軸的に細長い
中心導体74が設けられている。中心導体74はその下
端で物理的に支持されておシ、かつ、外部導体72と中
心導体74の軸に直角に延びる76で示した導雷性短絡
板によって、外部導体74に短絡されている。出力端子
62からのインパルス信号は、抵抗64を介して、外部
導体72中の開孔80中を貫通して延びるワイヤ78と
して示されている磁気結合ループに供給される。磁気結
合ループは、実効的には変成器の1巻回からなる1次巻
線で、この変成器は空洞の中心導体74を1巻回2次巻
線の一部として含む。入力磁気結合ループ78に供給さ
れたインパルス信号は、空洞70の内部に電磁界を生成
する。この空洞は、外部導体72と中心導体74の軸方
向の長さが4分の1波長に相当する周波数で共振する。
号108は、NOR回路58の出力端子62から全体を
70で示した空洞に供給される。第1図においては、空
洞70はその内部構造を見せるために分断して示されて
いる。空洞70の円筒形外部導体72と同軸的に細長い
中心導体74が設けられている。中心導体74はその下
端で物理的に支持されておシ、かつ、外部導体72と中
心導体74の軸に直角に延びる76で示した導雷性短絡
板によって、外部導体74に短絡されている。出力端子
62からのインパルス信号は、抵抗64を介して、外部
導体72中の開孔80中を貫通して延びるワイヤ78と
して示されている磁気結合ループに供給される。磁気結
合ループは、実効的には変成器の1巻回からなる1次巻
線で、この変成器は空洞の中心導体74を1巻回2次巻
線の一部として含む。入力磁気結合ループ78に供給さ
れたインパルス信号は、空洞70の内部に電磁界を生成
する。この空洞は、外部導体72と中心導体74の軸方
向の長さが4分の1波長に相当する周波数で共振する。
共振を発生させるために必要な空洞70の物理的な長さ
は、空洞の開路端に近い位置で中心導体と外部導体との
間に接続したキャパシタ86によって小さくすることが
できる。空洞からの信号の導出は、全体ヲ81で示した
出力結合回路によって行われる。出力結合回路81は、
短絡板76に接続され、外部導体72中に設けられた第
2の開孔84中を通って延びるワイヤ82で表わされた
第2の磁気結合ループを備えている。出力結合回路81
によって空洞70から導出された発振信号は、前置増幅
器92と制限回路94とを含み全体を90で示されてい
る増幅−制限器に供給される。増幅され制限された発振
信号は、データスライサ22とデータ決定回路40との
間の直接信号路とクロック再生回路50を含むは号路と
の間の遅延の相違を修正するための位相補正器96VC
加えられる。
は、空洞の開路端に近い位置で中心導体と外部導体との
間に接続したキャパシタ86によって小さくすることが
できる。空洞からの信号の導出は、全体ヲ81で示した
出力結合回路によって行われる。出力結合回路81は、
短絡板76に接続され、外部導体72中に設けられた第
2の開孔84中を通って延びるワイヤ82で表わされた
第2の磁気結合ループを備えている。出力結合回路81
によって空洞70から導出された発振信号は、前置増幅
器92と制限回路94とを含み全体を90で示されてい
る増幅−制限器に供給される。増幅され制限された発振
信号は、データスライサ22とデータ決定回路40との
間の直接信号路とクロック再生回路50を含むは号路と
の間の遅延の相違を修正するための位相補正器96VC
加えられる。
NORゲート58のトランジスタ60に対するバイアス
はバイアス端子89から供給される。回路の高周波部分
に影響を与えることがないようにしてバイアス信号を供
給するために、バイアス端子89は短絡板76に設けた
開孔79を通して磁気結合ルー178の下端に接続され
る。このように、直流バイアス電流又は雪圧は、結合ル
ープ78と抵抗64とを通してNOR回路58の出力端
子62及びトランジスタ60のエミッタに供給される。
はバイアス端子89から供給される。回路の高周波部分
に影響を与えることがないようにしてバイアス信号を供
給するために、バイアス端子89は短絡板76に設けた
開孔79を通して磁気結合ルー178の下端に接続され
る。このように、直流バイアス電流又は雪圧は、結合ル
ープ78と抵抗64とを通してNOR回路58の出力端
子62及びトランジスタ60のエミッタに供給される。
磁気結合ループ78の下端は、インパルス108の高周
波数においては、キャパシタ88によって短絡板76に
実効的にアースされる。
波数においては、キャパシタ88によって短絡板76に
実効的にアースされる。
第2図は第1図に示した空洞70を詳細に示すものであ
る。さらに、第3図は空洞7oを僅かに改変したものの
詳細を示し、これには磁気結合ループへの接触ヲ行うた
めのバルクヘッドコネクタが用いられており、また、製
造を容易にするためのいくつかの変更が行われている。
る。さらに、第3図は空洞7oを僅かに改変したものの
詳細を示し、これには磁気結合ループへの接触ヲ行うた
めのバルクヘッドコネクタが用いられており、また、製
造を容易にするためのいくつかの変更が行われている。
第3図において、外部導体72は円筒孔310を有する
ブロックである。
ブロックである。
また、短絡板76は、孔310に嵌入するようにされた
部分314 fc備えた板312ヲ有する。316と示
されているねじ316が短絡板76を固定している。入
力磁気結合ループ78は絶縁体320を備えたワイヤ3
18を含み、この両者は共に短絡板7−6に設けた孔3
22ヲ貫通している。別の穴324が板76の厚さの中
程まで延びるように形成されていて、出力結合ループ8
2の一部を構成する裸線326の端部を受入れる。ワイ
ヤ326は穴324中に半田付けされる。
部分314 fc備えた板312ヲ有する。316と示
されているねじ316が短絡板76を固定している。入
力磁気結合ループ78は絶縁体320を備えたワイヤ3
18を含み、この両者は共に短絡板7−6に設けた孔3
22ヲ貫通している。別の穴324が板76の厚さの中
程まで延びるように形成されていて、出力結合ループ8
2の一部を構成する裸線326の端部を受入れる。ワイ
ヤ326は穴324中に半田付けされる。
中心導体74は短絡板76中の孔部330中に受入科ら
れ支持される。ワイヤ318と326の短絡板76と反
対の端部ば、標準的な同軸パネルコネクタ340と34
2の中心導体に半田によって機械的に固着されている。
れ支持される。ワイヤ318と326の短絡板76と反
対の端部ば、標準的な同軸パネルコネクタ340と34
2の中心導体に半田によって機械的に固着されている。
第3図に例示するように、キャパシタ86はピストン形
キャパシタで、一端350が中心導体74に半田付けさ
れ、他端はねじれが設けられていて、外部導体72に取
付けた板354にナツト352によって固定されている
。
キャパシタで、一端350が中心導体74に半田付けさ
れ、他端はねじれが設けられていて、外部導体72に取
付けた板354にナツト352によって固定されている
。
約200メガビツト/秒のデータ速度ヲ持つマンチェス
タ(バイフェイズ M)符号化データと共に用いられる
場合は、空洞70は約400 MHzで共振しなければ
ならない。これに適する空洞の諸寸法の一例は次のよう
なものであった。
タ(バイフェイズ M)符号化データと共に用いられる
場合は、空洞70は約400 MHzで共振しなければ
ならない。これに適する空洞の諸寸法の一例は次のよう
なものであった。
空洞長 約10.16CM(4インチ)空洞直径
約 1.27 cm(040インチ)中心導体直
径 約 3.18 fl (0,125インチ)結合ル
ープ長 約 3.8 as (1,5インチ)さらに
、抵抗64は120Ωの値に選択し、また、空洞出力は
、0.1〜10pfのキャパシタ86を約4pfに調整
することによって最適なものとした。
約 1.27 cm(040インチ)中心導体直
径 約 3.18 fl (0,125インチ)結合ル
ープ長 約 3.8 as (1,5インチ)さらに
、抵抗64は120Ωの値に選択し、また、空洞出力は
、0.1〜10pfのキャパシタ86を約4pfに調整
することによって最適なものとした。
入力結合ループ及び出力結合ループは、結合を強めるか
あるいは空洞への負荷を減じるに応じて、ワイヤ318
と326を中心導体74に近づけたり遠ざけたりするこ
とによって調整することができる。
あるいは空洞への負荷を減じるに応じて、ワイヤ318
と326を中心導体74に近づけたり遠ざけたりするこ
とによって調整することができる。
結合ループを使用することにより、比較的低インピーダ
ンスの駆動及び出力回路と共振空洞の非常に高いインピ
ーダンスとの間の実効的なインピーダンス変換が可能と
なる。これによって、高見が維持でき、従って、連続し
て励振されなくても長期間にわたってリンギング?起こ
させることができる。マンチェスタ符号化法及び約20
0メガビツト/秒のデータ速度を用いた場合、空洞から
の出力信号は振幅が2=1の比率で変化することが見ら
れた。この変動量は充分に制限器90の能力範囲内であ
る。
ンスの駆動及び出力回路と共振空洞の非常に高いインピ
ーダンスとの間の実効的なインピーダンス変換が可能と
なる。これによって、高見が維持でき、従って、連続し
て励振されなくても長期間にわたってリンギング?起こ
させることができる。マンチェスタ符号化法及び約20
0メガビツト/秒のデータ速度を用いた場合、空洞から
の出力信号は振幅が2=1の比率で変化することが見ら
れた。この変動量は充分に制限器90の能力範囲内であ
る。
この外にも実施例が考えられることは当業者には明らか
である。例えば、空洞及びそれに関連する部分を金ある
いは銀でメッキして、導電性を改善することができる。
である。例えば、空洞及びそれに関連する部分を金ある
いは銀でメッキして、導電性を改善することができる。
同軸型以外の空洞を用いることもできる。更に、磁気結
合ループの代シに、電気グローブを用いて空洞との結合
を行うこともできる。
合ループの代シに、電気グローブを用いて空洞との結合
を行うこともできる。
できる。
第1図は、この発明による光学的データ受信機の一部概
略説明回路図、第2図は、第1図の構成で使用するに適
した空洞の一部破断斜視図、第3図は第2図の空洞の断
面図である。 5o・・・再生回路、52・・・インパルス発生器、7
0・・・空洞、78・・・入力結合ル−プ、82・・・
出力結合 ル − ブ。 特許出願人 アールンーエー コーポレーション代
理 人 清 水 哲 ほか2名第2口
略説明回路図、第2図は、第1図の構成で使用するに適
した空洞の一部破断斜視図、第3図は第2図の空洞の断
面図である。 5o・・・再生回路、52・・・インパルス発生器、7
0・・・空洞、78・・・入力結合ル−プ、82・・・
出力結合 ル − ブ。 特許出願人 アールンーエー コーポレーション代
理 人 清 水 哲 ほか2名第2口
Claims (1)
- (1)出力に2レベルのデジタルデータ信号のストリー
ムからクロック信号を再生するための回路であつて、上
記データ信号ストリームを受けて、このデータ信号中の
少くとも幾つかのレベル遷移を表わすインパルス信号を
生成するように結合されているインパルス発生器と、上
記インパルス信号を受けて上記出力に上記クロック信号
を生成するように結合されている再生回路とを備え、 上記再生回路が共振空洞を有するものであり、更に、上
記インパルス発生器と上記空洞とに結合されていて、上
記インパルス信号に応答して上記空洞中に共振フィール
ドを誘起させる入力結合手段と、上記空洞に結合されて
いて、上記共振フィールドに応答して上記クロック信号
を生成する出力結合手段とを備えてなる、 クロック信号再生回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/741,875 US4737970A (en) | 1985-06-06 | 1985-06-06 | Clock recovery using cavity resonator |
US741875 | 1985-06-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61283244A true JPS61283244A (ja) | 1986-12-13 |
Family
ID=24982575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61131683A Pending JPS61283244A (ja) | 1985-06-06 | 1986-06-05 | クロツク信号再生回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4737970A (ja) |
JP (1) | JPS61283244A (ja) |
DE (1) | DE3618889A1 (ja) |
FR (1) | FR2583241A1 (ja) |
GB (1) | GB2176376B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01284036A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | タイミング抽出回路 |
US5276712A (en) * | 1989-11-16 | 1994-01-04 | Digital Equipment Corporation | Method and apparatus for clock recovery in digital communication systems |
US5524109A (en) * | 1991-06-20 | 1996-06-04 | Bay Networks, Incorporated | Token ring concentrator having retiming function |
US5359339A (en) * | 1993-07-16 | 1994-10-25 | Martin Marietta Corporation | Broadband short-horn antenna |
US5661373A (en) * | 1995-03-13 | 1997-08-26 | Nishizawa; Atsushi | Binary digital signal transmission system using binary digital signal of electrically discharged pulse and method for transmitting binary digital signal |
GB2304503B (en) * | 1995-08-19 | 2000-04-05 | Northern Telecom Ltd | Clock recovery scheme for data transmission systems |
IT1276122B1 (it) * | 1995-11-14 | 1997-10-24 | Pirelli Cavi Spa | Metodo e dispositivo per recuperare in via ottica il sincronismo di un segnale ottico digitale |
JP2866054B2 (ja) * | 1996-05-28 | 1999-03-08 | 宇呂電子工業株式会社 | ライン放射防止素子 |
KR100303315B1 (ko) | 1999-08-05 | 2001-11-01 | 윤종용 | 전송속도 무의존성의 광수신 방법 및 장치 |
US6748179B2 (en) * | 2001-03-07 | 2004-06-08 | Harris Corporation | WDM channel monitoring system and method |
CA2544420A1 (en) | 2003-11-07 | 2005-05-19 | Perlos Technology Oy | All-optical signal processing method and device |
KR100723865B1 (ko) * | 2005-11-17 | 2007-05-31 | 한국전자통신연구원 | 집적화된 유전체 공진기 필터 및 이를 이용한 클럭 추출장치 |
US7750644B2 (en) * | 2007-08-15 | 2010-07-06 | Applied Materials, Inc. | System with multi-location arc threshold comparators and communication channels for carrying arc detection flags and threshold updating |
US7737702B2 (en) * | 2007-08-15 | 2010-06-15 | Applied Materials, Inc. | Apparatus for wafer level arc detection at an electrostatic chuck electrode |
US7750645B2 (en) * | 2007-08-15 | 2010-07-06 | Applied Materials, Inc. | Method of wafer level transient sensing, threshold comparison and arc flag generation/deactivation |
US7733095B2 (en) * | 2007-08-15 | 2010-06-08 | Applied Materials, Inc. | Apparatus for wafer level arc detection at an RF bias impedance match to the pedestal electrode |
US7768269B2 (en) * | 2007-08-15 | 2010-08-03 | Applied Materials, Inc. | Method of multi-location ARC sensing with adaptive threshold comparison |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2433758A (en) * | 1940-01-25 | 1947-12-30 | Rca Corp | Radio pulse generator |
US3270339A (en) * | 1962-01-08 | 1966-08-30 | Varian Associates | Intruder alarm system |
US3376507A (en) * | 1962-01-08 | 1968-04-02 | Varian Associates | Balanced microwave hybrid function mixer assembly |
US3249763A (en) * | 1962-04-27 | 1966-05-03 | Ibm | Clock signal generator |
US3209261A (en) * | 1962-12-18 | 1965-09-28 | Ibm | Transmission systems |
US3276019A (en) * | 1964-02-11 | 1966-09-27 | Gen Precision Inc | Combined sequential beam switcher and duplexer using microwave circulators |
US4027335A (en) * | 1976-03-19 | 1977-05-31 | Ampex Corporation | DC free encoding for data transmission system |
GB1595212A (en) * | 1977-09-26 | 1981-08-12 | Philips Electronic Associated | Data pulse receiver arrangement |
US4249147A (en) * | 1978-10-20 | 1981-02-03 | Tx Rx Systems Inc. | Cavity filter and multi-coupler utilizing same |
JPS57173230A (en) * | 1981-04-17 | 1982-10-25 | Hitachi Ltd | Phase synchronizing circuit |
GB2114843B (en) * | 1982-01-26 | 1986-05-29 | Standard Telephones Cables Ltd | Digital transmission system |
US4562582A (en) * | 1983-04-18 | 1985-12-31 | Nippon Telegraph & Telephone Public Corporation | Burst signal receiving apparatus |
US4543961A (en) * | 1983-11-14 | 1985-10-01 | Cordis Corporation | Data transmission system |
-
1985
- 1985-06-06 US US06/741,875 patent/US4737970A/en not_active Expired - Fee Related
-
1986
- 1986-05-29 GB GB8613090A patent/GB2176376B/en not_active Expired
- 1986-06-05 JP JP61131683A patent/JPS61283244A/ja active Pending
- 1986-06-05 DE DE19863618889 patent/DE3618889A1/de active Granted
- 1986-06-06 FR FR8608228A patent/FR2583241A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US4737970A (en) | 1988-04-12 |
DE3618889A1 (de) | 1986-12-11 |
GB8613090D0 (en) | 1986-07-02 |
GB2176376A (en) | 1986-12-17 |
DE3618889C2 (ja) | 1989-06-29 |
GB2176376B (en) | 1989-07-19 |
FR2583241A1 (fr) | 1986-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61283244A (ja) | クロツク信号再生回路 | |
Ota et al. | High-speed, burst-mode, packet-capable optical receiver and instantaneous clock recovery for optical bus operation | |
US5533054A (en) | Multi-level data transmitter | |
US4399563A (en) | Fiber optics high speed modem | |
EP0763279B1 (en) | High speed transport system | |
WO1983000967A1 (en) | Frequency-independent, self-clocking encoding technique and apparatus for digital communications | |
US5796781A (en) | Data receiver having bias restoration | |
US6408032B1 (en) | Transmit baseline wander correction technique | |
US4622586A (en) | Digital slicer having a pulse-width locked loop | |
JP3340955B2 (ja) | ディジタル光通信システム | |
JP4057085B2 (ja) | 光ファイバで送信されるデジタル・データをエンコードおよびデコードする回路および方法 | |
US20030020987A1 (en) | Optical receiving unit having frequency characteristics which are controllable in accordance with a clock signal used to transmit data | |
CA1172336A (en) | Clock extracting circuit | |
US4435705A (en) | Data transmission systems | |
US4736120A (en) | Timing extraction circuit | |
US4639936A (en) | Data transmission signal apparatus | |
US5014286A (en) | Delay generator | |
US5058131A (en) | Transmitting high-bandwidth signals on coaxial cable | |
US7535964B2 (en) | Self-clocked two-level differential signaling methods and apparatus | |
JP2005252783A (ja) | 光送信機 | |
JPH0585095B2 (ja) | ||
US7136597B2 (en) | Decision system for modulated electrical signals | |
US7408994B1 (en) | AC coupling system for wide band digital data with dynamic AC load | |
CN201063777Y (zh) | 具有加密功能的光接收机 | |
GB2114843A (en) | Digital transmission system |