JPS6128223A - Forecast coding device - Google Patents
Forecast coding deviceInfo
- Publication number
- JPS6128223A JPS6128223A JP14882484A JP14882484A JPS6128223A JP S6128223 A JPS6128223 A JP S6128223A JP 14882484 A JP14882484 A JP 14882484A JP 14882484 A JP14882484 A JP 14882484A JP S6128223 A JPS6128223 A JP S6128223A
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- underflow
- input
- positive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明の通信等で信号帯域を圧縮するために用いられる
予測符号化装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a predictive coding device used for compressing a signal band in communications, etc.
従来例の構成とその問題点
予測符号化方式は、入力信号の持つ相関性を利2 /、
7
用し、入力信号に対し、予測を行ない、入力信号と予測
値の差成分のみを伝送することにより、信号の伝送帯域
を圧縮する方式であり、通信記録の分野で使用されてい
る。The configuration of the conventional example and its problems The predictive coding method takes advantage of the correlation of the input signal.
This method compresses the signal transmission band by predicting the input signal and transmitting only the difference component between the input signal and the predicted value, and is used in the field of communication records.
従来における予測符号化装置の構成を第1図に示す。FIG. 1 shows the configuration of a conventional predictive encoding device.
第1図において、1は入力Aから予測値Bを減算する減
算回路、2は入力Aと予測値Bの予測誤差を量子化する
量子化回路で、量子化回路2の出力Cは予測符号復号器
におくられる。3は量子化回路2の量子化特性と逆の量
子化特性を持ち、量子化回路2の出力Cを逆量子化する
逆量子化回路、4は逆量子化回路3の出力と減算回路1
に入る予測値Bを加えることにより、次の入力に対応す
る予測値を求める加算回路、5は加算回路4の出力りを
次の入力信号が入ってくるまで保持させる保持回路であ
る。In Figure 1, 1 is a subtraction circuit that subtracts predicted value B from input A, 2 is a quantization circuit that quantizes the prediction error between input A and predicted value B, and output C of quantization circuit 2 is a prediction code decoding circuit. Served in a container. 3 is an inverse quantization circuit that has a quantization characteristic opposite to that of the quantization circuit 2 and dequantizes the output C of the quantization circuit 2; 4 is an inverse quantization circuit that combines the output of the inverse quantization circuit 3 and the subtraction circuit 1;
An adder circuit calculates a predicted value corresponding to the next input by adding the input predicted value B, and 5 is a holding circuit that holds the output of the adder circuit 4 until the next input signal comes in.
従来例の構成における問題点は、入力として大振幅かつ
変化の激しい高周波成分の多い入力に対し、予測誤差が
本来のビット数で表現出来る最大値より大きい状態(オ
ーバーフロー)又は最小値より小さい状態(アンダーフ
ロー)になってしまう場合、符号の逆転を生じ、誤りと
なってしまう場合があることである。The problem with the configuration of the conventional example is that for inputs containing many high-frequency components with large amplitudes and rapid changes, the prediction error is larger than the maximum value that can be expressed with the original number of bits (overflow) or smaller than the minimum value ( Underflow), the sign may be reversed and an error may occur.
今、減算回路1を中心に考える。入力A、予測値Bとも
16ビツト、出力も16ビツトとする。Now, let's focus on subtraction circuit 1. Input A and predicted value B are both 16 bits, and the output is also 16 bits.
表1に、低周波大振幅の場合の計算機によるシミュレー
ション出力例を、表2に、高周波大振幅の場合の計算機
によるシミュレーションヲ示ス。Table 1 shows an example of computer simulation output in the case of low frequency and large amplitude, and Table 2 shows a computer simulation output in the case of high frequency and large amplitude.
以下余白 表 1 表 2 6八。Margin below Table 1 Table 2 68.
トチラモ、フルスケールの半分(32767レベル)の
振幅の正弦波である。尚、本実施例では低周波の周期は
サンプリング周波数の%、高周波の周期は%に設定して
いる。This is a sine wave with an amplitude of half the full scale (32767 level). In this embodiment, the period of the low frequency is set to % of the sampling frequency, and the period of the high frequency is set to %.
予測値は回路構成上必らず1クロツク前の入力に追随し
ていく。従って、常に入力値と予測値の差は、はぼ今の
入力値と1クロツク前の入力値の差と同じ位になる。従
って表1に示す低周波の場合においては、入力値と1ク
ロツク前の入力値の差は、本実施例の場合、最大280
00レベル位であシ、予測誤差の最小値は一28368
レベルになる。この値は符号を含めて16ビツトで表現
出来るので問題はない。Due to the circuit configuration, the predicted value always follows the input one clock ago. Therefore, the difference between the input value and the predicted value is always approximately the same as the difference between the current input value and the input value one clock ago. Therefore, in the case of the low frequency shown in Table 1, the difference between the input value and the input value one clock ago is at most 280 in the case of this embodiment.
00 level, the minimum prediction error is 128368
become the level. This value can be expressed in 16 bits including the sign, so there is no problem.
しかしながら表2の高周波大振幅の場合では、隣りあう
サンプル値の差は最大57000程であり、木表では予
測誤差は最小値が−56735となる。この値は符号も
含めると17ビツトである。However, in the case of high frequency and large amplitude in Table 2, the maximum difference between adjacent sample values is about 57,000, and the minimum value of the prediction error in the tree table is -56,735. This value is 17 bits including the sign.
即ち予測誤差が16ビツトで表現出来る値(32767
〜−32768)よりアンダーフローしてしまっている
。この−56375という17ビツトの値を下位16ビ
ツトだけ、即ち出力ビツト数である16ビノトたけ伝送
すると、→−8801という値となり、符号反転してし
1い復号器で再生した時、本来あるべき値とは全く異な
ってしまう。そのため、入力が音声データであれば再生
時にこの符号反転のため再生出力が急変し、本来の楽音
にないノイズが発生し、非常に聴き苦しいものとなって
しまう。g響信号では通常大振幅の高周波成分を持つ信
号は統削的に見れば少ないが皆無とはいえない。In other words, the prediction error can be expressed in 16 bits (32767
~-32768), it has underflowed. If this 17-bit value of -56375 is transmitted only by the lower 16 bits, that is, by the output bit count of 16 bits, the value becomes -8801, and when the sign is inverted and reproduced by a new decoder, it becomes the original value. The value is completely different. Therefore, if the input is audio data, this sign inversion causes a sudden change in the playback output during playback, producing noise that is not present in the original musical tone, making it extremely difficult to listen to. Generally speaking, g-sound signals have few signals with high-frequency components with large amplitudes, but they are not completely absent.
逆に、このような現象を防ぐために入力レベルを下げれ
ば、系のS/N比が劣化してしまうという欠点を有して
いた。Conversely, if the input level is lowered to prevent such a phenomenon, the S/N ratio of the system will deteriorate.
発明の目的
本発明は上記欠点を解消するもので、予測誤差がオーバ
ーフロ=又はアンダーフローを生ずることによる符号反
転による出力の急激外変化を防ぐことのできる予測符号
化装置を提供することを目的とするものである。OBJECTS OF THE INVENTION The present invention solves the above-mentioned drawbacks, and an object of the present invention is to provide a predictive coding device that can prevent sudden changes in output due to sign inversion caused by overflow or underflow of prediction errors. That is.
発明の構成
本発明は、入力信号と予測信号の差である予測誤差を求
める第1の手段と、前記予測誤差が伝送可能であるレベ
ルの範囲を正又は負でオーバーフローしているかを検出
する第2の手段と、前記第2の手段により得られるオー
バーフロー検出信号により、前記予測誤差が正又は負の
オーバーフローを生じている場合は、前記予測誤差をそ
れぞれ正又は負の伝送可能であるレベルの範囲内の一定
値におきかえる第3の手段を有した構成となっており、
これにより、大振幅高周波の信号が入った時に発生する
オーバーフロー又はアンダーフローによって生じる符号
反転の誤りを防ぐことができる。Structure of the Invention The present invention includes a first means for determining a prediction error that is the difference between an input signal and a predicted signal, and a first means for detecting whether the prediction error overflows the transmittable level range in a positive or negative manner. 2 and the overflow detection signal obtained by the second means, when the prediction error has caused a positive or negative overflow, a range of levels at which the prediction error can be transmitted as positive or negative, respectively. It is configured to have a third means for replacing it with a constant value within,
This makes it possible to prevent sign inversion errors caused by overflow or underflow that occur when a large-amplitude, high-frequency signal is input.
実施例の説明
本発明の一実施例の予測符号化装置の構成図を第2図に
示す。第2図において、第1図に同一部材には同一番号
を付している。6はオーバーフロー又はアンダーフロー
を検出する検出回路子は予測誤差がオーバーフロー又は
アンダーフローしたここでオーバーフロー又はアンダー
フローを検出する検出回路6及び切換回路7の動作を主
に説明する。第3図は検出回路6の一具体的に回路構成
を示す回路図である。本実施例では、説明の便宜上入力
、予測値が2の補数で表現された4ビツトの場合を示す
。8,9とも4ビツトの全加算器1oは検出部であり、
第3図の構成をとることにより入力Aと予測値Bとの減
算を行なっている。DESCRIPTION OF THE EMBODIMENTS FIG. 2 shows a block diagram of a predictive coding apparatus according to an embodiment of the present invention. In FIG. 2, the same members as in FIG. 1 are given the same numbers. Reference numeral 6 denotes a detection circuit for detecting overflow or underflow when the prediction error overflows or underflows.Here, the operation of the detection circuit 6 and switching circuit 7 for detecting overflow or underflow will be mainly explained. FIG. 3 is a circuit diagram showing a specific circuit configuration of the detection circuit 6. In this embodiment, for convenience of explanation, a case is shown in which the input and predicted values are 4 bits expressed in two's complement. The 4-bit full adder 1o for both 8 and 9 is a detection section,
By adopting the configuration shown in FIG. 3, input A and predicted value B are subtracted.
このうち全加算器8は入力Aと予測値Bの差を求めてお
り、全加算器9は、入力A及び予測値Bの符号をその入
力としている。即ち入力と予測値の減算を4ビツトでは
なく8ビツト演算とみなして実行していることに対応す
る。Of these, full adder 8 calculates the difference between input A and predicted value B, and full adder 9 receives the signs of input A and predicted value B as its inputs. In other words, this corresponds to the fact that the subtraction between the input and predicted values is treated as an 8-bit operation instead of a 4-bit operation.
4ビツトの場合演算結果がオーバーフローしている場合
(8以上)は、8ビツト演算とみなせば出力Goooo
1*** (*は0でも1でもかまわ々い。以下同じ)
、アンダーフロ一時には(−9以下)11110**)
cとなる。アンダーフローもオーバーフローもしていな
い場合は(7〜−8)正の時00000*** 、負の
時は11111 ***1〇八。In the case of 4 bits, if the operation result overflows (8 or more), if it is regarded as an 8-bit operation, the output will be
1*** (* can be 0 or 1. The same applies below)
, at one time underflow (-9 or less) 11110**)
c. If there is no underflow or overflow (7 to -8), 00000*** if positive, 11111***108 if negative.
となる。becomes.
従って、全加算器8の出力のMSB(最上位ビット)と
全加算器9の出力のLSB (最下位ビット)を見るこ
とでオーバーフロー、アンダーフロー信号Hが0、アン
ダーフローの時はオーバーフロー信号Fが0.アンダー
フロー信号Hが1、その他の場合は両信号ともOとなる
。又エラー信号Eはオーバーフロー又はアンダーフロー
の時1となる。Therefore, by looking at the MSB (most significant bit) of the output of the full adder 8 and the LSB (least significant bit) of the output of the full adder 9, the overflow/underflow signal H is 0, and when there is an underflow, the overflow signal F is detected. is 0. The underflow signal H is 1, and in other cases both signals are O. Further, the error signal E becomes 1 when there is an overflow or an underflow.
次に第4図に切換回路7の一具体的な回路構成図を示す
。11はセレクターであり、エラー信号Eにより予測誤
差にと正又は負の一定値と切り替エル。12は、オーバ
ーフロー又ハアンダーフローの時にアンダーフロー信号
Hにより出力Iとして正又は負の一定値を与える回路で
ある。オーバーフローの時には予測誤差のかわりに正の
最大値(4ピ7トであれば7)アンダーフローの時には
負の最小値(4ビツトであれば−8)を出力する。Next, a specific circuit configuration diagram of the switching circuit 7 is shown in FIG. Reference numeral 11 denotes a selector, which changes the prediction error to a constant positive or negative value according to the error signal E. Reference numeral 12 denotes a circuit that provides a constant positive or negative value as the output I in response to an underflow signal H when there is an overflow or an underflow. When there is an overflow, the maximum positive value (7 for 4 bits and 7 bits) is output instead of the prediction error, and when there is an underflow, the minimum negative value (-8 for 4 bits) is output.
この様にすれば、オーバーフロー又はアンダーフローが
発生した時、一定値におきかえるため予測値が数クロッ
クの間は追随しないが、符号誤りは発生しないので、音
声の場合聞き苦しいノイズは発生しない。In this way, when an overflow or underflow occurs, the predicted value will not follow for several clocks because it is replaced with a constant value, but no code error will occur, so no unpleasant noise will occur in the case of audio.
本実施例では、説明上4ビツトかつ2の補数としたが、
ビット数が異々っても、コードが異々っでも同様な方法
で実現できることは言うまでもない。In this example, 4 bits and 2's complement are used for explanation purposes, but
It goes without saying that the same method can be used even if the number of bits is different or the code is different.
発明の効果
以上のように本発明によれば、予測符号化装置に大振幅
高周波の信号が入った時に発生するオーバーフロー又は
アンダーフローによって生じる符号反転の誤りを防ぐこ
とが出来る。Effects of the Invention As described above, according to the present invention, it is possible to prevent code inversion errors caused by overflow or underflow that occur when a large-amplitude, high-frequency signal is input to a predictive encoding device.
第1図は従来の予測符号化装置の構成図、第2図は本発
明の一実施例における予測符号化装置の構成図、第3図
は同検出回路の構成図、第4図は量子化回路、4・・・
・・加算回路、5・・・・・保持回路、6・・・・・・
検出回路、7・・・・・・切り換え回路。Fig. 1 is a block diagram of a conventional predictive coding device, Fig. 2 is a block diagram of a predictive coding device according to an embodiment of the present invention, Fig. 3 is a block diagram of the same detection circuit, and Fig. 4 is a quantization diagram. Circuit, 4...
...Addition circuit, 5...Holding circuit, 6...
Detection circuit, 7...Switching circuit.
Claims (1)
手段と、前記予測誤差が伝送可能であるレベルの範囲を
正又は負でオーバーフローしているかを検出する第2の
手段と、前記第2の手段により得られるオーバーフロー
検出信号により、前記予測誤差が正又は負のオーバーフ
ローを生じている場合は、前記予測誤差をそれぞれ正又
は負の伝送可能であるレベルの範囲内の一定値におきか
える第3の手段を有することを特徴とする予測符号化装
置。a first means for determining a prediction error that is a difference between an input signal and a predicted signal; a second means for detecting whether the prediction error overflows a transmittable level range in a positive or negative manner; If the overflow detection signal obtained by means 2 indicates that the prediction error has caused a positive or negative overflow, the prediction error is replaced with a constant value within a level range that allows positive or negative transmission, respectively. 3. A predictive encoding device characterized by having the means of 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14882484A JPS6128223A (en) | 1984-07-18 | 1984-07-18 | Forecast coding device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14882484A JPS6128223A (en) | 1984-07-18 | 1984-07-18 | Forecast coding device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6128223A true JPS6128223A (en) | 1986-02-07 |
Family
ID=15461542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14882484A Pending JPS6128223A (en) | 1984-07-18 | 1984-07-18 | Forecast coding device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6128223A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4975056A (en) * | 1972-11-20 | 1974-07-19 | ||
JPS54151366A (en) * | 1978-05-20 | 1979-11-28 | Toa Electric Co Ltd | Adaptive differential encoding system |
JPS58179896A (en) * | 1982-04-14 | 1983-10-21 | 日本電気株式会社 | Adaptive forecasting type differential coding method and apparatus |
-
1984
- 1984-07-18 JP JP14882484A patent/JPS6128223A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4975056A (en) * | 1972-11-20 | 1974-07-19 | ||
JPS54151366A (en) * | 1978-05-20 | 1979-11-28 | Toa Electric Co Ltd | Adaptive differential encoding system |
JPS58179896A (en) * | 1982-04-14 | 1983-10-21 | 日本電気株式会社 | Adaptive forecasting type differential coding method and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950014622B1 (en) | Input signal processing | |
EP0182915B1 (en) | Apparatus for transmitting digital signals | |
EP0145788B1 (en) | Method and apparatus for transmitting digital signal | |
US20050143981A1 (en) | Compressing method and apparatus, expanding method and apparatus, compression and expansion system, recorded medium, program | |
US4191858A (en) | Block digital processing system for nonuniformly encoded digital words | |
US5511095A (en) | Audio signal coding and decoding device | |
JPH10233696A (en) | Voice encoding method | |
JPS60251733A (en) | Digital signal transmitter | |
JP3748261B2 (en) | ADPCM decoder | |
JPS6128223A (en) | Forecast coding device | |
JP2809524B2 (en) | Digital transmission system synchronization | |
JP2562659B2 (en) | ADPCM signal decoding device | |
JPH0574252B2 (en) | ||
JPH061903B2 (en) | Signal transmission device | |
JPH0642631B2 (en) | Signal transmission device | |
JPH08181617A (en) | Digital signal transmitter | |
JPS5866440A (en) | Waveform coding system | |
US6792444B2 (en) | Filter devices and methods | |
JPH061904B2 (en) | Signal transmission device | |
KR100468672B1 (en) | Decoder clock recovery circuit for minimizing noise | |
JP2653069B2 (en) | Digital signal transmission equipment | |
JPH0414529B2 (en) | ||
US20100257431A1 (en) | Digital wireless communication apparatus | |
JP3083119B2 (en) | Encoding / decoding circuit using adaptive delta modulation scheme | |
JP3183743B2 (en) | Linear predictive analysis method for speech processing system |