JPS61280583A - System for testing computer main body - Google Patents
System for testing computer main bodyInfo
- Publication number
- JPS61280583A JPS61280583A JP60121931A JP12193185A JPS61280583A JP S61280583 A JPS61280583 A JP S61280583A JP 60121931 A JP60121931 A JP 60121931A JP 12193185 A JP12193185 A JP 12193185A JP S61280583 A JPS61280583 A JP S61280583A
- Authority
- JP
- Japan
- Prior art keywords
- test
- file
- computer main
- main body
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
技術分野
本発明はコンピュータ本体装置の試験システムに関し、
特に被試験コンピュータ本体装置と種々の周辺装置とを
接続し試験プログラムを用いて行うコンピュータ本体装
置試験システムに関する。[Detailed Description of the Invention] Technical Field The present invention relates to a test system for a computer main unit,
In particular, the present invention relates to a computer main unit testing system that connects a computer main unit under test and various peripheral devices and uses a test program.
11亘韮
従来コンピュータ本体装置の試験においては、被試験コ
ンピュータ本体装置の有する周辺装置接続用I10イン
ターフェースに試験用I10装置を接続し、試験プログ
ラムを被試験コンピュータ本体装置にロードし実行する
ことにより試験を行っている。この場合、試験プログラ
ムロード用装置及び試験結果情報をリスト出力する出力
装置については、必須の試験システム構成装置として被
試験コンピュータ本体装置に接続されるのが通常である
。11. In the conventional computer main unit test, the test I10 device is connected to the I10 interface for peripheral device connection of the computer main unit under test, and the test program is loaded and executed on the computer main unit under test. It is carried out. In this case, a device for loading a test program and an output device for outputting a list of test result information are usually connected to the computer under test as essential test system configuration devices.
しかしながらこのような試験方式では次のような欠点が
あった。However, such a test method had the following drawbacks.
第1に被試験コンピュータ本体装置に対して試験プログ
ラムをロードし実行結果を確認するためには、試験プロ
グラムロード装置及びシステム出力装置の接続が必須で
あり当該装置が接続される被試験本体装置I10インタ
ーフェース制御部は試験対象にはできないため、試験実
行上の大きな制約となる。First, in order to load a test program to the computer under test and check the execution results, it is essential to connect the test program loading device and the system output device, and the main device under test I10 to which this device is connected is required. Since the interface control unit cannot be tested, this is a major constraint on test execution.
第2に各被試験コンピュータ本体装置に対して高価な試
験ブOグラムロード装置及びシステム出力装置を個別に
設置接続する必要があり、試験コスト増大の大きな要因
となる。Second, it is necessary to separately install and connect an expensive test program load device and system output device to each computer main unit under test, which is a major factor in increasing testing costs.
11立旦j
本発明は、被試験コンピュータ本体装置に接続される試
験ファイルロード装置や試験実行結果出力装置等をすべ
てのコンピュータ本体装置に共用するようにして経済的
なコンピュータ本体試験を可能とした試験システムを提
供することを目的とする。11 Tatedanj The present invention enables economical computer testing by sharing the test file loading device, test execution result output device, etc. connected to the computer main device under test for all computer main devices. The purpose is to provide a testing system.
及」Jと」琢
本発明による被試験コンピュータ本体試験システムは、
被試験コンピュータ本体装置の試験システム構成パター
ンを生成する試験システム構成パターン生成手段と、こ
の生成された試験システム構成パターンに基づいて試験
用ファームウェア及び試験プログラムからなる試験用フ
ァイルを生成する試験用ファイル生、成手段と、この生
成された試験用ファイルを対応する被試験コンピュータ
本体装置ヘロードするロード手段と、試験実行結果情報
を受取ってこれを可視的表示として出力する出力手段と
を有し、前記試験システム構成パターン生成手段、試験
用ファイル生成手段、ロード手段及び出力手段を複数の
被試験コンピュータ本体装置に共用するよう構成したこ
とを特徴とする。The main body testing system for the computer under test according to the present invention is as follows:
A test system configuration pattern generation means that generates a test system configuration pattern of the computer under test, and a test file generator that generates a test file consisting of test firmware and a test program based on the generated test system configuration pattern. , a loading means for loading the generated test file into the corresponding computer under test main unit, and an output means for receiving test execution result information and outputting it as a visual display, The present invention is characterized in that the system configuration pattern generation means, the test file generation means, the loading means, and the output means are configured to be shared by a plurality of computer main body devices under test.
実施例 次に本発明について図面を参照して説明する。Example Next, the present invention will be explained with reference to the drawings.
第1図は本発明の実施例を示す試験システム構成図であ
る。本試験システムはセンタホストコンピュータ1と複
数の試験診断システム2−1〜2−にとから構成されて
いる。各試験診断システムは同一構成であり同一の動作
を行うので以下試験診断システム2−1について説明す
る。FIG. 1 is a configuration diagram of a test system showing an embodiment of the present invention. This test system is composed of a center host computer 1 and a plurality of test diagnosis systems 2-1 to 2-. Since each test diagnosis system has the same configuration and performs the same operation, the test diagnosis system 2-1 will be described below.
センタホスト1は、ホストコンピュータ本体3とファイ
ル装置4と、出力装置5と、入力装置6とから構成され
る。試験診断システム2−1は、テストサービスプロセ
ッサ13と、ローカルファイル14と1.試験用I10
装HD1〜[)n及び被試験コンピュータ本体装置15
とから構成され、テストサービスプロセッサ13と被試
験コンピュータ本体装置との間は試験診断インターフェ
ース16で接続され、被試験コンピュータ本体装置15
と試験用I10装置D1〜[)nとの間はI10インタ
ーフェース17−1〜17−nで接続される。The center host 1 is composed of a host computer main body 3, a file device 4, an output device 5, and an input device 6. The test diagnosis system 2-1 includes a test service processor 13, a local file 14, and 1. Test I10
equipment HD1 to [)n and the computer under test 15
The test service processor 13 and the computer main unit under test are connected by a test diagnosis interface 16, and the computer main unit under test 15 is connected to the test service processor 13 and the computer main unit under test.
and the test I10 devices D1 to [)n are connected by I10 interfaces 17-1 to 17-n.
ホストコンピュータ本体3とテストサービスプロセッサ
13との間は通信回線7−1で接続される。同様にホス
トコンピュータ3と各試験診断システム2−2〜2−に
との間は通信回線7−2〜7−にで接続される。ホスト
コンピュータ本体3上では試験ファイル生成ソフトウェ
ア8と試験実行結果編集ソフトウェア9とが実行される
。ファイル装置4には試験マスタライブラリ10、試験
結果情報ファイル11が格納される。テストサービスプ
ロセッサ13上では試験制御プログラム18が実行され
る。入力装置6にはシステム構成記述データ12が与え
られる。The host computer main body 3 and the test service processor 13 are connected through a communication line 7-1. Similarly, the host computer 3 and each test/diagnosis system 2-2 to 2- are connected through communication lines 7-2 to 7-. Test file generation software 8 and test execution result editing software 9 are executed on the host computer main body 3. The file device 4 stores a test master library 10 and a test result information file 11. A test control program 18 is executed on the test service processor 13. System configuration description data 12 is provided to the input device 6 .
このような試験システムにおいて本発明に示す試験動作
は次のように行われる。先ず第2図の動作フローを参照
するに、ホストコンピュータ本体3上で動作する試験フ
ァイル生成ソフトウェア8は、入力装置6より被試験コ
ンピュータ本体装置15のシステム構成記述データ12
を読み込み解析し、被試験コンピュータ本体装置15の
有するI10インターフェース17−1〜17−nに対
して、試験用110vt置D1〜D0の接続を指定した
試験システム構成パターンP1 (D1〜Dn)を生成
する。このとき被試験コンピュータ本体装置15に対す
るシステム構成記述データ12で接続指定される試験プ
ログラムロード装置とシステム出力装置とは各々試験用
I10装置[)i 、 Djに置換され試験システム構
成パターンP1 (Di〜Dn)が生成される。In such a test system, the test operation shown in the present invention is performed as follows. First, referring to the operation flow shown in FIG. 2, the test file generation software 8 running on the host computer 3 receives system configuration description data 12 of the computer under test 15 from the input device 6.
is read and analyzed, and a test system configuration pattern P1 (D1 to Dn) is generated that specifies the connection of the test 110vt devices D1 to D0 to the I10 interfaces 17-1 to 17-n of the computer under test 15. do. At this time, the test program load device and system output device specified for connection in the system configuration description data 12 for the computer under test 15 are replaced with the test I10 devices [)i and Dj, respectively, and the test system configuration pattern P1 (Di~ Dn) is generated.
次に試験ファイル生成ソフト8はPl (DI〜Dn
)に対応してファイル装置4に格納されている試験マス
タライブラリ10を参照し試験ファームウェアfp1と
試験プログラムTplを生成し、試験システム構成パタ
ーンPi (Di〜Dn)に対応する試験フッイルF
1 (fpl、 Tpt)を生成する。Next, the test file generation software 8 runs Pl (DI~Dn
), the test firmware fp1 and the test program Tpl are generated by referring to the test master library 10 stored in the file device 4, and the test film F corresponding to the test system configuration pattern Pi (Di to Dn) is generated.
1 (fpl, Tpt).
更に試験ファイル生成ソフトウェア8は試験t111t
lllプログラム18からのO−ド要求に応じて通信口
117−1を通じてテストサービスプロセッサ13に対
して試験ファイルF1 (flll、 TI)1)を
送信する。Furthermore, the test file generation software 8 is a test t111t.
In response to an O-do request from the llll program 18, the test file F1 (flll, TI) 1) is transmitted to the test service processor 13 through the communication port 117-1.
第3図の動作フローを参照するに、試験制御プログラム
18は試験ファイルF1 (fl)1. TI)1)
を受信するとこれをローカルファイル14に格納する。Referring to the operation flow in FIG. 3, the test control program 18 executes the test file F1 (fl)1. TI)1)
When received, it is stored in the local file 14.
更に試験制御プログラム18は、オペレータからの要求
等(より被試験コンピュータ本体装置15に対して試験
実行を起動する。Further, the test control program 18 starts test execution on the computer under test 15 based on a request from an operator, etc.
被試験コンピュータ本体装置15は試験診断インターフ
ェース16を通じてローカルファイル14より試験ファ
イルをロードし、試験プログラムTp1を実行する。試
験プログラムTp1の実行が終了すると試験制御プログ
ラム13は試験実行結果出力情報Rp1を試験プログラ
ムTI)1より受信し、ホス1−コンピュータ本体3に
対して送信する。The computer under test main unit 15 loads the test file from the local file 14 through the test diagnosis interface 16 and executes the test program Tp1. When the execution of the test program Tp1 is completed, the test control program 13 receives test execution result output information Rp1 from the test program TI)1 and transmits it to the host 1-computer main body 3.
第4図の動作フローを参照するに、試験結果編集ソフト
ウェア9は試験実行結果出力情報Rplを受信してこれ
を試験結果情報ファイル]1へ書込む。更に試験績!I
I!編集プログラム9は試験結果情報ファイル11より
試験実行結果出力情報Rplを取り出し編集し、出力装
置5を駆動してプリントアウトする。Referring to the operation flow shown in FIG. 4, the test result editing software 9 receives the test execution result output information Rpl and writes it to the test result information file]1. More test results! I
I! The editing program 9 takes out the test execution result output information Rpl from the test result information file 11, edits it, and drives the output device 5 to print it out.
発明の詳細
な説明したように本発明によれば、被試験コンピュータ
本体装置に対して試験ファイルをロードするローダv装
置と試験実行結果情報を出力する出力装置を集中共用化
することにより被試験コンピュータ本体装置に接続指定
される試験ファイルロード装置、試験実行結果出力装置
を試験用I10装置で代替することを可能とし試験上の
制約を無くした経済的なコンピュータ本体試験システム
を提供できるという効果がある。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, by centrally sharing the loader v device that loads test files into the main unit of the computer under test and the output device that outputs test execution result information, the computer under test It is possible to replace the test file loading device and test execution result output device that are specified to be connected to the main device with the test I10 device, and has the effect of providing an economical computer main body testing system that eliminates testing restrictions. .
第1図は本発明の実施例のブロック図、第2図は試験フ
ァイル生成ソフトウェアの動作フロー図、第3図は試験
制御ソフトウェアの動作フロー図、第4図は試験結果編
集ソフトウェアの動作フロー図である。
主要部分の符号の説明
1・・・・・・センターホストコンピュータ2−1〜2
−k・・・・・・試験診断システム4・・・・・・ファ
イル装置
5・・・・・・出力装置Figure 1 is a block diagram of an embodiment of the present invention, Figure 2 is an operational flow diagram of the test file generation software, Figure 3 is an operational flow diagram of the test control software, and Figure 4 is an operational flow diagram of the test result editing software. It is. Explanation of symbols of main parts 1... Center host computer 2-1 to 2
-k...Test diagnosis system 4...File device 5...Output device
Claims (1)
ンを生成する試験システム構成パターン生成手段と、こ
の生成された試験システム構成パターンに基づいて試験
用ファームウェア及び試験プログラムからなる試験用フ
ァイルを生成する試験用ファイル生成手段と、この生成
された試験用ファイルを対応する被試験コンピュータ本
体装置へロードするロード手段と、試験実行結果情報を
受取ってこれを可視的表示として出力する出力手段とを
有し、前記試験システム構成パターン生成手段、試験用
ファイル生成手段、ロード手段及び出力手段を複数の被
試験コンピュータ本体装置に共用するよう構成したこと
を特徴とするコンピュータ本体試験システム。A test system configuration pattern generation means that generates a test system configuration pattern of the computer under test, and a test file generator that generates a test file consisting of test firmware and a test program based on the generated test system configuration pattern. a loading means for loading the generated test file into a corresponding computer under test main unit; and an output means for receiving test execution result information and outputting it as a visual display; A computer main body testing system characterized in that a configuration pattern generating means, a test file generating means, a loading means, and an output means are configured to be shared by a plurality of computer main bodies under test.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60121931A JPH06100637B2 (en) | 1985-06-05 | 1985-06-05 | Computer main body test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60121931A JPH06100637B2 (en) | 1985-06-05 | 1985-06-05 | Computer main body test system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61280583A true JPS61280583A (en) | 1986-12-11 |
JPH06100637B2 JPH06100637B2 (en) | 1994-12-12 |
Family
ID=14823472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60121931A Expired - Lifetime JPH06100637B2 (en) | 1985-06-05 | 1985-06-05 | Computer main body test system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06100637B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01292270A (en) * | 1988-05-19 | 1989-11-24 | Tokyo Electron Ltd | Probe device |
JP2018018177A (en) * | 2016-07-25 | 2018-02-01 | 富士通株式会社 | Information processing device, information processing system, information processing device control program and information processing device control method |
-
1985
- 1985-06-05 JP JP60121931A patent/JPH06100637B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01292270A (en) * | 1988-05-19 | 1989-11-24 | Tokyo Electron Ltd | Probe device |
JP2018018177A (en) * | 2016-07-25 | 2018-02-01 | 富士通株式会社 | Information processing device, information processing system, information processing device control program and information processing device control method |
Also Published As
Publication number | Publication date |
---|---|
JPH06100637B2 (en) | 1994-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100375960C (en) | Method and apparatus for regulating input/output fault | |
WO2016082646A1 (en) | Interactive processing method and system of rail transportation vehicle debugging task information | |
JP2007164793A (en) | Distributed direct memory access means within data processing system | |
CN114996067A (en) | Configuration method and device of sequence generator suitable for chip verification | |
JPS61280583A (en) | System for testing computer main body | |
JPH09330243A (en) | Computer system | |
US7107490B2 (en) | IML-stream generated error insertion / FRU isolation | |
CN106970557B (en) | A kind of intelligence GPIB hub and its execute method | |
JPS6312300B2 (en) | ||
CN116227395B (en) | Simulation test method and device for digital chip and electronic equipment | |
JPS62271019A (en) | Software development system | |
TWI233034B (en) | Hierarchical software application system | |
CN115993975A (en) | Method for automatically releasing codes to be online and electronic equipment | |
JPH03130839A (en) | On-line simulation system | |
JP2000259435A (en) | Multioperating system, error information centralizing method and recording medium | |
JPH05181815A (en) | Control system | |
JPS60200334A (en) | Display device of electronic computer system | |
JPS61175831A (en) | Data equivalent controlling system | |
JP3158836B2 (en) | Workflow definition system | |
CN114692382A (en) | Management method and device for nuclear power simulation model development data and computer equipment | |
CN116930716A (en) | Chip low-power consumption verification method, system, chip and electronic equipment | |
JPS61145637A (en) | Single member processing system of plural members | |
JPH023847A (en) | Host link work station set up system | |
JPH0822347A (en) | Information transfer device | |
JPH03211626A (en) | Generation method for knowledge base in fault diagnostic expert system |