JPS61277221A - デイジタル・ゲ−ト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はゲートの入力ノイズ・マージンを増大させるこ
とができる回路装置に関する。

Ｂ、開示の概要 ゲート回路に組込まれ、そして大きな電源電圧を用いる
ことなく、ゲート回路に大きな入力ノイズ・マージンを
与えることができる回路装置について開示する。

Ｃ０従来の技術 ディジタル信号は通常２つの別個の論理値（例えば“０
”および“１”）を有する。しかし実際には、これらの
論理値の各々を表わすのに、１つの特定の電圧ではなく
、ある範囲のアナログ電圧が用いられる。それぞれの範
囲は使用する特定のディジタル論理技術によって決まる
０例えば、標準のトランジスタートランジスタ論理（Ｔ
ＴＬ）を用いた場合、論理“０”は例えばグラウンド電
圧すなわちゼロ電圧〜約十〇、ＳＶの比較的低レベルの
範囲の正のＤＣ電圧によって表わされ、論理“１”は一
般に＋２．４ｖ〜＋５ｖ電源電圧の高い電圧範囲によっ
て表わされる。これらの範囲相互間の最小電圧差、すな
わちｒｔ　Ｏｒｔと関連する最大電圧と、Ｅｌ　１　＃
ｊと関連する最小電圧との差はノイズ・マージンと呼ば
れる。したがって標準のＴＴＬではノイズ・マージンは
１．６ｖである。

エミッタ結合論理（ＥＣＬ）や標準外のＴＴＬのような
他の論理系では、もつと小さなノイズ・マージンを有す
る電圧範囲が用いられる。

電気的な環境では至る所にノイズが存在し、これはディ
ジタル装置それ自体の内部で発生することもあれば、装
置の外部のノイズ源から生じることもある。内部のノイ
ズ源としては、例えば、ゲートが一方のディジタル論理
状態から他方の論理状態にスイッチするときゲートそれ
自体によって発生され、ＲＦパルスあるいはスパイクと
してＤＣ電源線に伝えられるスイッチング・ノイズがあ
る。外部のノイズ源としては、例えば、アンテナとして
働く回路内導体に電流を誘起する電磁放射がある。他の
ノイズ源として、特に、リレーなどの電気機械的接点を
用いた回転系の装置などによって発生される電源線ノイ
ズがある。

大きな振巾のノイズ・パネルがゲートの入力に印加され
ると、ゲートはしばしば誤った出力レベルを発生する。

例えば、標準のＴＴＬインバータへの入力が０．６Ｖの
ような低電圧レベルにあって論理″０”を表わしている
ときに、ピーク振巾１．９ｖのノイズ・パルスがこの入
力に接続されたリードに一時的に現われると、ノイズ・
パルスの期間にこの入力に生じる総置圧は瞬時的に２゜
５ｖに増大する。１度総入力電圧が２．４ｖを超えると
、インバータはこの電圧を論理＃　Ｉ　Ｆ＃と解釈し、
瞬時的にその出力状態を“１″からＩｔ　ＯＩＩへ変え
る。この変化は誤ったものであり、このインバ・−夕の
下流に位置している回路に誤動作を引起すかも知れない
。

従来、ディジタル論理に対するノイズの影響を軽減する
ための技術として種々のものが提案されている。１つの
技術は、より大きな電源電圧を用い、論理（＃　１　＃
ｊを表わす電圧範囲全体を高い電圧の方にシフトさせて
ノイズ・マージンを増大させるものである。しかしこの
方法は各ゲートで消費する電力を増大させ、好ましくな
い、別の方法は、相補的な金属−酸化物一半導体（０Ｍ
Ｏ８）のような他のディジタル技術を用いることである
。０ＭＯ８技術は比較的狭い電圧範囲を有し、したがっ
てノイズ・マージンが大きい、ＣＭＯ５ｉ＊ＴＴＬより
も大きなノイズ・マージンを有するが、同じ電源電圧で
はＴＴＬよりもずっと低速である。

したがって０ＭＯ８は高速ディジタル論理の実施には適
していない。

したがって、比較的低い電源電圧で動作するゲ、−トの
ノイズ・マージンを増大させ、しかもそのゲートの動作
速度に実質的に悪影響を与えず且つ電源電圧の大きさを
増大させる必要のない回路装置が必要である。

Ｄ０発明が解決しようとする問題点 したがって本発明の目的は、ゲートの入力ノイズ・マー
ジンを増大させるための技術を提供することである。

他の目的はゲートに組込まれ、ゲートの動作速度をほと
んど低減することなく、また大きな電源電圧を必要とす
ることなく、ゲートの入力ノイズ・マージンを増大させ
るための回路装置を提供することである。

Ｅ０問題点を解決するための手段 本発明によれば、入力遷移の期間にゲートのノイズ・マ
ージンを増大させる回路がゲートに組込まれる。この回
路は、入力の任意の１つが状態を変えるとき、（例えば
論理“０”から論理１′１”への遷移を受けるときに、
ゲート内の入力スイッチング回路に流れる電流を瞬時的
に増大させる。

入力遷移の期間にこの電流の大きさを瞬時的に増大させ
ることにより、ステップ状の電圧変化が入力にはね返り
、すなわちこの電圧変化の効果が入力に伝わり、これに
より、入力遷移の期間にゲートのノイズ・マージンが瞬
時的に増大する。

具体的にいうと、本発明の良好な実施例では、電流源が
入力スイッチ回路からの電流をシンクする。ゲートへの
入力信号が所定の論理に従って変化するかどうかが別の
回路によって感知される。

その電流源と感知回路との間にフィードバック路が設け
られる。これらの入力の１つが状態を変えるとき、フィ
ードバック路は入力スイッチング回路から電流源にシン
クされる電流の大きさを瞬時的に増大させるように動作
し、電圧レベルを瞬時的に変える。この電圧変化は、そ
の状態を変えた入力に等測的にはね返る。入力が適正な
高電圧レベルまたは低電圧レベルに到達すると、フィー
ドバック路はもはや動作せず、電流およびはね反った電
圧共に通常の状態に戻る。

Ｆ、実施例 当業者にはやがて明らかになるように１本発明の教示は
ＮＡＮＤゲート、ＮＯＲゲートなどの多くの異なったデ
ィジタル・ゲート回、路に組込んで。

これらのゲートの入力ノイズ・マージンを増大させるの
に使用しうるが、説明および図面の簡明化のため、イン
バータを用いた簡単なディジタル回路を例にとって本発
明を説明する。

ＴＴＬ論理におけるように、比較的低い値の正電圧範囲
を用いて論理ｔｔ　Ｏ＋ｔを表わし、それよりも高い正
電圧範囲を用いて論理ａ　１　ｎを表わす論理レベルは
、しばしば“グラウンド・アップ”レベルと呼ばれる。

反対に、比較的低い値の負電圧範囲（グラウンド電圧す
なわちゼロ電圧〜−０゜６Ｖ）を用いて論理“１”を表
わし、それよりも大きな負電圧範囲（例えば−２，４ｖ
〜−５Ｖ）を用いて論理“０”を表わす論理レベルはし
ばしば１１グラウンド・ダウン・レベル”と呼ばれる。

グラウンド・ダウンおよびグラウンド・アップの論理レ
ベルのいずれの場合も、それぞれの２つの電圧範囲のう
ちの正側の電圧範囲が常に論理“１″を表わすのに用い
られる。

図は本発明の教示を組込んだインバータ・ゲート１の回
路図を示している。このインバータは例えば、グラウン
ド・アップ・ディジタル・レベルを用いたディジタル装
置とグラウンド・ダウン・ディジタル・レベルを用いた
ディジタル装置との間のインタフェースとして使用され
る。

グラウンド・アップ・ディジタル入力信号Ａは入力３に
印加され、反転されたグラウンド・ダウン出力信号Ｘは
出力９に現われる。以後明らかとなるように、入力信号
が低レベル（論理（（０＄７　）のとき出力９に高イン
ピーダンス状態を与える場合は、グラウンド・アップ高
電圧レベルすなわち論理ｕ　１　ｕを高インピーダンス
・エネーブル（高Ｚエネーブル）入力６に印加すること
ができる。

インバータ１は相互接続された４つの別々の回路よりな
る。すなわち、トランジスタ２ｏ、３０を有する入力電
流スイッチ回路４と、トランジスタ４０．５０及びフィ
ードバック路４３を有し、インバータ・ゲートのノイズ
・マージンを増大させる回路５と、トランジスタ６０．
７ｏを有し、電圧レベル変換およびバッファ機能を与え
る回路７と、トランジスタ８０．９０を有する出力バッ
ファ回路８とである。すべてのトランジスタはＮＰＮ型
である。

回路４において、入力信号Ａは入力３、ダイオード２３
、プル・アップ抵抗２１を経てトランジスタ２０のベー
スに印加される。入力６に現われる高インピーダンス・
エネーブル信号はトランジスタ３０のベースに直接印加
される。トランジスタ２０．３０のコレクタは一緒に接
続され、抵抗３１を介して正の供給電圧＋Ｖに接続され
る。トランジスタ２０．３０のエミッタは一緒に接続さ
れ、抵抗３５を介して回路５のノード４２に接続される
。トランジスタ２０．３０は入力電流スイッチとして働
く。後述するように、この電流スイッチはインバータの
入力３．６に現われる信号の所定の論理機能に従って動
作する。

回路５において、ノード４２は抵抗３７．４１の一端に
接続されると共にトランジスタ５０のベースに接続され
る。抵抗３７の他端は負の供給電圧−■に接続される。

トランジスタ５０のコレクタは抵抗５３を介してグラウ
ンドに接続されると共に、フィードバック路４３を介し
てトランジスタ４０のベースに接続される。トランジス
タ４０のコレクタは抵抗４１の他端に接続され、このト
ランジスタＡのエミッタはショットキ・ダイオード４５
を介して負の供給電圧−■に接続される。

トランジスタ４０は回路４０内の入力電流スイッチに対
する電流シンクを与える。トランジスタ４０によってシ
ンクされる電流量は、フィードバック路４３に現われて
トランジスタ４０のベースに印加される信号によって制
御される０回路５の出力はトランジスタ５０のエミッタ
から取出され、回路７のトランジスタ６０のベースに直
接供給される。

回路７において、トランジスタ６ｏのエミッタは負の供
給電圧−■に接続され、コレクタはトランジスタ７０の
ベースに接続されると共に、抵抗６３を介して正の供給
電圧＋Ｖに接続される。トランジスタ７０のコレクタは
グラウンドに接続され、そのエミッタは回路８のトラン
ジスタ８０．９０のベースに接続されると共に、抵抗７
５を介して負の供給電圧−■に接続される。

回路８において、トランジスタ８０．９０は駆動能力を
高めるため並列に接続されている。これらのトランジス
タのコレクタは共にグラウンドに接続され、エミッタは
リード９３により苅通接続されて出力９に接続されると
共に、ダイオード８３を介して負の供給電圧−Ｖに接続
されている。

本発明においては１回路５、特にトランジスタ４ｏ、５
ｏおよびフィードバック路４３によって、インバータ１
の入力ノイズ・マージンが増大される。ここで、このイ
ンバータがどのように動作するか、また、特に回路５が
どのように入力ノイズ・マージンを増大させるかを説明
するため、先ずインバータの静的動作、すなわち、フィ
ードバック路が働かないときの動作について説明する。

その後に、インバータが入力遷移の期間に、すなわち、
フィードバック路が働くときにどのように動作するかに
ついて説明する。

！皇１１１ 説明のため、入力３の入力信号Ａおよび入力６の高イン
ピーダンス、エネーブル信号が共に低レベル、すなわち
グラウンド電圧〜（グラウンド電圧＋ダイオードの電圧
降下よりも小さな電圧）のレベルにあるものとする。こ
の場合両方のトランジスタ２０．３０はオフ（非導通）
である、抵抗３７．４１の値を適正に選択した場合、ノ
ード４２の電圧はトランジスタ５０をオンにするのに不
十分となる。したがってトランジスタ５０はオフのまま
である。しかし抵抗５３．トランジスタ４０のベース・
エミッタ接合、ショットキ・ダイオード４５を介して負
の供給電圧−■へベース電流が流れる。したがってトラ
ンジスタ５０のコレクタに現われる負電圧は負の供給電
圧−■からショットキ・ダイオード４５の約０．６ｖの
電圧降下およびトランジスタ４０のベース・エミッタ接
合の約０．７Ｖの電圧降下を差引いた大きさの値を有す
る。抵抗３７の一端およびショットキ・ダイオード４５
の一端が同じ電位に接続されているから、トランジスタ
４０のコレクタとエミッタ間には電圧が現われない、結
果として、トランジスタ４０はオフであり、フィードバ
ック路４３は働かない、抵抗３５．３７．４１には電流
が流れない。

トランジスタ５０がオフの場合、そのエミッタに現われ
る電圧は負の供給電圧−Ｖであり、トランジスタ６０は
オフである。この状態では、トランジスタ７０のベース
には抵抗６３を介して正電圧＋Ｖが印加されるからトラ
ンジスタ７０はオンである。トランジスタ７０のエミッ
タの電圧はほぼグラウンド電圧になる、実際には、−ｖ
ｏＦｉ飽和の値（通常約−〇、２ｖに等しい）になる。

このエミッタ電圧がトランジスタ８０．９０のベースに
加わると、これらのトランジスタはオンになり、出力９
は低インピーダンス状態になる。したがって、２つの負
電圧の間で変化する出力９のグラウンド・ダウン電圧レ
ベルは論理“１”レベルを表わす小さな負の値となる。

この場合ダイオード８３は逆バイアスされ、非導通であ
る。

次に、入力３の信号Ａまたは入力６の信号が高レベルす
なわち論理レベル“１”になると、トランジスタ２０ま
たは３ｏのベース電圧が上昇し、対応するトランジスタ
が導通する。結果として、抵抗３５．３７．４１の値に
よ−って決まるノード４２の電圧が上昇し、トランジス
タ５０が導通する。したがってトランジスタ５０のコレ
クタ電圧はフィードバック路４３によりトランジスタ４
０をオフに保つに十分な程度に負である。トランジスタ
５０が導通しているとき、そのエミッタに現われる電圧
はトランジスタ６０をオンにする。トランジスタ６０が
導通しているとき、そのコレクタ電圧は大きな負の値で
ある、すなわち−Ｖ＋ｖｃＥ飽和である・結果として・
０の電圧はトランジスタ７０をオフに保つ。したがって
トランジスタ７０のエミッタ電圧はほぼ一層になる。こ
のときトランジスタ８０．９ｏはオフである。したがっ
て出力９は高インピーダンス状態にあり、出力９のグラ
ウンド・ダウン電圧レベルは論理“０”を表わす大きな
負の値になる。

入力゛　　　の 説明のため、いま、入力６の高インピーダンス・エネー
ブル入力が低レベルで、入力３の入力信号Ａが高レベル
から低レベルに変化しつつあるものと仮定する。この遷
移期間にトランジスタ２０の導通度が低下し、抵抗３５
に流れる電流が減少する。抵抗３７．４１のため、ノー
ド４２の電圧は負方向に増大し、トランジスタ５０の導
通度も益々低下する。結果として、トランジスタ５０の
コレクタの負電圧が減少する、すなわちグラウンド電圧
に向けて正方向に上昇する。ノード４２の電圧は負の供
給電圧−■に関していぜんとして正である。したがって
トランジスタ５０のコレクタ電圧がフィードバック路４
３を介してトランジスタ４０のベースに与えられると、
トランジスタ４゜は導通し始める。トランジスタ４０が
導通し始めると、トランジスタ４０は直ちに、抵抗３５
．４１を通って流れる電流をシンクする。これにより、
ノード４２の電圧は一層負方向に増大する。結果として
、トランジスタ５０のベース電圧は更に減少する。この
ベース電圧の減少はトランジスタ４０のベース電圧を更
に増大させ、トランジスタ４０のコレクタ電流を増し、
ノード４２の電圧を一層負方向に減少させる。このプロ
セスはトランジスタ５０の導通が停止するまで続く、ト
ランジスタ５０の導通が停止したとき、ノード４２の電
圧は一層の値になり、トランジスタ４ｏは導通を停止し
、フィードバック路はもはや働かない。

高レベルから低レベルへの入力遷移の期間にトランジス
タ５０の導通度がやや下がると、トランジスタ４０と５
０の間のフィードバック路４３のために、トランジスタ
４０が瞬時的にオン状態に強制される。このため、トラ
ンジスタ５０は急速にオフになり、トランジスタ５０の
エミッタ電圧（トランジスタ６０のベースに印加される
電圧）に下向きのステップ状の変化を生じる。ノード４
２にも、同様のステップ状の変化、すなわち下向きのレ
ベル・シフトが生じる。抵抗３５．３７゜４１の値を適
当に選択することにより、ノード４２では約５００ｍＶ
のステップ状変化が生じ、トランジスタ６０のベースで
は約２００ｍＶのステップ状変化が生じるように設定で
きる。ノード４２に生じるこの５００ｍＶのステップ状
変化はトランジスタ２０を介してインバータ１の入力３
にはね反り、約５００ｍＶだけインバータの入力ノイズ
・マージンを増大させる。このノイズ・マージンの増大
はゲートに印加される電源電圧を大きくすることなく達
成される。加えて、インバータ１に回路５を組込んでも
、インバータの最大動作速度にほとんど影響しない。

フィードバック路は低レベルから高レベルへの入力信号
Ａの遷移期間にも・同様に動作する。すなわち、入力Ａ
が上昇し始めると、トランジスタ２０は導通し始める。

その前の状態ではトランジスタ２０．３０．４０．５０
．６０はすべて非導通である。トランジスタ５０は導通
していないが。

トランジスタ４０のベース・エミッタ接合は順バイアス
されており、抵抗５３、トランジスタ４０のベース・エ
ミッタ接合を介してベース電流が流れている。トランジ
スタ２０が導通し始めると。

抵抗３５に電流が流れ始め、ノード４２の電圧が正方向
に上昇する。結果として、トランジスタ５０のベース電
圧が上昇する。これによりトランジスタ５０は導通し始
める。また、ノード４２の電圧が−Ｖから正方向に上昇
すると、抵抗４１、トランジスタ４０を介してコレクタ
電流が流れ始める。トランジスタ４０のこの電流はノー
ド４２の電圧を更に上昇させ、トランジスタ５０を一層
導通させる。したがってトランジスタ５０のコレクタ電
圧は減少し、フィードバック路４３により、トランジス
タ４０を最終的にオフにする。トランジスタ４０と５０
の間のフィードバック路４３の結果として、トランジス
タ４ｏは低レベルから高レベルへの遷移期間に瞬時的に
オンになり、トランジスタ５０のエミッタ電圧に約２０
０ｍＶの上向きのステップ状変化が生じる。加えて、ノ
ード４２の電圧には５００ｍＶ程度の上向きのステップ
状変化が生じる。この５００　ｍ　Ｖのステップ状変化
は導通トランジスタ２０を介してインバータの入力には
ね反り、再びインバータのノイズ・マージンを増大させ
る゛。抵抗３５．３７の値を適当に選ぶことにより、低
レベルから高レベルへの遷移期間にトランジスタ４０．
５０がラッチ・アップすることはない。

本発明の教示を使用して種々のゲートの入力ノイズ・マ
ージンを増大させうろことは当業者には容易に理解され
よう。本発明は簡単なインバータに限らず、任意の多入
力ゲートに組込むことができる。すなわち、回路４は簡
単な２入力端子スイツチに限定され条必要はなく、複数
の別々の入力を持つことができる。その場合各人力は、
トランジスタ２０のような入力トランジスタ、抵抗２１
のようなプル・アップ回路、および入力ダイオードを持
つであろう。上述のインバータと同様に、入力電流スイ
ッチの状態は入力ディジタル信号の所定の論理（プール
）関数によって制御される。

インバータの電流スイッチは非常に簡単な論理関数に従
って動作するが、多入力ゲートで用いる入力電流スイッ
チはＡＮＤ、ＯＲのような比較的簡単な論理や、あるい
はもつと複雑な論理に従って動作しうる。更に、出力段
の回路７．８は、上述したグラウンド・ダウン・レベル
でなく、他の任意の出力電圧レベルを与えるように周知
の回路技術を用いて容易に設計変更できよう。

゛Ｇ０発明の効果 本発明によれば、電源電圧を大きくすることなく、簡単
に入力ノイズ・マージンを増大させることができる。

【図面の簡単な説明】

添付図は本発明の実施例である。 １・・・・インバータ、３・・・・信号入力、４・・・
・入力電流スイッチ回路、５・・・・ノイズ・マージン
増大回路、７・・・・レベル変換／バッファ回路、８・
・・・出力バッファ回路。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名）

Claims (1)

1. 【特許請求の範囲】 ディジタル入力信号を受取る入力端子およびノードを有
   し、上記入力信号に応答して上記ノードに電流を流す入
   力論理ゲート手段と、 上記電流を変えるための制御入力を有する、上記ノード
   に接続された電流制御手段と、 上記ノードに接続された入力端子、上記制御入力に接続
   されたフィードバック端子、および論理信号端子を有し
   、上記ノードの電圧に応答して、上記入力信号の第１の
   ディジタル論理レベルから第２のディジタル論理レベル
   への遷移期間に上記電流を瞬時的に増大させるように上
   記電流制御手段を制御すると共に、上記論理信号端子に
   論理信号を発生する手段と、 を有するディジタル・ゲート回路。