JPS61274312A - Compound semiconductor device - Google Patents
Compound semiconductor deviceInfo
- Publication number
- JPS61274312A JPS61274312A JP10209685A JP10209685A JPS61274312A JP S61274312 A JPS61274312 A JP S61274312A JP 10209685 A JP10209685 A JP 10209685A JP 10209685 A JP10209685 A JP 10209685A JP S61274312 A JPS61274312 A JP S61274312A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- buffer layer
- island
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【発明の詳細な説明】
(ト)産業上の利用分野
この発明は、高速マイクロ波素子として利用できる化合
物半導体装置に関する。化合物半導体基板の上に高抵抗
の薄膜結晶層を形成し、その上に高移動度の動作層を作
製して半導体装置とする。DETAILED DESCRIPTION OF THE INVENTION (g) Industrial Application Field This invention relates to a compound semiconductor device that can be used as a high-speed microwave device. A high-resistance thin film crystal layer is formed on a compound semiconductor substrate, and a high-mobility active layer is formed on the thin film crystal layer to form a semiconductor device.
この内、高抵抗の薄膜結晶層を形成する方法が、本発明
によって与えられる。Among these, a method of forming a thin film crystal layer with high resistance is provided by the present invention.
(イ)従来の技術
半導体デバイスは、一般に半絶縁性基板の上に、高移動
度の動作層をエピタキシャル成長して作製する。動作層
と基板の間にバッファ層を設ける事もある。これは、基
板の中に含まれる格子欠陥などを動作層の中へ導入しな
いためである。(a) Prior Art Semiconductor devices are generally manufactured by epitaxially growing a high-mobility active layer on a semi-insulating substrate. A buffer layer may be provided between the active layer and the substrate. This is to prevent lattice defects contained in the substrate from being introduced into the active layer.
エピタキシャル成長によって、バッファ層、動作層を形
成する場合、これらの薄膜と基板との間の格子整合が重
要である。つまり、両者の結晶の格子定数が等しくなけ
ればならない。When forming a buffer layer and an active layer by epitaxial growth, lattice matching between these thin films and the substrate is important. In other words, the lattice constants of both crystals must be equal.
動作層は、電子又は正孔の移動度が高く、これらキャリ
ヤの密度が高い、という事が望まれる。It is desired that the active layer has high electron or hole mobility and high density of these carriers.
基板は、絶縁性の高い方がよい。導電性があると、素子
間を絶縁する事ができないからである。It is better for the substrate to have high insulating properties. This is because conductivity makes it impossible to insulate between elements.
現在、良好な絶縁性基板材料として存在するものは、S
i 1GaAs 5InPのみである。これ以外の■−
V族化合物は、半絶縁性基板にする事ができない。At present, the material that exists as a good insulating substrate material is S
i 1GaAs 5InP only. Other than this -
Group V compounds cannot be used as semi-insulating substrates.
I nAsやI nSbは、高移動度を有する化合物半
導体であるが、これを半絶縁性にすることができない。Although InAs and InSb are compound semiconductors having high mobility, they cannot be made semi-insulating.
このため、InAs 、 InSb自身を基板として、
この上に動作層を作製する、という事はできない。Therefore, using InAs or InSb itself as a substrate,
It is not possible to create an active layer on top of this.
Ino、53Gao、u Asは高移動度を有する混晶
である。しかも、発光素子、受光素子としても価値が高
い。この組成自体で高抵抗基板を作ることはできない。Ino, 53Gao, uAs are mixed crystals with high mobility. Moreover, it is highly valuable as a light emitting element and a light receiving element. A high resistance substrate cannot be made with this composition itself.
そこで、これを使った電界効果トランジスタ(FET)
を作製する時は、半絶縁性InPを基板として使用する
。InPは、Ino、53Gao、4y Asと格子定
数が等しく、しかも高抵抗にする事ができるからである
。Therefore, a field effect transistor (FET) using this
When fabricating this, semi-insulating InP is used as a substrate. This is because InP has the same lattice constant as Ino, 53Gao, and 4yAs, and can be made to have high resistance.
基板の上に動作層を形成する場合、基板表面に於ける結
晶欠陥や汚染を動作層内に持ちこまないようにするため
に、バッファ層を動作層と基板の間に介在させる事が多
い。バッファ層は基板と同一組成の半導体結晶層である
か、又は基板と異なるが、同一の格子定数を持つ半導体
結晶層である。When forming an active layer on a substrate, a buffer layer is often interposed between the active layer and the substrate in order to prevent crystal defects and contamination on the substrate surface from being brought into the active layer. The buffer layer is a semiconductor crystal layer having the same composition as the substrate, or a semiconductor crystal layer different from the substrate but having the same lattice constant.
バッファ層は高抵抗であることが望ましい。It is desirable that the buffer layer has high resistance.
第4−図にIno 、53 Gao、47Asを動作層
とすルF’lli:Tの断面図を示す。半絶縁性のIn
P基板21の上に、バッファ層22が形成され、その上
にIn6.5aGa (1,47A!1の動作層23が
形成される。FIG. 4 shows a cross-sectional view of a cell F'lli:T in which Ino, 53 Gao, and 47 As are used as active layers. Semi-insulating In
A buffer layer 22 is formed on the P substrate 21, and an active layer 23 of In6.5aGa (1,47A!1) is formed thereon.
FETにするため、動作層23の上に、ソース電極ある
いはドレイン電極とすべきオーミック接合型Wi24.
24、及びゲート電極として用いるショットキー接合電
極25が設けられている。In order to form an FET, an ohmic junction type Wi 24. which is to be used as a source electrode or a drain electrode is placed on the active layer 23.
24, and a Schottky junction electrode 25 used as a gate electrode.
バッファ層22は、比較的高抵抗であって、動作層23
にのみ選択的に電流が流れるようにする。The buffer layer 22 has a relatively high resistance, and the operating layer 23
Allows current to flow selectively only to
例えば、バッファ層22としてはP型InP層、P型I
n00s3Gao、47As層、A[o−4aIno、
52As層のいずれかが用いられる。これらは、いずれ
も基板や動作層と格子整合している。For example, as the buffer layer 22, a P-type InP layer, a P-type I
n00s3Gao, 47As layer, A[o-4aIno,
52As layer is used. All of these are lattice matched to the substrate and the active layer.
動作層23の室温での電子移動度は、7000〜180
00Q12/Vsecである。バッファ層22の室温で
の電子移動度は1000α27Vsecである。°バッ
ファ層が十分高抵抗であることが分る。The electron mobility of the operating layer 23 at room temperature is 7000 to 180
00Q12/Vsec. The electron mobility of the buffer layer 22 at room temperature is 1000α27Vsec. It can be seen that the buffer layer has a sufficiently high resistance.
バッファ層に用いたInP層は、通常n型半導体で、高
い電子移動度(2000〜4000cm2/Vsec
)を有する。Ino、53cao、47 As層も、
通常はn型で、高い電子移動度を有する。The InP layer used for the buffer layer is usually an n-type semiconductor with high electron mobility (2000 to 4000 cm2/Vsec
). Ino, 53cao, 47 As layers also,
It is usually n-type and has high electron mobility.
これらのn型半導体をバッファ層にするためには、高抵
抗化する必要がある。このため、Zn、Be。In order to use these n-type semiconductors as a buffer layer, it is necessary to increase the resistance. For this reason, Zn, Be.
Mgなどのp型不純物を、これらの層にドーピングする
。p型不純物によって深いアクセプタ準位が形成され、
電子移動度が減少し、キャリヤとしての電子数も減少す
る。このため、抵抗が高くなシ、p型半導体となる。These layers are doped with p-type impurities such as Mg. A deep acceptor level is formed by the p-type impurity,
Electron mobility decreases and the number of electrons as carriers also decreases. Therefore, it becomes a p-type semiconductor with high resistance.
しかしながら、これらのp型不純物は、バッファ層の上
へさらに動作層を形成する際に、動作層の中へ固相内拡
数する。p型不純物が動作層内へ拡散するから、この層
での電子移動度を減少させ、FETの電気的特性を大き
く損う。However, these p-type impurities expand into the active layer in the solid phase when the active layer is further formed on the buffer layer. Since the p-type impurity diffuses into the active layer, it reduces the electron mobility in this layer and greatly impairs the electrical characteristics of the FET.
また、結晶成長装置内でp型不純物を用いると、結晶成
長装置内をp型不純物で汚染することになる。Furthermore, if p-type impurities are used in the crystal growth apparatus, the inside of the crystal growth apparatus will be contaminated with the p-type impurities.
動作層へ及ぼす影響と、結晶成長装置内へ及゛ぼす影響
とから、p型不純物をInP 、 InGaAs にド
ープしてバッファ層にするという従来の方法は、必ずし
もすぐれたものとはいえない。The conventional method of doping InP or InGaAs with p-type impurities to form a buffer layer cannot necessarily be said to be superior because of the influence it has on the active layer and the inside of the crystal growth apparatus.
パ’/77層として、Al o、4s InO,s+
Asを用いれば、p型不純物をドーピングすることなく
、高抵抗なバッファ層を形成することができる。これは
、Ino、53Gao、47 Asと同一の格子定数を
持っており、格子整合することができる。As Pa'/77 layer, Al o, 4s InO, s+
If As is used, a high-resistance buffer layer can be formed without doping with p-type impurities. This has the same lattice constant as Ino, 53Gao, and 47As, and can be lattice matched.
しかし、このバッファ層は製作技術上の難点がある。However, this buffer layer has some technical difficulties in manufacturing.
まず、動作層の原料であるIn1Ga、 As 以外
にAlが必要になる。このため結晶成長装置の構成が複
雑になる。First, Al is required in addition to In1Ga and As, which are the raw materials for the active layer. Therefore, the structure of the crystal growth apparatus becomes complicated.
次に、バッファ層、動作層ともに三元混晶であるため、
格子整合条件を相互に制御する必要がある。このため成
長技術が複雑化する。Next, since both the buffer layer and the active layer are ternary mixed crystals,
It is necessary to mutually control lattice matching conditions. This complicates the growth technology.
第三に、Adは極めて酸化されやすい元素であるため、
バッファ層表面に酸素が蓄積される。との酸素が動作層
内に拡散すると、動作層内に電子トラップを形成する。Thirdly, since Ad is an element that is extremely easily oxidized,
Oxygen accumulates on the surface of the buffer layer. When oxygen diffuses into the active layer, it forms electron traps within the active layer.
電子トラップの存在は、動作層内の電子移動度を減少さ
せ、FET特性を低下させる。The presence of electron traps reduces electron mobility within the active layer and degrades FET characteristics.
このような理由で、バッファ層として、Alo、4s
Ino、52As層を用いるという従来の方法も、必ず
しも最適のものとは言えない。For this reason, Alo, 4s is used as a buffer layer.
The conventional method of using Ino, 52As layers is also not necessarily optimal.
以上に述べたものは、動作層がIno、53Gao、4
y Asの場合についてである。The ones described above have operating layers of Ino, 53Gao, 4
This is about the case of yAs.
動作層が、これよりも高移動度を有するIn工Ga、−
、As(x > 0.53 )やI nAsなどの場合
については、これらと同一の格子定数を有する半絶縁性
半導体基板は存在しない。The active layer is In-Ga having a higher mobility than this, -
, As (x > 0.53), InAs, etc., there is no semi-insulating semiconductor substrate having the same lattice constant as these.
ゆえに、In、Ga As(x > 0.53 )や
I nAsを動 −3m
作層とするFETを作製するには、前述の場合より、さ
らに一層難しい問題がある。現在のところ2つの解決策
が提案されている。Therefore, in order to fabricate an FET using In, GaAs (x > 0.53), or InAs as a dynamic -3m layer, there are even more difficult problems than in the case described above. Two solutions are currently proposed.
(1)ひとつは基板に半絶縁性のInP又はGaAsを
用い、バッファ層は、In、P、Asの組成又はIn%
Ga、Asの組成を連続的に少しずつ変えてゆき、格子
定数を基板のそれに等しいものから、動作層のそれに等
しいものへと変化させてゆく、ということである。(1) One uses semi-insulating InP or GaAs for the substrate, and the buffer layer has a composition of In, P, As or In%
This means that the composition of Ga and As is continuously changed little by little, and the lattice constant is changed from one that is equal to that of the substrate to one that is equal to that of the active layer.
組成比の変化は、分子線エピタキシーを用いて行うこと
ができる。The composition ratio can be changed using molecular beam epitaxy.
(2)動作層と同じ格子定数を持つ半絶縁性基板が得ら
れないから、同じ格子定数を持つ導電性基板を用いる。(2) Since a semi-insulating substrate having the same lattice constant as the active layer cannot be obtained, a conductive substrate having the same lattice constant is used.
そして、この上に高抵抗のバッファ層を高抵抗化するの
である。動作層がI nAsであれば、例えば、基板も
導電性のI nAsを用いる。この上に格子定数が一致
する絶縁性のバッファ層をエピタキシャル成長させる。Then, on top of this, a high resistance buffer layer is made to have a high resistance. If the active layer is made of InAs, then the substrate is also made of conductive InAs, for example. An insulating buffer layer having a matching lattice constant is epitaxially grown on this layer.
しかし、これらの提案は未だ成功しているとはいえない
。(1)のバッファ層の組成を少しづつ変化してゆく、
という手法は成長技術を複雑化し、現在のところ成功し
ていないのである。また、バッファ層を高抵抗化するた
め、p型不純物をドーピングしなければならないが、こ
れが拡散に、よって、動作層に入シ、電子移動度を下げ
るように働く。However, these proposals have not yet been successful. (1) Gradually changing the composition of the buffer layer,
This method complicates the growth technology and has not been successful to date. Furthermore, in order to increase the resistance of the buffer layer, it is necessary to dope p-type impurities, which diffuse into the active layer and work to lower electron mobility.
前記(2)の方法は、バッファ層を高抵抗にするためp
型不純物をドーピングしなくてはならない。In method (2) above, p is used to make the buffer layer high in resistance.
Type impurities must be doped.
そうすると、これらが動作層へ拡散し、電子移動度を下
げる、という問題がある。Then, there is a problem that these diffuse into the active layer and reduce electron mobility.
以上に説明したものはバッファ層を作るための従来技術
である。What has been described above is a conventional technique for making a buffer layer.
動作層を作るための従来技術についても少し説明をする
。We will also briefly explain the conventional techniques for creating the operating layer.
例えば、InP基板の上に、これと格子定数の異なるG
aAsとI nAsとを交互に、層状にエピタキシャル
成長させる、という事が提案されている。これはバッフ
ァ層ではなく、低抵抗、高移動度の動作層とするためで
ある。分子線エピタキシャルによって、「層状にJ G
aAsとInAsとを交互に成長させる。層状に、とい
う事が重要である。これは、基板表面の方向にx1Y軸
、垂直な方向にZ軸をとった時、組成がZ座標にのみよ
っておシ、x1Y座標にはよらない、という事である。For example, G with a different lattice constant is placed on an InP substrate.
It has been proposed to epitaxially grow aAs and InAs alternately in layers. This is because it is not a buffer layer but an active layer with low resistance and high mobility. By molecular beam epitaxial
AAs and InAs are grown alternately. What is important is that it is layered. This means that when the x1Y axis is taken in the direction of the substrate surface and the Z axis is taken in the direction perpendicular to the substrate surface, the composition depends only on the Z coordinate and does not depend on the x1Y coordinate.
表面に平行な方向に、一様にGaAsが成長し、同じ高
さの層になっている。この上に、一様にInAsの層を
成長させるのである。GaAs grows uniformly in a direction parallel to the surface, forming layers of the same height. On top of this, a layer of InAs is uniformly grown.
分子線エピタキシャル装置の中で、マニピュレータを回
転させ、適当な温度に基板を加熱し、゛分子線源の温度
も厳格に制御する必要がある。In the molecular beam epitaxial apparatus, it is necessary to rotate a manipulator to heat the substrate to an appropriate temperature, and to strictly control the temperature of the molecular beam source.
このように層状にエピタキシャル成長させるものは、G
aAsとAlAsの超格子構造をGaAs基板の上に成
長させて高速のFETを作製するためにも既に行われて
いる。この場合はGaAs層にのみSiをドープし、動
作層の電子密度を高めるのが目的である。What is grown epitaxially in layers in this way is
A superlattice structure of aAs and AlAs has already been grown on a GaAs substrate to fabricate a high-speed FET. In this case, the purpose is to dope only the GaAs layer with Si to increase the electron density of the active layer.
いずれにしても、これらは層状でなければならなかった
。In any case, these had to be layered.
しかし、実際には層状に多数枚の薄膜をエピタキシャル
成長させるのは難しい。However, in reality, it is difficult to epitaxially grow a large number of thin films in layers.
紗1 本発明が解決しようとする問題点本発明の目的は
、化合物半導体FETに於て、前記のバッファ層形成の
問題点を解決することである。すなわち、動作層と基板
の格子定数が異なっていても、動作層は欠陥が少なく高
電子移動度の層であシ、バッファ層は高抵抗でしかもp
型不純物をドーピングする必要がない、というようなも
のである。Gauze 1 Problems to be Solved by the Present Invention An object of the present invention is to solve the above-mentioned problems in forming a buffer layer in a compound semiconductor FET. In other words, even if the active layer and the substrate have different lattice constants, the active layer must be a layer with few defects and high electron mobility, and the buffer layer must be a layer with high resistance and p
There is no need to dope type impurities.
に)問題を解決するための手段
本発明は、バッファ層として、種類の異なる化合物半導
体を、交互に0.1〜30原子層分づつ島状に結晶成長
させた高抵抗層を用いる。B) Means for Solving the Problems The present invention uses, as a buffer layer, a high-resistance layer in which crystals of different compound semiconductors are grown alternately in island shapes of 0.1 to 30 atomic layers.
種類の異なる化合物半導体を層状に成長させて超格子を
作るという手法は既に述べたように公知である。As mentioned above, the method of forming a superlattice by growing different types of compound semiconductors in layers is well known.
本発明では、層状ではなく「島状」に成長させる。これ
が重要な点である。これまで、エビタキシャμ層を島状
に形成する、という事は行われていなかった。In the present invention, the growth is performed not in a layered manner but in an "island shape". This is the important point. Until now, it has not been done to form the Ephitaxia mu layer in the form of islands.
適当な言葉がないので、ここでは島状という。For lack of a better word, we call it island-like.
しかし、これは技術用語として定義している概念ではな
く、本発明者が名づけたものである。However, this is not a concept defined as a technical term, but a name given by the inventor.
基板の2辺に沿ってX1Y軸をとシ、これに直角にZ軸
をとる。層状に成長する、ということは、既に述べたよ
うに、ある組成のものがxY方向には一様に形成されて
いる、という事である。The X1 and Y axes are taken along the two sides of the board, and the Z axis is taken at right angles to these. As mentioned above, growing in a layered manner means that a layer of a certain composition is formed uniformly in the x and y directions.
二種類の化合物半導体をA、Bとする。これはZ軸方向
にZl、Z2、Z3・・・・を境界として交代する。す
なわち、X、Y座標に関係なく
z=z NzA
I
Z = ZNZ B
z =: Z2〜Z3A
というように交代するのが層状ということである。Let A and B be two types of compound semiconductors. This alternates in the Z-axis direction with Zl, Z2, Z3, . . . as boundaries. That is, the layered structure alternates as follows: z=z NZA I Z = ZNZ B z =: Z2 to Z3A regardless of the X and Y coordinates.
島状というのは、基板の上に局所的にA化合物が山にな
って堆積していることをいう。A化合物が存在せず基板
が露出しているところもありうる。The term "island-like" refers to the fact that the compound A is locally deposited in mountains on the substrate. There may be places where the A compound is not present and the substrate is exposed.
A化合物の高さが一様でなく、X、Y座標によって変動
する。The height of compound A is not uniform and varies depending on the X and Y coordinates.
この上にB化合物が成長する。B化合物も島状であるか
ら、基板の上に付いているものもあるし、A化合物の上
に付いているものもある。またB化合物の堆積高さが異
なる。Compound B grows on top of this. Since the B compound is also island-shaped, some of it is attached to the substrate, and some of it is attached to the A compound. Furthermore, the height of the B compound deposited differs.
第1図は、このような島状のA、B化合物の形成を例示
する斜視図である。ialは基板にA化合物を島状成長
させた例、(b)はその上にB化合物を島状成長させた
例を示す。(C)はさらにA化合物を成長させた例を示
している。(d)はこうしてバッファ層の成長を終った
ものを略示している。FIG. 1 is a perspective view illustrating the formation of such island-like compounds A and B. ial shows an example in which the A compound was grown in an island shape on the substrate, and (b) shows an example in which the B compound was grown in an island shape on the substrate. (C) shows an example in which compound A was further grown. (d) schematically shows the buffer layer grown in this way.
島状というが、成長させる原子数が少なければ、小さい
ひとつの島しかできない。原子数が多くなるに従い、島
は大きくなシ、数も2つ、3つと増えてくる。高さも増
す。さらに原子数が多くなると、隣接する島が合体し、
島の高さは増えるが数が減少してくる。Although it is said to be island-like, if only a small number of atoms are grown, only one small island will be formed. As the number of atoms increases, the islands become larger and the number increases to two or three. The height also increases. As the number of atoms increases further, adjacent islands coalesce,
The height of the islands increases, but the number decreases.
A、B、A、Bと交互に成長させるので、これを下から
順に1層、2層、・・・・ と附号付けしたとする。つ
まシ、A1、B2、A3、B4、A5、・・、・という
ようにする。Since A, B, A, B are grown alternately, it is assumed that they are numbered 1st layer, 2nd layer, etc. in order from the bottom. Tsumashi, A1, B2, A3, B4, A5, etc.
AlBの差を捨象して、いずれも簡単のためCと書く。The difference between AlB and B is abstracted, and both are written as C for simplicity.
パツブア層の構造はC1、C2、C3、・・・・と書く
ことができる。しかし、層状でないので、C1+1がC
hの上に必ずあるとは限らない。The structure of the Patsubua layer can be written as C1, C2, C3, . . . However, since it is not layered, C1+1 is C
It is not necessarily above h.
CkとChが接している部分の面積を、半導体基板全体
の面積で割ったものを5(kh)と書く。The area where Ck and Ch are in contact divided by the area of the entire semiconductor substrate is written as 5 (kh).
層状の場合は +1) k w h±1の場合のみ 5(kh):1 であって、 (II) k f−h±1の場合 5(kh)=Q である。In case of layered +1) Only when k w h ± 1 5 (kh):1, (II) In the case of k f−h±1 5 (kh) = Q.
島状の場合は、そうではなくて、
(llk=h±1 の場合でも
5(kh)(l であるし、
(iil k f−h±1 の場合でも5(kh)≠
0
である確率がある。In the case of an island, this is not the case; even in the case of
There is a probability that it is 0.
また厚みにしても、CkのX%Y方向の厚みをT(k、
X、Y)と書くと、層状の場合はT(k、 X、 Y)
: T(k) (11と書くことが
できた。しかし、島状の場合はそうではない。Also, regarding the thickness, the thickness of Ck in the Y direction is T(k,
If it is written as X, Y), then T(k, X, Y) if it is layered.
: T(k) (11 could be written. However, this is not the case in the case of an island.
x1y方向に分布が、ある。基板上で、T(k、 X、
Y)を積分して、基板の面積でこれを割ると、平均の
高さがでる。これをT(k)と書く。There is a distribution in the x1y direction. On the substrate, T(k,
By integrating Y) and dividing it by the area of the substrate, you will find the average height. This is written as T(k).
である。Soは基板の面積である。It is. So is the area of the substrate.
一原子層の厚みをσとする。T(k)をσで割ったもの
が、Ckの平均厚みを原子層の数で表現した値になる。Let the thickness of one atomic layer be σ. T(k) divided by σ is a value expressing the average thickness of Ck in terms of the number of atomic layers.
これをN(k)とかく。Let's call this N(k).
1〜 N(k) = −T(k) +a+σ である。1~ N(k) = −T(k) +a+σ It is.
層状であればT(kSXlY)のXY平面での分散は0
である。If it is layered, the dispersion of T(kSXlY) in the XY plane is 0.
It is.
JJ(T(k、X、Y) −T(k))dXdY=0
(41ところが、島状分布であるので、この分散は、
0でない。標準偏差をQkとすると、
で定義できる。島状であるのでQkは0でない。JJ(T(k,X,Y) −T(k))dXdY=0
(41 However, since it is an island-like distribution, this dispersion is
Not 0. Letting the standard deviation be Qk, it can be defined as follows. Since it is island-like, Qk is not 0.
しかし、島の形成は確率的なものであるから、Qkが一
定の値になるように制御することは困難である。However, since the formation of islands is stochastic, it is difficult to control Qk to a constant value.
そこで、標準偏差の平均が例えば0.1よシ大きい、と
いう事によって、島状というものを定義できる。層の数
をnとして
n k==z
によって島状というものを定義できる。Therefore, an island can be defined by saying that the average standard deviation is greater than 0.1, for example. An island shape can be defined by n k ==z where n is the number of layers.
もちろん層状というものと、島状というものとは相補的
であるわけではない。境界領域が存在する。良好な層状
の単結晶というものは、(6)式の左辺が0.01以下
でなければならないであろう。Of course, layered and island-like are not complementary. A border area exists. For a good layered single crystal, the left side of equation (6) should be 0.01 or less.
以下で、「島状」という概念を説明した。The concept of "island" is explained below.
分子線エピタキシャル成長装置で、基板上に島状の成長
をさせるのは、むしろ層状に成長させるより簡単である
。It is easier to grow islands on a substrate using a molecular beam epitaxial growth apparatus than to grow layers.
基板の温度を一様にせず、不均一にするとか、分子線セ
ルのシャッターを全開にしないとか、分子線セルの出口
に指向性のガイドを設けるとかの方法がありうる。基板
を回転させるから、これによって島状成長できる。Possible methods include making the temperature of the substrate non-uniform, not opening the shutter of the molecular beam cell fully, and providing a directional guide at the exit of the molecular beam cell. Since the substrate is rotated, island-like growth can be achieved.
このように、交互にA、B、A、B・・・・と島状成長
させる。成長の厚みは、0.1〜30原子層分である。In this way, islands of A, B, A, B, etc. are grown alternately. The growth thickness is 0.1 to 30 atomic layers.
これは先に述べた平均厚みN(k)のことである。This is the average thickness N(k) mentioned earlier.
最後に島状成長させた時、バッファ層の表面が平滑にな
るようにする。つまり、凹部が残っていれば、ここへ成
長を集中させる。こうして得られたものは、きれいな鏡
面となる。これは奇妙な事のように見える。When finally grown in an island shape, the surface of the buffer layer should be smooth. In other words, if there are any depressions left, growth will be concentrated there. The result is a beautiful mirror surface. This seems strange.
しかし、本発明者は、これを実験的に確認した。However, the inventor confirmed this experimentally.
本発明者が、初めて、このような現象に気付いた、とい
う事ができる。It can be said that the present inventor is the first to notice such a phenomenon.
InPを基板とし、その格子定数をaoとする。The substrate is InP, and its lattice constant is ao.
この上に三元混晶を成長させたとする。この格子定数を
a、とする。格子定数のズレのaoに対する比によって
、格子整合性を評価する。格子定数の差(alao)を
Δaと書く。格子整合は1Δa/aojによって評価す
ることが多い。Suppose that a ternary mixed crystal is grown on top of this. Let this lattice constant be a. The lattice matching is evaluated by the ratio of the lattice constant deviation to ao. The difference in lattice constants (alao) is written as Δa. Lattice matching is often evaluated by 1Δa/aoj.
三元混晶の場合は、これらの原子を常に、同一比率で分
子線セルから基板に向かって飛ばすことになる。組成比
によって、格子定数a、というものを定義できる。多く
の場合、組成比の一次函数になる。In the case of a ternary mixed crystal, these atoms will always be ejected in the same proportion from the molecular beam cell toward the substrate. A lattice constant a can be defined depending on the composition ratio. In many cases, it is a linear function of the composition ratio.
InP基板の上に、In、 Ga、 Asの三元系を混
晶として成長させる場合、格子整合係数1Δa /a
ofが、約0.4〜0.5%より大きくなると、成長層
の表面がアして、平坦性が悪くなってしまう。When growing a ternary system of In, Ga, and As as a mixed crystal on an InP substrate, the lattice matching coefficient is 1Δa/a
If of is larger than about 0.4 to 0.5%, the surface of the grown layer will become hot and the flatness will deteriorate.
混晶ではなく、ASB化合物を交互に成長させる場合、
明確な格子定数a1というものが存在しない。この場合
は組成が同一になる混晶についての格子定数a1によっ
て仮に、成長層の格子定数a、を定義することにする。When growing ASB compounds alternately instead of mixed crystals,
There is no clear lattice constant a1. In this case, the lattice constant a of the grown layer is tentatively defined by the lattice constant a1 of the mixed crystals having the same composition.
a、が組成比Xの一次函数であることと、A化合物の島
とB化合物の島がともに0.1〜30原子層という微小
な島であることとを考え合わせれば、この定義は妥当で
ある。This definition is reasonable considering that a is a linear function of the composition ratio X and that both the islands of compound A and the island of compound B are minute islands of 0.1 to 30 atomic layers be.
本発明のようにA化合物とB化合物を交互に島状に多層
成長させると、格子整合の条件がもつと緩和される。島
状に多層成長させた場合、格子不整約2%であっても、
平坦な鏡面を得ることができた。When compound A and compound B are grown in multiple layers alternately in the form of islands as in the present invention, the lattice matching condition is relaxed. When grown in multiple layers in the form of an island, even if the lattice misalignment is about 2%,
I was able to obtain a flat mirror surface.
このように島状に多層成長させたものは、格子整合の条
件が著しく緩和され、平坦な表面を得やすい、という優
れた特長がある。The island-like multilayered structure has the excellent feature that the lattice matching conditions are significantly relaxed and a flat surface can be easily obtained.
もうひとつ島状成長の優れた点は、抵抗が高い、という
事である。Another advantage of island growth is that it has high resistance.
InP基板の上に、InAsとGaAsを交互に島状成
長させた場合を考える。Consider a case where InAs and GaAs are grown alternately in island shapes on an InP substrate.
基板の格子定数をa。とじ、この上のエピタキシャル成
長層の格子定数をalとする。InAsとGaAsの組
成の比によってalは異なる。The lattice constant of the substrate is a. The lattice constant of the epitaxial growth layer thereon is set to al. Al varies depending on the composition ratio of InAs and GaAs.
InAsが100%であればΔa/a、 = +3.1
%でおる。Δaは(al−ao)の値である。GaAs
が100%であればΔa/ao =−8,7%である。If InAs is 100%, Δa/a, = +3.1
It's %. Δa is the value of (al-ao). GaAs
If is 100%, Δa/ao = -8.7%.
InxGa1−xAs’の混晶について、Xをパラメー
タとするかわりに、Δa / aOをパラメータとする
ことができる。Regarding the mixed crystal of InxGa1-xAs', instead of using X as a parameter, Δa/aO can be used as a parameter.
第2図はrnPを基板として、In3cGa、 、As
の混晶をエピタキシャル成長させた場合の成長層の比抵
抗を黒丸によって示したグラフである。右端はΔa /
a(1が+8.1%で、これは1 nAsが100%
の極限に対応する。Figure 2 shows In3cGa, , As using rnP as a substrate.
3 is a graph showing the specific resistance of a grown layer when epitaxially growing a mixed crystal of . The right end is Δa/
a(1 is +8.1%, which means 1 nAs is 100%
corresponds to the limit of
左端はΔa / a 0が−3,7%で、GaAsが1
00%”極限に対応する。比抵抗は左側(GaAsの側
)で約lOΩ1、右側(InAsの側)で約10 Ω
Jであり、この間(Δa/ao)とともにリニヤに変化
している。いずれにしても比抵抗は著しく小さい。At the left end, Δa/a 0 is -3.7% and GaAs is 1
00%” limit.The resistivity is about 10Ω1 on the left side (GaAs side) and about 10Ω on the right side (InAs side).
J, and changes linearly with (Δa/ao) during this time. In any case, the specific resistance is extremely small.
ところが島状成長させたもので、同じようにΔa /
eL6を定義し、比抵抗を計ってみると、比抵抗の値が
著しく大きくなる事が分った。同一の組成比の混晶の比
抵抗に比べて1〜2桁も高くなるのである。第2図に於
て、島状成長層の比抵抗を白丸によって示している。However, in the case of island-like growth, Δa /
When eL6 was defined and the specific resistance was measured, it was found that the specific resistance value became significantly large. The specific resistance is one to two orders of magnitude higher than that of a mixed crystal with the same composition ratio. In FIG. 2, the resistivity of the island-like growth layer is shown by white circles.
P点はGaAsを3原子層分、I nAsを1原子層分
、交互に島状成長させたものの比抵抗を示す。ここで・
・・・原子層分というのは平均の厚みを原子層の厚みで
除した値であって、(3)式のN(k)に当る。Point P indicates the specific resistance of three atomic layers of GaAs and one atomic layer of InAs grown alternately in an island shape. here·
...The atomic layer is the value obtained by dividing the average thickness by the thickness of the atomic layer, and corresponds to N(k) in equation (3).
3原子層分というが、3原子層が層状に基板全面均一に
形成されているわけではない。Although it is called three atomic layers, the three atomic layers are not formed uniformly over the entire surface of the substrate.
この場合、組成比Xは0.25である。これに対応する
混晶の格子定数a1が分るので、これによってΔa /
a 6を計算し、第2図の横軸の値とじている。In this case, the composition ratio X is 0.25. Since the corresponding lattice constant a1 of the mixed crystal is known, Δa/
a 6 is calculated and the value is plotted on the horizontal axis in Figure 2.
9点は、GaAsを2原子層分、InAsを2原子層分
、島状に、交互に成長させたものの比抵抗を示している
。Point 9 indicates the specific resistance of two atomic layers of GaAs and two atomic layers of InAs grown alternately in an island shape.
R点はGaAsを1原子層分、InAsを3原子層分、
交互に島状成長させたものの比抵抗を示している。The R point is one atomic layer of GaAs, three atomic layers of InAs,
It shows the resistivity of islands grown alternately.
Q、R点では、同じ組成比の混晶のものに比して、比抵
抗は100倍以上になっている。At points Q and R, the specific resistance is more than 100 times that of a mixed crystal with the same composition ratio.
このように交互に島状成長させた層は、バッファ層とし
て要求される次の2つの要件を満足している。The layers grown alternately in the form of islands in this manner satisfy the following two requirements for a buffer layer.
(1)表面平坦性
(2) 高抵抗性
これらは、混晶や交互に層状成長させた三元系では得ら
れない特長である。島状成長によって初めて実現される
。(1) Surface flatness (2) High resistance These are features that cannot be obtained with mixed crystals or ternary systems grown in alternating layers. This is first achieved through island-like growth.
このように形成されたバッファ層の上へ、InAa又は
InxGa、−、Asの動作層をエピタキシャル成長さ
せる。An active layer of InAa or InxGa, -, As is epitaxially grown on the buffer layer thus formed.
さらに、動作層の上に、ソースあるいはドレイン電極と
して用いるオーミック接合電極と、ゲート電極として用
いるショットキー接合電極とを設ける。Furthermore, an ohmic junction electrode used as a source or drain electrode and a Schottky junction electrode used as a gate electrode are provided on the active layer.
第3図はこのような化合物半導体デバイスの断面図であ
る。1は、半絶縁性又は導電性の化合物半導体基板であ
る。InP 、 GaAsのように半絶縁性にできる基
板だけではなく、導電性の基板でもよい。rnAs 、
InSbなども使用できる。FIG. 3 is a cross-sectional view of such a compound semiconductor device. 1 is a semi-insulating or conductive compound semiconductor substrate. Not only a semi-insulating substrate such as InP or GaAs, but also a conductive substrate may be used. rnAs,
InSb etc. can also be used.
基板1の上には、2つの異なる化合物半導体を交互に、
島状に成長させてバッファ層2を形成しである。これは
、層状のきちんとした構造体ではなく、島状の重ね合わ
せであるから、複雑な断面を持っている。On the substrate 1, two different compound semiconductors are alternately placed.
The buffer layer 2 is formed by growing it in an island shape. This is not a neat layered structure, but a stack of islands, so it has a complex cross-section.
バッフ7層2の上に、動作層3をエピタキシャル成長さ
せる。適当な不純物をドーピングし、n型又はp型にす
る。An operating layer 3 is epitaxially grown on the buffer 7 layer 2. Dope with appropriate impurities to make it n-type or p-type.
動作層3の上に、オーミック接合電極4.4及びショッ
トキー接合電極5を設けている。On the active layer 3, an ohmic contact electrode 4.4 and a Schottky contact electrode 5 are provided.
この図はFETひとつ分を示しているが、実際はウェハ
上に多数のFETを縦横に多数作製する。Although this figure shows one FET, in reality, a large number of FETs are fabricated on a wafer in all directions.
圀実施例
導電性のn型InP基板上に、InAs 3原子層分と
、GaAs 1原子層分(第2図のR点に対応する)と
を交互に島状成長させ10μmの厚さのバッファ層を形
成した。EXAMPLE On a conductive n-type InP substrate, three atomic layers of InAs and one atomic layer of GaAs (corresponding to point R in FIG. 2) are grown alternately in island shapes to form a buffer with a thickness of 10 μm. formed a layer.
この比抵抗は8Ω画であった。This specific resistance was 8Ω.
パ’/77層の上に、In、75 Ga0..5Asの
三元混晶をエピタキシャル成長させた。この動作層の厚
みは0.1μmで、キャリヤ密度はIXlocM であ
った。On the Pa'/77 layer, In, 75 Ga0. .. A ternary mixed crystal of 5As was epitaxially grown. The thickness of this active layer was 0.1 μm, and the carrier density was IXlocM.
この上に、FETにするための、ショットキー接合電極
(ゲート)と、オーミック接合電極(ソース、ドレイン
)を設けた。オーミック接合電極ハAuGeNiである
。ショットキー接合電極はAdである。On top of this, a Schottky junction electrode (gate) and ohmic junction electrodes (source, drain) were provided to form an FET. The ohmic junction electrode is made of AuGeNi. The Schottky junction electrode is Ad.
こうして作られたFETは、基板側への漏洩電流が全く
なく、良好なFET特性を示した。The FET manufactured in this manner had no leakage current to the substrate side and exhibited good FET characteristics.
基板(InP )と動作層の格子不整合は2.2%であ
るが、このように大きい不整合があっても、動作層の電
子移動度は十分高かった。The lattice mismatch between the substrate (InP) and the active layer was 2.2%, but even with such a large mismatch, the electron mobility of the active layer was sufficiently high.
上記の実施例の他に、GaAsとI nAsの各層の平
均厚みを、0.1〜30層分の間で変化させて島状成長
させる実験も試みた。こうして作ったバッファ層は平坦
で、高抵抗であった。In addition to the above-mentioned examples, experiments were also conducted in which the average thickness of each layer of GaAs and InAs was varied between 0.1 and 30 layers and island-like growth was performed. The buffer layer thus produced was flat and had high resistance.
上記の実施例ではInAsが多いので、InP に対し
、十の不整があった。しかし、基板との格子不整は−或
は0であってもよい。In the above example, since there was a large amount of InAs, there were 10 irregularities with respect to InP. However, the lattice mismatch with the substrate may be - or zero.
上記の実施例で、基板を導電性のInPとしたのは、バ
ッファ層の絶縁性を確かめるためである。In the above embodiment, the reason why the substrate was made of conductive InP was to confirm the insulation properties of the buffer layer.
もちろん、半絶縁性の基板であってもよい。Of course, a semi-insulating substrate may also be used.
バッファ層を構成する種類の異なる化合物半導体の組合
わせは、InAsとGaAsに限るものではない。島状
成長を行い、交互に成長させた時に高抵抗となり、表面
が鏡面状の薄膜結晶層であればよい。基板もInPの他
にGaAsも使う事ができる。The combination of different types of compound semiconductors constituting the buffer layer is not limited to InAs and GaAs. It is sufficient that the thin film crystal layer has a mirror-like surface and has a high resistance when grown in an island-like manner and is grown alternately. In addition to InP, GaAs can also be used for the substrate.
(ロ)効 果
(1) 不純物をドープすることなしに、高抵抗のバ
ッファ層を作ることができる。(b) Effects (1) A high-resistance buffer layer can be created without doping with impurities.
(2)バッファ層にp型不純物(動作層がn型の時)が
存在しないので、これが動作層へ拡散して、電子移動度
を減少させる、という事はない。(2) Since there is no p-type impurity in the buffer layer (when the active layer is n-type), it will not diffuse into the active layer and reduce electron mobility.
(3) バッファ層の絶縁性が十分であるから、基板
は導電性の基板を使うことができる。基板選択の範囲が
拡大する。(3) Since the buffer layer has sufficient insulation, a conductive substrate can be used as the substrate. The range of substrate selection is expanded.
(4) 基板と動作層の間に厳格な格子整合の条件が
課されない。格子定数の差があってもかまわない。(4) No strict lattice matching conditions are imposed between the substrate and the active layer. There may be a difference in lattice constant.
(5) バッファ層が平坦度の高い鏡面となり、この
上に成長させた動作層は結晶欠陥の少いものとなる。(5) The buffer layer becomes a highly flat mirror surface, and the active layer grown thereon has fewer crystal defects.
同じ組成で混晶を基板の上へ成長させると、混晶の表面
が凹凸になるような格子不整の場合であっても、島状成
長の場合、平坦になる。When a mixed crystal with the same composition is grown on a substrate, even if the surface of the mixed crystal has a lattice misalignment that is uneven, it becomes flat in the case of island-like growth.
(1) 考 案
本発明のバッファ層は、高抵抗であってかつ、表面の平
坦度が良い。これは奇妙な事に思えるが次のように考え
られる。(1) Idea The buffer layer of the present invention has high resistance and good surface flatness. This may seem strange, but it can be thought of as follows.
島状に結晶成長させるから、島の上では層状な微小部分
が存在するが、島と島の間には積層欠陥(stacki
ng f’aults )が生ずる。これは面と面の間
に結晶繰返しの何分の−かの距離の滑りがあるために生
じた置市欠陥である。Because the crystals are grown in the form of islands, there are layered minute parts on the islands, but there are stacking faults between the islands.
ng f'aults) occurs. This is a defect caused by a slippage between the planes of a distance equal to a fraction of the crystal repeat.
積層欠陥は、面欠陥であるから、線欠陥である転位(d
islocation )よりもエネルギーが高い。Since stacking faults are planar defects, dislocations (d
islocation ) has higher energy.
■−v化合物の場合、積層欠陥エネルギーが高いので、
通常は発生しにくい。多くの単結晶成長に於て、よく発
生するのは転位である。基板との格子不整の大きい混晶
をエピタキシーで作る場合は、積層欠陥があまり起こら
ず、問題になるのは、格子不整転位と呼ばれる、基板と
エピタキシャル層との界面に平行に走る刃状転位である
。■ In the case of -v compounds, the stacking fault energy is high, so
This usually does not occur easily. Dislocations often occur during the growth of many single crystals. When creating a mixed crystal with a large lattice mismatch with the substrate by epitaxy, stacking faults do not occur very often, and the problem is caused by edge dislocations running parallel to the interface between the substrate and the epitaxial layer, called lattice misalignment dislocations. be.
ところが、本発明に於ては、島状に成長させ、積極的に
、島と島の境界に積層欠陥を作っている。However, in the present invention, the particles are grown in the form of islands, and stacking faults are actively created at the boundaries between the islands.
三次元的にみれば、積層欠陥によって囲まれたInAs
とGaAsの積層構造を有した、結晶の集合と考えられ
る。From a three-dimensional perspective, InAs surrounded by stacking faults
It is considered to be a collection of crystals with a layered structure of GaAs and GaAs.
たとえバッファ層と基板との間に大きな格子不整があっ
たとしても、この格子不整に基づくエネルギーは、その
ほとんどが積層欠陥のみで緩和されてしまい、格子不整
転位は発生しない。転位のエネルギーより積層欠陥のエ
ネルギーの方がはるかに大きいので、積層欠陥ができる
ことにより格子不整転位が発生するだめのエネルギーが
なくなってしまう。Even if there is a large lattice mismatch between the buffer layer and the substrate, most of the energy based on this lattice mismatch is relaxed only by stacking faults, and no lattice misalignment dislocations occur. Since the energy of stacking faults is much larger than the energy of dislocations, the formation of stacking faults eliminates the energy available for generating lattice misalignment dislocations.
このようにして、基板とバッファ層との格子不整に基づ
く格子不整転位は発生しに<<、積層欠陥だけとなる。In this way, lattice misalignment dislocations due to lattice misalignment between the substrate and the buffer layer do not occur, and only stacking faults occur.
積層欠陥は、電子に対するローカルなトラップ準位とし
て働く。このため、電子移動度は極めて低くなり、バッ
ファ層は高抵抗になるのである。Stacking faults act as local trap levels for electrons. Therefore, the electron mobility becomes extremely low and the buffer layer becomes highly resistive.
さらに、積層欠陥が格子不整転位の発生を抑制するので
、島状の積重ねによるバッファ層の表面は、平坦度が高
く鏡面となるのである。Furthermore, since stacking faults suppress the occurrence of lattice misalignment dislocations, the surface of the buffer layer formed by stacking in the form of islands has a high degree of flatness and a mirror surface.
エピタキシャル成長の一回の分量について、0.1〜3
0原子層分、というのは次の理由による。For the amount of epitaxial growth, 0.1 to 3
The reason for 0 atomic layer is as follows.
0.1原子層分以下であれば、島が細かくなりすぎ、混
晶の極限に近づく。混晶を成長させているのとかわらな
い。If it is less than 0.1 atomic layer, the islands become too fine and approach the limit of mixed crystal. This is no different from growing a mixed crystal.
また30原子層以上であると、島の高さが大きくなりす
ぎ、バッファ層表面に凹凸が現われはじめ、このあたり
を境にして、動作層の電気特性にも悪影響を及ぼし始め
る。If the thickness is 30 atomic layers or more, the height of the islands becomes too large, and irregularities begin to appear on the surface of the buffer layer, and at this point, the electrical properties of the active layer begin to be adversely affected.
第1図は基板の上に、島状に結晶を成長させてゆくステ
ップを示す斜視図。(a)は基板の上に1層を成長させ
たもの。Φ)は2層目を成長させたもの。
(C)は3層目を成長させたもの。(d)は多層成長さ
せてバッファ層としたものを示す。
第2図は格子不整合Δa/aoをパラメータとして、結
晶の場合(黒丸)と、本発明の島状成長による場合(白
丸)との比抵抗の測定値を示すグラフ。
第3図は本発明の方法によって作られたFETの断面図
。
第4図は従来のFETの断面図。
1・・・・・・基 板
2 ・・・・・・バッファ層
3・・・・・・動作層FIG. 1 is a perspective view showing the steps of growing crystals in an island shape on a substrate. (a) shows one layer grown on a substrate. Φ) is the second layer grown. (C) shows the third layer grown. (d) shows a buffer layer formed by growing multiple layers. FIG. 2 is a graph showing measured values of resistivity in the case of crystal (black circles) and in the case of island-like growth (open circles) of the present invention, using the lattice mismatch Δa/ao as a parameter. FIG. 3 is a cross-sectional view of an FET made by the method of the present invention. FIG. 4 is a cross-sectional view of a conventional FET. 1...Substrate 2...Buffer layer 3...Operation layer
Claims (3)
板の上に種類の異なる化合物半導体を、交互に、0.1
〜30原子層分ずつ島状に結晶成長させることによつて
形成したバッファ層と、バッファ層の上に形成された高
移動度化合物半導体動作層とよりなる事を特徴とする化
合物半導体装置。(1) A semi-insulating or conductive semiconductor substrate and different types of compound semiconductors are alternately placed on the semiconductor substrate at 0.1
1. A compound semiconductor device comprising: a buffer layer formed by island-like crystal growth of ~30 atomic layers; and a high mobility compound semiconductor operating layer formed on the buffer layer.
範囲第(1)項記載の化合物半導体装置。(2) The compound semiconductor device according to claim (1), wherein the buffer layer is lattice matched to the substrate.
の範囲第(1)項記載の化合物半導体装置。(3) The compound semiconductor device according to claim (1), wherein the buffer layer has a lattice mismatch with the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10209685A JPS61274312A (en) | 1985-05-14 | 1985-05-14 | Compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10209685A JPS61274312A (en) | 1985-05-14 | 1985-05-14 | Compound semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61274312A true JPS61274312A (en) | 1986-12-04 |
Family
ID=14318245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10209685A Pending JPS61274312A (en) | 1985-05-14 | 1985-05-14 | Compound semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61274312A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6470031A (en) * | 1987-08-19 | 1989-03-15 | Philips Nv | Magnetic resonance apparatus including improved coil system for inclined magnetic field |
US5473174A (en) * | 1993-11-26 | 1995-12-05 | Nec Corporation | III-V compound semiconductor device formed on silicon substrate |
JP5401706B2 (en) * | 2007-03-23 | 2014-01-29 | 旭化成エレクトロニクス株式会社 | Compound semiconductor laminate, method for manufacturing the same, and semiconductor device |
-
1985
- 1985-05-14 JP JP10209685A patent/JPS61274312A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6470031A (en) * | 1987-08-19 | 1989-03-15 | Philips Nv | Magnetic resonance apparatus including improved coil system for inclined magnetic field |
US5473174A (en) * | 1993-11-26 | 1995-12-05 | Nec Corporation | III-V compound semiconductor device formed on silicon substrate |
JP5401706B2 (en) * | 2007-03-23 | 2014-01-29 | 旭化成エレクトロニクス株式会社 | Compound semiconductor laminate, method for manufacturing the same, and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69110080T2 (en) | Metal-insulator-metal transition structures with adjustable barrier heights and manufacturing processes. | |
US5234848A (en) | Method for fabricating lateral resonant tunneling transistor with heterojunction barriers | |
DE102012207370B4 (en) | Self-locking HEMT and method for its manufacture | |
JPS6086874A (en) | Semiconductor diode and method of producing same | |
US5559343A (en) | Semiconductor device with metallic precipitate and its manufacture | |
US6287946B1 (en) | Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers | |
JPH0766366A (en) | Semiconductor multilayered structure and semiconductor device using same | |
EP0249371A2 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
JPS61274312A (en) | Compound semiconductor device | |
EP0056904B1 (en) | High electron mobility single heterojunction semiconductor devices and methods of production of such devices | |
JPS6353706B2 (en) | ||
KR19980079943A (en) | Field effect transistor | |
JPH0239543A (en) | Multilayer semiconductor device | |
JPH098285A (en) | Hetero-junction semiconductor device | |
JP2780333B2 (en) | Semiconductor laminated structure and semiconductor device having the same | |
JPS61268069A (en) | Semiconductor device | |
JPS61274369A (en) | Field effect type semiconductor device | |
JPS6390861A (en) | Semiconductor device | |
JPH0289325A (en) | Structure of compound semiconductor and formation thereof | |
JPH01296673A (en) | Iii-v compound semiconductor device | |
Uchida et al. | Fabrication of InP Vertical Gate-All-Around Transistors Using Crystal Phase Transition Heterojunction | |
JPS609174A (en) | Semiconductor device | |
JP2780325B2 (en) | Semiconductor laminated structure and semiconductor device having the same | |
JPH035059B2 (en) | ||
KR20240024824A (en) | Semiconductor device with electrostatically bounded active region |