JPS61272957A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61272957A
JPS61272957A JP60114501A JP11450185A JPS61272957A JP S61272957 A JPS61272957 A JP S61272957A JP 60114501 A JP60114501 A JP 60114501A JP 11450185 A JP11450185 A JP 11450185A JP S61272957 A JPS61272957 A JP S61272957A
Authority
JP
Japan
Prior art keywords
bonding pad
insulating film
hole
window
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60114501A
Other languages
English (en)
Inventor
Mamoru Fuse
布施　守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60114501A priority Critical patent/JPS61272957A/ja
Publication of JPS61272957A publication Critical patent/JPS61272957A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体装置のボンディ
ングパッドの構造に関する。
〔従来の技術〕
最近、半導体装置の素子規模の増大、高密度化の必要に
伴い、多層配線構造が多用されるようになっできており
、これに伴いボンディングパッドの構造は、層間絶縁膜
に窓あけしたスルーホール部を通して導通している層間
絶縁膜の下側に配置しである第１の電福と層間絶縁膜の
上側に配置しである第２の電極からなる立体構造をとる
ようになってきた。
〔発明が解決しようとする問題点〕
多層配線の層間絶縁膜としては、スルーホールを小さく
出来、集積度を向上できる利点から窒化膜が多く用いら
れている。しかしながら、窒化膜は、応力に対して脆く
、ボン力ングのときの衝撃によって窒化膜にクラックが
生じるという問題があった。このクラックは、窒化膜が
形成されている下地の段部から発生することが多くクラ
ックの原因となる段差を無くする為に１層目の金属パッ
ドを広げたり、パッド直下に配置していた拡散抵抗や保
護ダイオードをパッドのかなり外側に配置して対策を行
なうことが実施されていた。しかし、このような対策で
はパッドサイズが大きくなるだけでなく、従来パッド直
下に配置していた第１層のＡｊ７配線及び各種デバイス
の配置に大きな制約が加わり、チップの集積度を著しく
低下させる原因となっていた。
第９図（ａ）、（ｂ）は従来の半導体装置のボンディン
グパッド部近傍の平面図及び断面図である。
１はシリコン基板またはＰ型シリコン基板上に成長させ
たＮ型エピタキシアル層であるが、この例では両者を含
めたＮ型層としておく。Ｎ型層１の表面にフィールド酸
化膜３を設け、窓１１をあけてＮ＋拡散層２を設け、Ａ
！を蒸着した後通常のフォトエツチング工程によって第
１層のボンディングパッド４を形成する。次に、約０．
５〜１．５μｍの厚さに窒化膜５を成長させ、イオンエ
ツチングあるいはプラズマエツチングなどにより第１層
のボンディングパッドまでドライエツチングしてスルー
ホール１２を形成する。
次に、第２層のＡ！をスパッタで蒸着した後、フォトエ
ツチングにより第２層のボンディングパッド６及び２層
配線部分を除いてエツチングする。
次に、ＣＶＤ酸化膜７を成長して、ボンディングする部
分の酸化膜をＨＦでエツチングして第２層のＡ！ボンデ
ィングパッド６を露出させる。
このようにして作られたウェーハをペレットに切断し、
そのペレットをリードフレームにマウントした後、金線
８で自動ボンディングを行うが、この時の衝撃によって
窒化膜の段部において特に強く歪が発生し、クラック９
．１ｏが発生する。
ボンディングパッド直下には集積度を高めるためにカソ
ードコンタクト用のＮ　型拡散層２を形成する場合が多
いが、この結果、必然的に第１層のＡ　、Ｑボンディン
グパッド４の酸化膜（酸化膜２の一部）に段差が生じ、
この段差もクラックの原因となる。
また、プラスチックパッケージにペレットを封入した場
合は、温度サイクルを加えるとプラスチックパッケージ
に熱歪が生じ、シリコンチップに応力が加わる為、クラ
ックが生じ、さらに進行すると、クラックを挟んで層間
絶縁膜にずれを生じ、配線が切断するという危険性があ
る。
上記の問題を改善するには、ペレットをマウント、ボン
ディング後、ペレッＩ・表面に樹脂を１リコートする方
法があるが、この方法ではＩＣのコストアップになるば
かりでなく、耐湿性の劣化を来なし、好ましくないとい
う問題がある。また、層間絶縁膜に窒化膜でなく、ポリ
イミドなどの樹脂を用いると、層間絶縁膜にクラックは
生じないが、スルーホールの微細化が困難であり、大規
模ＬＳＩに適さないという問題がある。
本発明の目的は、ボンディング時の衝撃力によってボン
ディングパッド部の層間絶縁膜にクラックの入るのを低
減し、またクラックが発生してもパッドの外側に向って
クラックが進行するのを防ぐことができる構造を有する
半導体装置を提供することにある。
〔問題点を解決するための手段〕
本第１の発明の半導体装置は、半導体表面に設けられた
絶縁膜上に形成された第１のボンディングパッドもしく
は前記絶縁膜に窓あけして誠意に設けられた金属電極兼
第１のボンディングパッドと、前記半導体及び第１のボ
ンディングパッド上に設けられた層間絶縁膜と、前記第
１のボンディングパッド上の層間絶縁膜を窓あけして形
成されたスルーホールと、前記スルーホールとその周辺
を覆って設けられ前記第１のボンディングパッドに電気
的に接続する金属製の第２のボンディングパッドとを有
する半導体装置において、前記スルーホールを滑らかな
コーナー形状にすることにより構成される。
本第２の発明の半導体装置は、半導体表面に設けられた
絶縁膜上に形成された第１のボンディングパッドもしく
は前記絶縁膜に窓あけして誠意に設けられた金属電極券
第１のボンディングパッドと、前記半導体及び第１のボ
ンディングパッド上に設けられた層間絶縁膜と、前記第
１のボンディングパッド上の層間絶縁膜を窓あけして形
成されたスルーホールと、前記スルーホールとその周辺
を覆って設けられ前記第１のボンディングパッドに電気
的に接続する金属製の示２のボ〉′ディングパッドとを
有する半導体装置において、前記スルーホールの他に前
記第２のボンディングパッドからの配線引出し部下の前
記層間絶縁膜に・スリット状の付加のスルーホールを設
けることにより構成される。
本第３の発明の半導体装置は、半導体表面に設けられた
絶縁膜上に形成された第１のボンディングパッドもしく
は前記絶縁膜に窓あけして該窓に設けられた金属電極兼
第１のボンディングパッドと、前記半導体及び第１のボ
ンディングパッド上に設けられた層間絶縁膜と、前記第
１のボンディングパッド上の層間絶縁膜を窓あけして形
成されたスルーホールと、前記スルーホールとその周辺
を覆って設けられ前記第１のボンディングパッドに電気
的に接続する金属製の第２のボンディングパッドとを有
する半導体装置において、前記スルーホールの周辺部の
少くとも一部に前記スルーホールの内側に向ってくさび
状にスリットを設けることにより構成される。
本第４の発明の半導体装置は、半導体表面に設けられた
絶縁膜上に形成された第１のボンディングパッドもしく
は前記絶縁膜に窓あけして該窓に設けられた金属電極兼
第１のボンディングパッドと、前記半導体及び第１のボ
ンディングパッド上に設けられた層間絶縁膜と、前記第
１のボンディングパッド上の層間絶縁膜を窓あけして形
成されたスルーホールと、前記スルーホールとその周辺
を覆、うて設けられ前記第１ポンデイングパツドに電気
的に接続する金属製の第２のボンディングパッドとを有
する半導体装置において、前記第１のボンディングパッ
ド及第２のボンディングパッドのうち少くとも一方のボ
ンディングパッドの周辺部の少くとも一部にくさび状の
スリットを設けることにより構成される。
本第５の発明の半導体装置は、半導体表面に設けられた
絶縁膜上に形成された第１のボンディングバ・ソドもし
くは前記絶縁膜に窓あけして該窓に設けられた金属電極
兼第１のボンディングパッドと、−前記半導体及び第１
のボンディングパッド上に設けられた層間絶縁膜と、前
記第１のボンディングパッド上の層間絶縁膜を窓あけし
て形成されたスルーポールと、前記スルーホールとその
周辺を覆って設けられ前記第１のボンディングパッドに
電気的に接続する金属製の第２のボンディングパッドと
を有する半導体装置において、前記絶縁膜の窓あけされ
ていない部分に凹部が設けられ該凹部に前記第１のボン
ディングパッドを設けることにより構成される。
本第６の発明の半導体装置は、半導体表面に設けられた
絶縁膜上に形成された第１のボンディングパッドもしく
は前記絶縁膜に窓あけして該窓に設けられた金属電極兼
第１のボンディングパッドと、前記半導体及び第１のボ
ンディングパッド上に設けられた層間絶縁膜と、前記第
１のボンディングパッド上の層間絶縁膜を窓あけして形
成されたスルーホールと、前記スルーホールとその周辺
を覆って設けられ前記第１のボンディングパッドに電気
的に接続する金属製の第２のボンディングパッドとを有
する半導体装置において、前記金属電極兼第１のボンデ
ィングパッドを前記窓の内側にかつ窓のみを覆うように
設けることにより構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ）、（ｂ）は本第１の発明の第１の実施例を
示す平面図である。
第１図（ａ）は一層目の窓１１ａと第１層のボンディン
グバ・ソド１２ａを示し、第１図（ｂ）は二層目のスｌ
レーホ−１しｌｌｂと第２層のボン′ディングパッド１
２ｂを示す。窓１１ａ、スルーホール１１ｂは共に円、
大角形などの多角形にしてコーナーを滑らかにしてクラ
ックが入りに＜＜シている。
この形状は窒化膜と、窒化膜の下地の酸化膜、シリコン
との熱膨張係数の違いから生じる′応力を均等にする効
果がある。又ボンディングを行う際、衝撃がスルーホー
ル周辺に均一に分散されるなめクラックが生じにくい。
第２図は本第１の発明の第２の実施例を示す平面図であ
る。
この実施例では、ボンディングパッド領域内に形成され
るスルーホールが小さなスルーホール２１を多数配置さ
れることにより構成されている。
スルーホール２１の寸法は十分率さいので層間絶縁膜の
段差はパッド全体に亘って小さいので、スルーホールの
段差によるクラックが生じにくい。
又、クラックが生じても外側に成長しないので特性上問
題はない。
第３図は本第２の発明の第１の実施例の平面図である。
この実施例は、本来のスルーホール３１の他に第２層の
ボンディングパッド３３の配線引出し部の直下に付加の
スリット状のスルーホール３２を設けたものである。ボ
ンディング時に生じたクラック３４は、この付加のスル
ーホール３２でパッド外部へ向って進行するのを防止す
ることができ、温度サイクルによる繰返しの歪に対して
もクラック３４が成長することがないので断線などの信
頼性の問題を解消できる。
第４図は本第２の発明の第２の実施例の平面図である。
この実施例は、第３図に示す実施例に、更に付加のスリ
ット状のスルーホール３５とＡ！等の金属膜３６をボン
ディングパッド３３の周辺に設けたもので、ボンディン
グパッド周辺にクラ・ツク３４が広がらないようにした
ものである。付加のスルーホール３５はクラックのスト
ッパーとして作用する。
第５図は本第３の発明の一実施例の平面図である。
この実施例は、第１層のボンディングパッド５１と第２
層のボンディングパッド５４との間に設けられるスルー
ホール５２の周辺部の少くとも一部にスルーホール５２
の内側に向ってくさび状のスリット５３を設けたもので
ある。このスリット５３を設けることによりスルーホー
ル周囲部の段差から発生するクラックがスルーホールの
外側へ大きく伸びるのを防止することができる。
第６図は本第４の発明の一実施例の平面図である。
この実施例は、ボンディングパッド６１の周辺部の少く
とも一部にくさび状のスリット６２を設けて、クラック
６３がパッドの内側に向って伸び、外側には伸びないよ
うにしたものである。ボンディングパッドは第１層ある
いは第２層のいずれでら良い、第１層のボンディングパ
ッドと第２層のボンディングパッドとは同電位であるか
ら、パッド内側にクラック６３が生じて第１層と第２層
のボンディングパッド及びそれに接続する配線及び電極
が短絡しても何ら問題はない。くさび状のスリット６２
を設けると、ボンディング時の衝撃によってクラック６
３が生じても、クラックはパッドの内側に向って伸び、
外側には伸びないので、他の電極と短絡するのを防止す
ることができる。
第７図は本第５の発明の一実施例の断面図である。
Ｎ型層１にＮ“型拡散層２を形成する。この拡散を行う
ことによって拡散層２の所の酸化膜３に凹部ができる。
この凹部に第１層のボンディングパッド４を設け、次に
層間絶縁膜５を設ける。前述の凹部に第１層のボンディ
ングパッド４を設けたので層間絶縁膜５のボンディング
パッドによる段差をなくすことができる。従って、ボン
ディングパッド時の衝撃力によってクラックが入るのを
防ぐことができる。
酸化膜３の凹部の深さは、−、ｆｆｌに、酸化時間が長
ければ長い程深くなるので１、製造の最初の工程である
ウェル形成工程（ＣＭＯ３型の場合）、あるいは絶縁工
程（バイポーラ型の場合）で拡散層を形成するのが良い
。
第８図は本第６の発明の一実施例の断面図である。
Ｐ型基板１６にＮ型層１をエピタキシアル成長させた後
、絶縁分離拡散層１７を形成する０表面に酸化膜３を被
着した後、第１層のボンディングパッドを配置する部分
に窓あけしてＮ型不純物を拡散してＮ　型拡散層２を形
成する。第１層のボンディングパッド４は拡散層２を含
むＮ型層面に直接に接触するので、パッド４とは、基板
とオーミックコンタクトをすることになる。パッド４を
楕成するＡ！の厚さは約１μｍ、酸化膜３の厚さは約０
．７μｍ、酸化膜３とＮ型層面の段差は約０．３μｍで
あるから、第１層のボンディングパッド３は酸化膜３の
凹部の沖に完全に埋込まれ、しかも凹部位外の酸化膜表
面とパッド表面とはほぼ同一面となるので、層間絶縁膜
５にはほとんど段差がなくなる。これにより、ボンディ
ング時に層間絶縁膜にクラックが入るのを防止すること
ができる。
ボンディングパッド４はＮ　型拡散層４とオーミックコ
ンタクトをとっているのでＰ型基板１６との間でダイオ
ードを形成しており、これを保護ダイオードとして用い
ることができる。
〔発明の効果〕
以上説明したように、本発明は、スルーホールの形状、
配置、第１層及び第２層のボンディングパッドの形状、
パッド直下の酸化膜段差などを工夫することにより、層
間絶縁膜の下地の段差を平坦化することができ、ボンデ
ング時の衝撃力によって層間絶縁膜にクラックが発生す
るのを防止することができる。又、たとえクラックが発
生してもパッド外周部はクラックが長く伸びて、クラッ
クの上下を走る金属配線が短絡したり、繰返しの歪みに
よってクラックが変形を起し、クラックを横切り金属配
線が段切れを起すのを防ぐことができる。さらに、パッ
ド直下に抵抗、保護ダイオードなどのデバイスを配置す
ることが可能であり、パッド周辺の集積度を向上させる
ことができ、チップ全体を小さくすることができるとい
う効果を有する。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は水弟１の発明の第１の実施例の
平面図、第２図は水弟１の発明の第２の実施例の平面図
、第３図は水弟２の発明の第１の実施例の平面図、第４
図は水弟２の発明の第２の実施例の平面図、第５図は水
弟３の発明の一実施例の平面図、第６図は水弟４の発明
の一実施例の平面図、第７図は水弟５の発明の一実施例
の断面図、第８図は水弟６の発明の一実施例の断面図、
第９図（ａ）、（ｂ）は従来の半導体装置のボンディン
グパッド部近傍の平面図及び断面図である。 １−−−Ｎ型層、２−−Ｎ＋　型拡散層、３　・・−酸
化膜、４　・−第１層のボンディングパッド、５一層間
絶縁膜、６−・第２層のボンディングパッド、７−・−
〇■Ｄ酸化膜、８　・−金線、９．１０−・・・・・ク
ラック、１１．１１ａ−窓、１２．１２　ａ−スルーホ
ール、１３　・−第１層のボン、ディングパッド、１４
−第２層のボンディングパッド、１６　・・−ｐ型基板
、１７−絶縁分離拡散層、２１−スルーホール、２２−
第２層のボンディングパッド、３１．３２　・・スルー
ホール、３３−・第２層のボンディングパッド、３４−
クラック、３５−・スルーホール、３６−金属膜、５１
　・−第１層のボンディングパッド、５２−スルーホー
ル、５３−・・スリット、５４−第２層のボンディング
パッド、６１−・・第２層のボンディングパッド、６２
−スリット、６３−・・クラック。 茅　ＩＷＪ 濠２ｙＪ 茅３ＷＪ　　　　　　系４　囮 華ｓｒｓ　　　　＃；を囚 差　８１３ｆｉ （０Ｌ〕 ｔｂノ 第２日

Claims (1)

  1. 【特許請求の範囲】 １、半導体表面に設けられた絶縁膜上に形成された第１
    のボンディングパッドもしくは前記絶縁膜に窓あけして
    該窓に設けられた金属電極兼第１のボンディングパッド
    と、前記半導体及び第１のボンディングパッド上に設け
    られた層間絶縁膜と、前記第１のボンディンディングパ
    ッド上の層間絶縁膜を窓あけして形成されたスルーホー
    ルと、前記スルーホールとその周辺を覆つて設けられ前
    記第１のボンディングパッドに電気的に接続する金属製
    の第２のボンディングパッドとを有する半導体装置にお
    いて、前記スルーホールが滑らかなコーナー形状を有す
    ることを特徴とする半導体装置。 ２、ボンディングパッド領域内に形成されるスルーホー
    ルが小さなスルーホールを多数配置して成る特許請求の
    範囲第１項記載の半導体装置。 ３、半導体表面に設けられた絶縁膜上に形成された第１
    のボンディングパッドもしくは前記絶縁膜に窓あけして
    該窓に設けられた金属電極兼第１のボンディングパッド
    と前記半導体及び第１のボンディングパッド上に設けら
    れた層間絶縁膜と、前記第１のボンディングパッド上の
    層間絶縁膜を窓あけして形成されたスルーホールと、前
    記スルーホールとその周辺を覆って設けられ前記第１の
    ボンディングパッドに電気的に接続する金属製の第２の
    ボンディングパッドとを有する半導体装置において、前
    記スルーホールの他に前記第２のボンディングパッドか
    らの配線引出し部下の前記層間絶縁膜にスリット状の付
    加のスルーホールを設けたことを特徴とする半導体装置
    。 ４、半導体表面に設けられた絶縁膜上に形成された第１
    のボンディングパッドもしくは前記絶縁膜に窓あけして
    該窓に設けられた金属電極兼第１のボンディングパッド
    と、前記半導体及び第１のボンディングパッド上に設け
    られた層間絶縁膜と、前記第１のボンディングパッド上
    の層間絶縁膜を窓あけして形成されたスルーホールと、
    前記スルーホールとその周辺を覆つて設けられ前記第１
    のボンディングパッドに電気的に接続する金属製の第２
    のボンディングパッドとを有する半導体装置において、
    前記スルーホールの周辺部の少なくとも一部に前記スル
    ーホールの内側に向つてくさび状のスリットが設けられ
    ていることを特徴とする半導体装置。 ５、半導体表面に設けられた絶縁膜上に形成された第１
    のボンディングパッドもしくは前記絶縁膜に窓あけして
    該窓に設けられた金属電極兼第１のボンディングパッド
    と、前記半導体及び第１のボンディングパッド上に設け
    られた層間絶縁膜と、前記第１のボンディングパッド上
    の層間絶縁膜を窓あけして形成されたスルーホールと、
    前記スルーホールとその周辺を覆つて設けられ前記第１
    のボンディングパッドに電気的に接続する金属製の第２
    のボンディングパッドとを有する半導体装置において、
    前記第１のボンディングパッド及び第２のボンディング
    パッドのうち少くとも一方のボンディングパッドの周辺
    部の少くとも一部にくさび状のスリットを設けたことを
    特徴とする半導体装置。 ６、半導体表面に設けられた絶縁膜上に形成された第１
    のボンディングパッドもしくは前記絶縁膜に窓あけして
    該窓に設けられた金属電極兼第１のボンディングパッド
    と、前記半導体及び第１のボンディングパッド上に設け
    られた層間絶縁膜と、前記第１のボンディングパッド上
    の層間絶縁膜を窓あけして形成されたスルーホールと、
    前記スルーホールとその周辺を覆って設けられ前記第１
    のボンディングパッドに電気的に接続する金属製の第２
    のボンディングパッドとを有する半導体装置において、
    前記絶縁膜の窓あけされていない部分に凹部が設けられ
    該凹部に前記第１のボンディングパッドが設けられてい
    ることを特徴とする半導体装置。 ７、半導体表面に設けられた絶縁膜上に形成された第１
    のボンディングパッドもしくは前記絶縁膜に窓あけして
    該窓に設けられた金属電極兼第１のボンディングパッド
    と、前記半導体及び第１のボンディングパッド上に設け
    られた層間絶縁膜と、前記第１のボンディングパッド上
    の層間絶縁膜を窓あけして形成されたスルーホールーと
    、前記スールーホールとその周辺を覆って設けられ前記
    第１のボンディングパッドに電気的に接続する金属製の
    第２のボンディングパッドとをを有する半導体装置にお
    いて、前記金属電極兼第１のボンディングパッドが前記
    窓の内側にかつ窓のみを覆うように設けられていること
    を特徴とする半導体装置。
JP60114501A 1985-05-28 1985-05-28 半導体装置 Pending JPS61272957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60114501A JPS61272957A (ja) 1985-05-28 1985-05-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60114501A JPS61272957A (ja) 1985-05-28 1985-05-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS61272957A true JPS61272957A (ja) 1986-12-03

Family

ID=14639329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60114501A Pending JPS61272957A (ja) 1985-05-28 1985-05-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS61272957A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905307A (en) * 1995-05-01 1999-05-18 Oki Electric Industry Co., Ltd. Semiconductor device incorporating multilayer wiring structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905307A (en) * 1995-05-01 1999-05-18 Oki Electric Industry Co., Ltd. Semiconductor device incorporating multilayer wiring structure

Similar Documents

Publication Publication Date Title
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
JP3432284B2 (ja) 半導体装置
JP3287346B2 (ja) 半導体装置
US6150725A (en) Semiconductor devices with means to reduce contamination
US6897570B2 (en) Semiconductor device and method of manufacturing same
US5707894A (en) Bonding pad structure and method thereof
KR101264926B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US5403777A (en) Semiconductor bond pad structure and method
JP2006339232A (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
JP2015099827A (ja) 半導体装置および半導体装置の製造方法
US20050110116A1 (en) Semiconductor device having SOI construction
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
US4949150A (en) Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers
JPS61272957A (ja) 半導体装置
JP5966330B2 (ja) 半導体チップおよび半導体パッケージ
JPH01262654A (ja) 半導体装置
JP3213507B2 (ja) 半導体装置
KR20000076823A (ko) 반도체 장치
JPH11233544A (ja) 半導体装置
JPH03246945A (ja) 半導体装置
JPS59188153A (ja) 多層配線を有する電子回路装置の製造方法
JPH03242938A (ja) 半導体装置
JPH07249627A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JPS62219541A (ja) 半導体装置