JPS61259524A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPS61259524A JPS61259524A JP60101126A JP10112685A JPS61259524A JP S61259524 A JPS61259524 A JP S61259524A JP 60101126 A JP60101126 A JP 60101126A JP 10112685 A JP10112685 A JP 10112685A JP S61259524 A JPS61259524 A JP S61259524A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- shape
- area
- semiconductor device
- energy beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、製造時の高生産性を提供するとともに、製造
条件の変動【こ対しても安定した性能を有し、かつ有効
面積の拡大を可能とする半導体装置およびその製法に関
する。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides high productivity during manufacturing, stable performance even in the face of fluctuations in manufacturing conditions, and expansion of effective area. The present invention relates to a semiconductor device and a method for manufacturing the same.
従来より、エネルギー・ビームの照射により電極上に形
成された半導体の一部を除去し、さらにその上に電極を
形成することにより半導体装置が製造されている。Conventionally, semiconductor devices have been manufactured by removing a portion of a semiconductor formed on an electrode by irradiation with an energy beam, and then forming an electrode thereon.
エネルギー・ビームの照射により半導体の一部を除去す
る際、除去された領域が基板端面から他の端面まで直線
状に連続して形成され、ある間隔で同様にして除去され
た領域が繰り返し形成されるばあいが多い。この半導体
のトに電極を形成し、パターン化することにより直列接
続あるいは直並列接続した太陽電池かえられる。When a part of the semiconductor is removed by irradiation with an energy beam, the removed area is formed continuously in a straight line from one end face of the substrate to the other end face, and areas removed in the same way are repeatedly formed at certain intervals. There are a lot of people. By forming electrodes on this semiconductor and patterning it, solar cells connected in series or in series and parallel can be changed.
半導体の一部を除去するのに使用されるエネルギー・ビ
ームは、通常パルス照射され、また基板を、たとえばＸ
−Ｙテーブルに設置してこれを所定の速度で移動させ、
半導体を除去せしめている。その際、パルスエネルギー
・ビームが照射され、次のパルスエネルギー・ビームが
照射されるまでの間に、ｘ−Ｙテーブルはテーブル移動
速度とパルス周波数とで決まるある距離ｄだけ進む。エ
ネルギー・ビームの照射面の形状の中心位置から、テー
ブルの進行方向に除去された部分の周縁部までの距離を
Ａとするど、通常、次のパルスとその前のパルスによる
ビームはある重なりを持つように、すなわちｄ＜２Ａな
る関係になるようにされる。一般的には重なり合う面積
は１０〜２０％以上である。The energy beam used to remove a portion of the semiconductor is typically pulsed and also exposes the substrate to, e.g.
- Install it on the Y table and move it at a predetermined speed,
The semiconductor is removed. At this time, the x-y table advances by a certain distance d determined by the table movement speed and the pulse frequency between the irradiation of the pulsed energy beam and the irradiation of the next pulsed energy beam. The beams of the next pulse and the previous pulse usually overlap to some extent, such as when A is the distance from the center of the shape of the irradiated surface of the energy beam to the periphery of the part removed in the table's advancing direction. In other words, the relationship d<2A holds. Generally, the overlapping area is 10 to 20% or more.
前記のようにして半導体を除去せしめるには、ｄ＜２Ａ
となるようにテーブル移動速度とパルス周波数を定める
必要がある。しかし、パルス周波数を変化させるとエネ
ルギー・ビームの性質も変化し、それゆえ適切な周波数
の範囲が存在する。したがって、テーブル移動速度に制
約が生じ、テーブル移動速度を大きくし、生産性を大幅
に向上させることが困難となる。To remove the semiconductor as described above, d<2A
It is necessary to determine the table movement speed and pulse frequency so that However, changing the pulse frequency also changes the nature of the energy beam, so there is a range of suitable frequencies. Therefore, the table movement speed is restricted, making it difficult to increase the table movement speed and significantly improve productivity.
また、テーブル移動速度あるいはパルス周波数にわずか
の変動が生じたばあい、半導体の反射率や膜厚などに変
動があったばあい、あるいはエネルギー・ビーム自体に
変動が生じたばあいなどには、半導体の除去のされ方が
異なってくる。In addition, if there is a slight change in the table movement speed or pulse frequency, if there is a change in the reflectance or film thickness of the semiconductor, or if there is a change in the energy beam itself, The way semiconductors are removed differs.
上記のような変動がビームの重なり合う面積が大きくな
るように働いたばあいには、半導体層の下の電極、さら
にはその下の基板にまでダメージが生じたりする。また
、ビームの重なり合う面積が小さくなると半導体層の除
去のされ方が不充分となり、極端なばあいには除去でき
なくなる。If the above-mentioned fluctuations work to increase the overlapping area of the beams, damage may occur to the electrode under the semiconductor layer and even to the substrate underneath. Furthermore, if the overlapping area of the beams becomes small, the semiconductor layer will not be removed sufficiently, and in extreme cases, it will not be possible to remove the semiconductor layer.
本発明は、エネルギー・ビームの照射により半導体層の
一部を除去する際に、テーブル移動速度あるいはビーム
のスキャニング速度が制約され、生産性を上げることが
できないと同時に、上記のような条件の変動により半導
体の除去のされ方が大きく変動し、結果として半導体装
置の性能がばらつき、歩留りが低下するという問題を解
決すると同時に、除去される部分の面積を少なくするこ
とにより半導体装置の有効面積の拡大をも図るためにな
されたものであるｄＣ問題点を解決するための手段〕
本発明は、同一基板上に存在する分離された電極、該電
極上に形成された非晶質半導体を含む半導体および半導
体上に形成された電極からなる半導体装置であって、前
記半導体には半導体が除去された領域が破線状に設けら
れてパターン化されていることを特徴とする半導体装置
、および同一基板上に分離して存在する電極上に形成さ
れた非晶質半導体を含む半導体をテープルに設置し、テ
ーブルを移動させながら、あるいはエネルギー・ビーム
をスキャニングさせながらエネルギー・ビームを照射し
、半導体に除去された領域を破線状に設けてパターン化
し、さらに電極を設けることを特徴とする半導体装置の
製法に関する。In the present invention, when a part of a semiconductor layer is removed by irradiation with an energy beam, the table movement speed or the beam scanning speed is restricted, making it impossible to increase productivity, and at the same time, the above-mentioned fluctuations in conditions are avoided. This solves the problem that the way semiconductors are removed varies greatly, resulting in variations in the performance of semiconductor devices and lower yields. At the same time, it increases the effective area of semiconductor devices by reducing the area of the removed parts. [Means for solving the dC problem] The present invention provides separated electrodes existing on the same substrate, a semiconductor including an amorphous semiconductor formed on the electrode, and A semiconductor device comprising an electrode formed on a semiconductor, characterized in that the semiconductor is patterned with regions in which the semiconductor is removed in the form of broken lines, and A semiconductor containing an amorphous semiconductor formed on separate electrodes is placed on a table, and an energy beam is irradiated while moving the table or scanning the energy beam, and the semiconductor is removed. The present invention relates to a method for manufacturing a semiconductor device characterized by forming a pattern by providing regions in the shape of broken lines and further providing electrodes.
本発明に用いる基板としては、半導体装置の製造に用い
られる一般的な基板、たとえばガラス、セラミック、耐
熱性高分子フィルム、耐熱性樹脂などから成形された基
板などがあげられる。Examples of the substrate used in the present invention include common substrates used in the manufacture of semiconductor devices, such as substrates molded from glass, ceramics, heat-resistant polymer films, heat-resistant resins, and the like.
前記基板上に電気的に分離されて形成されている電極は
、透明電極であってもよく、一般の金属電極であっても
よい。ただし、基板側を光の入射面とするばあいには、
透明電極を用いるのが好ましい。その具体例としては、
ＩＴＯ１Ｓｎ０２、Ｃｒ、 Ｎｏ、Ｗなどから形成され
た膜厚２００人〜２左程度の一般の半導体装置の製造に
用いられる電極であって、電気的に分離された電極があ
げられる。The electrodes formed on the substrate so as to be electrically isolated may be transparent electrodes or general metal electrodes. However, if the substrate side is the light incident surface,
Preferably, transparent electrodes are used. As a specific example,
An example of an electrode is an electrically isolated electrode formed from ITO1Sn02, Cr, No, W, etc. and used in the manufacture of general semiconductor devices with a film thickness of about 200 to 200 mm.
本発明に用いる非晶質半導体を含む半導体とは、半導体
が単層からなるばあいには、非晶質半導体のみあるいは
非晶質半導体および結晶性半導体の混合物からなる半導
体であることを意味し、半導体が多層からなるばあいに
は、半導体層を形成する層のうちの少なくとも１層が非
晶質半導体のみ、あるいは非晶質半導体および結晶性半
導体の混合物からなる半導体であることを意味する。こ
のような非晶質半導体のみあるいは非晶質半導体および
結晶棒半導体の混合物からなる半導体は、結晶性半導体
ど比較して一般に電気伝導性が低いという特性を有して
いる。The semiconductor containing an amorphous semiconductor used in the present invention means a semiconductor consisting of only an amorphous semiconductor or a mixture of an amorphous semiconductor and a crystalline semiconductor when the semiconductor is composed of a single layer. , when a semiconductor is composed of multiple layers, it means that at least one of the layers forming the semiconductor layer is a semiconductor consisting only of an amorphous semiconductor or a mixture of an amorphous semiconductor and a crystalline semiconductor. . Semiconductors made of such an amorphous semiconductor alone or a mixture of an amorphous semiconductor and a crystal rod semiconductor generally have a characteristic of lower electrical conductivity than crystalline semiconductors.
前記非晶質半導体の具体例どしては、たどえは非晶質シ
リコン、非晶質シリコンカーバイド、非晶質シリコンナ
イトライド、非晶質シリコンゲルマンなどがあげられ、
非晶質半導体および結晶性半導体の混合物からなる半導
体の具体例としては、たとえば微結晶シリコン、フッ素
化シリコン（微結晶）などがあげられ、また多層の非晶
質半導体を含む半導体の具体例どしては、たとえば結晶
シリコン上に形成された微結晶シリコンを含む非晶質シ
リコン系半導体などがあげられる。Specific examples of the amorphous semiconductor include amorphous silicon, amorphous silicon carbide, amorphous silicon nitride, amorphous silicon germane, etc.
Specific examples of semiconductors made of a mixture of amorphous semiconductors and crystalline semiconductors include microcrystalline silicon, fluorinated silicon (microcrystals), and specific examples of semiconductors containing multilayered amorphous semiconductors. Examples of such semiconductors include amorphous silicon-based semiconductors containing microcrystalline silicon formed on crystalline silicon.
なお本明細書にいう結晶性半導体とは、いわゆる微結晶
状半導体、多結晶状半導体あるいは単結晶半導体を含む
概念である。Note that the term "crystalline semiconductor" as used herein is a concept that includes so-called microcrystalline semiconductors, polycrystalline semiconductors, and single-crystalline semiconductors.
前記非晶質半導体を含む半導体＼ヒに形成される電極と
しては、基板側から光を入射さ七るばあいにはＡＩ’、
Ｃｒ 、 ＮＬ 、 Ｍｏ、Ｗ１〜、負などの金属電
極を、当該電極側から光を入射させるばあいにはＩＴＯ
、ＳｎＯ２などの透明電極を用いるのがよい。The electrode formed on the semiconductor containing the amorphous semiconductor is AI', in the case where light is incident from the substrate side.
When light is incident on a metal electrode such as Cr, NL, Mo, W1~, negative from the electrode side, ITO is used.
It is preferable to use a transparent electrode such as , SnO2 or the like.
本発明においては、非晶□買手導体を含む半導体に半導
体が除去された領域が破線状に・設けられてパターン化
されている。 □ ′：除去された領域の形状
、深さ、°大きさ、間隔などにはとぐに限定はなく、半
導体が：除去された領域が破線状に設けられていて、半
導体がバターン化されていればよい。形状としては、た
とえば□はぼ円形、正方形、楕円形、長方形、平行四辺
形などであることが好ましく、除去された領゛域の深さ
としては、同一基板上に存在する分離された電極まであ
るいは中心部（除去された領域の占・め゛る面積のうち
の８０％以内）で１よ、電極の□はとんどが除去されて
基板表面にまで達していても構わない。In the present invention, the semiconductor including the amorphous conductor is patterned with regions where the semiconductor is removed in the form of broken lines. □ ′: There are no immediate limitations on the shape, depth, size, spacing, etc. of the removed region, and the semiconductor: The removed region is provided in the shape of a broken line and the semiconductor is patterned. Bye. As for the shape, for example, □ is preferably approximately circular, square, elliptical, rectangular, parallelogram, etc., and the depth of the removed area is as far as the separated electrodes existing on the same substrate. Alternatively, at the center (within 80% of the area occupied by the removed region), most of the squares of the electrode may be removed and reach the substrate surface.
′本明細書にいう除去された領域が破線状に設けられて
いるとは、除去された領域が点接触しているばあいも含
む概念であり：隣り合う除・去された領域の大部分が、
接しているがまたは不連続な状態で連なっていることを
いい、除去された領域により形成される破線状のものが
、通常、５〜２〇−程度の間隔をあけて半導体層上に３
〜数十本設けられている。'In this specification, the removed area is provided in a broken line shape is a concept that includes the case where the removed areas are in point contact: most of the adjacent removed areas but,
It refers to a series of broken lines that are in contact with each other but are discontinuous, and the broken lines formed by the removed regions are usually placed on the semiconductor layer with an interval of about 5 to 20 mm.
~There are dozens of them.
破線状に除去された領域は、同一基板上に分離□して存
在する電極上に形成された非晶質半導体を含む半導体を
、たとえばＸ−Ｙテーブルのごときテーブルに設置し、
テ」プルを移動させながらエネルギー・ビームを照射す
ることにより、あるいはエネルギー・ビームをスキャニ
ングさせながら照射することにより形成される。In the region removed in the shape of a broken line, a semiconductor including an amorphous semiconductor formed on an electrode that is separated on the same substrate is placed on a table such as an X-Y table, and
It is formed by irradiating an energy beam while moving the temple or by irradiating an energy beam while scanning.
前記エネルギー・ビームとしては、たとえばレーザー光
線、イオンビーム、電子ビームなどがあげられ、これら
のうちでは真空中、大気中のどちらでも使用でき、また
容易にパルス発振ができるという点からレーザー光線が
好ましし）。Examples of the energy beam include laser beams, ion beams, electron beams, etc. Among these, laser beams are preferred because they can be used either in vacuum or in the atmosphere and can be easily pulsed. ).
エネルギー・ビームが照射される半導体上での形状には
とくに限定はないが、円形に近（＼ものが一般的である
。また、エネルギー・ビーム中にスリットを配し、任意
の形状にすることも可能であるが、このばあい、正方形
や長方形または楕円形やひし形のような平行四辺形にす
るばあいが多い。ひとつのパルスにより半導体が除去さ
れるが、これらの照射面の形状とその強度分布およびテ
ーブル移動速度などに応じて除去される領域の形状が定
まる。There is no particular limit to the shape of the semiconductor to which the energy beam is irradiated, but it is generally close to circular.Also, a slit can be placed in the energy beam to create an arbitrary shape. However, in this case, the shape is often a square, rectangle, or parallelogram such as an oval or rhombus.The semiconductor is removed by one pulse, but the shape of the irradiated surface and its The shape of the area to be removed is determined depending on the intensity distribution, table movement speed, etc.
本発明において、除去された領域の外周端同士を結んだ
包絡線で囲まれた面積のうち、実際に除去された領域の
占める割合が小さいばあいには、電気的に直列あるいは
直並列接続するばあいの抵抗が大きくなり好ましくない
。したがって第１図および第２図に示すように、半導体
（３）の除去された領域（２）と次のパルスにより除去
された領域との間の最短距離をｒ、除去された領域の中
心から該領域の周縁部への径のうち最大の径をＤとする
と、除去された領域の形状がほぼ円形または正方形であ
るばあいには、ｒ〉１３０が除去された領域のうちの３
０％未満であることが好ましい。また、除去された領域
の形状がほぼ楕円形または長方形あるいはひし形のよう
な平行四辺形であるばあいには、ｒ＞１００が３０％未
満であることが好ましい。なお第３図は第１図のＡ−Ａ
−断面を説明するための図であり、（１）は基板、（４
）は分離された電極である。In the present invention, if the ratio of the actually removed area to the area surrounded by the envelope connecting the outer peripheral edges of the removed area is small, electrical connection is made in series or in series-parallel. In this case, the resistance increases, which is undesirable. Therefore, as shown in FIGS. 1 and 2, the shortest distance between the removed area (2) of the semiconductor (3) and the area removed by the next pulse is r, from the center of the removed area. If the maximum diameter among the diameters to the peripheral edge of the region is D, if the shape of the removed region is approximately circular or square, r>130 is 3 of the removed region.
Preferably, it is less than 0%. Further, when the shape of the removed region is approximately an ellipse, a rectangle, or a parallelogram such as a rhombus, it is preferable that r>100 be less than 30%. Note that Figure 3 is from A-A in Figure 1.
- It is a diagram for explaining the cross section, (1) is the substrate, (4
) are separated electrodes.
本明細書にいう除去された領域の中心とは、除去された
領域の形状に関してその重心位置を意味する。The center of the removed region as used herein refers to the position of the center of gravity of the removed region with respect to its shape.
一方、各々の形状において、生産性および歩留りの点か
ら、次のパルスによるビームとその前のパルスによるビ
ームとが重なり合（Ｘ、結局除去された領域に対してｐ
＜Ｑとなる部分が多くなるのは好ましくなく、ｒ〈０と
なる部分？Ｉ（除去された領域のうちの３０％未満であ
ることが好ましい。従って、除去された領域の形状が番
まは円形または正方形であるばあいには除去された領域
の数の７０％以上がＯ≦ｒ≦１３０（ただしｒ＝Ｄ＝Ｏ
であることはない）であることが好ましい。また、除去
された領域の形状かは【ｆ楕円形または長方形あるいは
平行四辺形であるばあいは、７０％以上がＯ≦ｒ≦１０
Ｄ（ただしｒ＝Ｄ＝０であることはない）であることが
好ましくＸ０本発明に係わる半導体層の一部を除去する
ためには、エネルギー・ビームの照射が利用される。On the other hand, in each shape, from the point of view of productivity and yield, the beam of the next pulse and the beam of the previous pulse overlap (X, p with respect to the area that was eventually removed).
Is it undesirable to have a large number of parts where <Q, and parts where r<0? I (preferably less than 30% of the removed area. Therefore, if the shape of the removed area is a circle, circle, or square, 70% or more of the number of removed areas is O≦r≦130 (however, r=D=O
) is preferred. In addition, the shape of the removed area is [f If it is an ellipse, rectangle, or parallelogram, 70% or more is O≦r≦10
Preferably, D (but not r=D=0) X0 In order to remove a portion of the semiconductor layer according to the present invention, irradiation with an energy beam is used.
そのための８８としてはＱスイッチＹＡＧレーザー、Ｑ
スイッチルビーレーザーなどの固体レーザー、ｃｏ２１
ＥＡレーザー、イオンビームを発生するイオンガン、電
子ビームを発生する電子銃などがあげられるが、これら
に限定されるものではない。しかし、ＹＡＧレーザーや
ＣＯ２レーザーのようにエネルギー・ビームがレーザー
光線であるものが好ましく、またＱスイッチレーザーや
ＴＥＡレーザーのようにパルス発振によってえられるも
のが好ましく、かつ基板をＸ−Ｙテーブルのようなテー
ブルに設置し、移動させながら、半導体層の一部を除去
するのが好ましい。For that purpose, 88 is a Q-switch YAG laser, Q
Solid state lasers such as switched ruby lasers, CO21
Examples include, but are not limited to, an EA laser, an ion gun that generates an ion beam, and an electron gun that generates an electron beam. However, it is preferable that the energy beam is a laser beam, such as a YAG laser or a CO2 laser, or that the energy beam is obtained by pulse oscillation, such as a Q-switched laser or a TEA laser. It is preferable to remove a part of the semiconductor layer while setting it on a table and moving it.
すでに説明・したように、エネルギー・ビームを半導体
上で重なり合わせて基板上の半導体層をその一端近傍か
ら他端近傍まで連続して除去したのち、半導体上にＮ極
をパターン化して形成することによりえられる従来の半
導体装置においては、装置の性能がばらつき、歩留りが
低下すると同時に、その生産性自体も容易に向ヒさせる
ことができない。それゆえ、本発明の半導体装置におい
ては非晶質半導体を含む半導体の一部を除去する際に、
除去するために使用するエネルギー・ビームのパルス周
波数とテーブル移動速度またはスキャニング速度とが、
ｄ≧２＾なる関係を満足するようにし、隣り合う除去さ
れた領域の７０％以上が点接触か、また（よ不連続な状
態で連なっているように調整して製造することにより、
従来の装置における低収率、低生産性を大幅に改善する
ことができる。As already explained, an N-pole is patterned and formed on the semiconductor after the energy beams are overlapped on the semiconductor to continuously remove the semiconductor layer on the substrate from near one end to near the other end. In the conventional semiconductor devices obtained by this method, the performance of the devices varies and the yield decreases, and at the same time, the productivity itself cannot be easily improved. Therefore, in the semiconductor device of the present invention, when removing a part of the semiconductor including the amorphous semiconductor,
The pulse frequency of the energy beam used for removal and the table movement or scanning speed are
By satisfying the relationship d≧2^, and adjusting and manufacturing so that 70% or more of adjacent removed areas are in point contact or are connected in a discontinuous manner,
The low yield and low productivity of conventional equipment can be significantly improved.
つぎにＱスイッチＹＡＧレーザーを用いて半導体を除去
するばあいの一実ＩＭ態様について説明する。Next, an actual IM mode in which a semiconductor is removed using a Q-switched YAG laser will be described.
たとえばガラス基板上にＩＴＯ、５ｎ０２などの電極を
電子ビーム蒸着法などの方法により形成し、パターンエ
ツチングにより電極を分離する。その上にグロー放電分
解法などにより、非晶質半導体を含む半導体を堆積せし
める。そののち該半導体を上にしてｘ−Ｙテーブル上に
セットし、これにＱスイッチＷＡＧレーザーを照射して
半導体の一部を除去する。For example, electrodes of ITO, 5n02, etc. are formed on a glass substrate by a method such as electron beam evaporation, and the electrodes are separated by pattern etching. A semiconductor including an amorphous semiconductor is deposited thereon by a glow discharge decomposition method or the like. Thereafter, the semiconductor is set on an x-y table with the semiconductor facing upward, and a part of the semiconductor is removed by irradiating the semiconductor with a Q-switched WAG laser.
ＱスイッチＹＡＧレーザーの運転条件としては、たとえ
ば基本波（１，０６ρ）を使用し、パルス周波数１〜５
にＨｚ 、平均出力０．０５〜６Ｗ、モードＴＥ１４
あるいはマルチモード、パルス幅５０〜６００ｎ ｓ
ｅｅ程度の条件があげられる。The operating conditions for a Q-switched YAG laser include, for example, using a fundamental wave (1,06ρ) and a pulse frequency of 1 to 5.
Hz, average output 0.05~6W, mode TE14
Or multimode, pulse width 50-600ns
Conditions of about ee can be mentioned.
−１５−・
×−Ｙテーブルの移動速度あるいはエネルギー・ビーム
のスキャニング速度は３０〜８００ｍＩＩＩ／ｓｅｃ
。-15-・×-The moving speed of the Y table or the scanning speed of the energy beam is 30 to 800 mIII/sec.
.
好ましくは１００〜６００ｍｍ／ｓｅｅ程疫である。Preferably it is about 100 to 600 mm/see.
このようにして製造された同一基板Ｆに存在する分離さ
れた電極上に形成された非晶質半導体を含む半導体の一
部を除去したものに、さらに電極が形成され、要すれば
パターン化して形成され、本発明の半導体装置が製造さ
れる。Further electrodes are formed on the semiconductor including the amorphous semiconductor formed on the separated electrodes on the same substrate F manufactured in this way, and are further formed with patterning if necessary. and a semiconductor device of the present invention is manufactured.
このようにして製造された本発明の半導体装置は、一枚
の基板上に直列あるいは直並列に接続された太陽電池と
して好適に使用されうる。The semiconductor device of the present invention manufactured in this way can be suitably used as a solar cell connected in series or in series and parallel on a single substrate.
つぎに本発明の半導体装置およびそのｌｌｌ法を実施例
にもとづき説明するが、本発明はこれらに限定されるも
のではない。Next, the semiconductor device and its Ill method of the present invention will be explained based on examples, but the present invention is not limited thereto.
実施例１
厚さ １．１ｉ＆のガラス上に電子ビーム蒸着法にてＩ
ＴＯを８００人、ＩＴＯ上にさらに５ｎｏｔを２００人
堆積させ、パターンエツチングにより分離された電極を
形成した。そののちグロー放電分解法にて、基板温度２
０９℃、圧力０．５〜１．０Ｔｏｒｒ。Example 1 I was deposited on glass with a thickness of 1.1 i by electron beam evaporation.
800 layers of TO and 200 layers of 5not were deposited on ITO, and separated electrodes were formed by pattern etching. After that, using glow discharge decomposition method, the substrate temperature was 2
09°C, pressure 0.5-1.0 Torr.
ＲＦ電力３０−なる条件で、ｐ型非晶質ＳｉＣ：Ｈ／ｉ
型非晶質Ｓｉ ：ｔｌ／ｎ型微結晶質Ｓｉ：Ｈなる構成
で、各層の厚さがそれぞれ１５０人７０００人、３００
人のシリコン系半導体層を形成した。そののち半導体層
を上にしてｘ−Ｙテーブル上にセットし、テーブル移動
速ｒ！１６００ａ／Ｓｅｃにて、ＱスイッチＹＡＧレー
ザーを用いて半導体層の一部を除去した。p-type amorphous SiC:H/i under the condition of RF power 30-
Type amorphous Si: tl/n type microcrystalline Si:H composition, the thickness of each layer is 150, 7,000 and 300, respectively.
A silicon-based semiconductor layer was formed. Thereafter, the semiconductor layer is placed on an x-y table with the semiconductor layer facing up, and the table movement speed is r! At 1600a/Sec, part of the semiconductor layer was removed using a Q-switched YAG laser.
なおＱスイッチＹＡＧレーザーの運転条件は、基本波口
、０６ｍ１）を使用し、パルス周波数ｌＫＨ２、平均出
力６賛、マルチモード、パルス幅１５０ｒ３ｓｅｃであ
った。The operating conditions of the Q-switched YAG laser were as follows: fundamental wave mouth, 06m1), pulse frequency lKH2, average output 6cm, multimode, pulse width 150r3sec.
除去された領域の形状は第１図に示すように真円に近く
７０Ｃ１ｌｌの間に設けられた除去された領域の平均で
［） −０，０４Ｈ，ｒ −０，６２ｔｍで・あった。As shown in FIG. 1, the shape of the removed area was close to a perfect circle, and the average of the removed area provided between 70C111 was [) -0.04H,r -0.62tm.
したがってｒ＝１３Ｄであった。Therefore, r=13D.
そののちＮ電極を５０００人の厚さになるように蒸着し
、化学エツチングによりパターン化した。Thereafter, an N electrode was deposited to a thickness of 5000 nm and patterned by chemical etching.
さらに、ガラスカッターを用いて切断して分離し、同一
面内にある４個の太１電池を直列に接続した太陽電池を
製造した。この太ＷａＮ池の１個の有効面積は約１ｄで
、合計の有効面積は約４ｄであった。Furthermore, a solar cell was manufactured by cutting and separating using a glass cutter and connecting four thick 1 cells in series in the same plane. The effective area of each Tai WaN pond was about 1 d, and the total effective area was about 4 d.
えられた４個の太陽電池を直列に接続した太陽電池を用
いて蛍光燈１５０ルツクスの下で太陽電池特性を測定し
た。えられた太陽電池５０個の平均の結果を第１表に示
す。Using the solar cell obtained by connecting the four solar cells in series, the solar cell characteristics were measured under 150 lux of fluorescent light. Table 1 shows the average results of the 50 solar cells obtained.
実施例２
レーザー・ビームの光線中に長方形のスリットを配置し
゛、テーブル速度を２５０ｔｔｍ ／Ｓｅｃにした以外
は実施例１と同様の条件で半導体層の一部を除去した。Example 2 A part of the semiconductor layer was removed under the same conditions as in Example 1 except that a rectangular slit was placed in the laser beam and the table speed was 250 ttm/Sec.
除去された領域の形状は、第２図に示すような長方形で
あ゛す７０Ｃ＋ａの間に設けられた除去さｉｔ タｆＲ
Ｒ（１） 平均テＤ＝０．０３５ ｔｔｖｎ、 ｒ＝Ｑ
、０２５ ｃａｍ’、したがってｒ＝０．７０であった
。The shape of the removed area is a rectangle as shown in FIG.
R(1) Average TeD=0.035 ttvn, r=Q
, 025 cam', so r=0.70.
そののち実施例１と同様にして有効面積的１−の太陽電
池を４個直列に接続した太陽電池を製造し、その特性を
実施例１と同一□の条件で測定した。えられた太陽電池
５０個の平均の結′果を第１１′に示す □
比較例１
Ｘ−Ｙテーブルの移動速度を５０ｍｍ、／ｓｅｃにした
以外は実施例１と同様にして太陽電池を製造した。この
ばあいには、あるパルスによるビームと次のパルスによ
るビームとが重なり合うようにするため、除去された領
域は第４図に示すように連続した直線で、その線幅は０
．０８ ｍｍであった。実施例１と同様にしてその特性
を測定した。結果を第１表に示す。Thereafter, in the same manner as in Example 1, a solar cell was manufactured by connecting four solar cells with an effective area of 1- in series, and its characteristics were measured under the same □ conditions as in Example 1. The average results of the 50 solar cells obtained are shown in Section 11'. □ Comparative Example 1 Solar cells were manufactured in the same manner as in Example 1 except that the moving speed of the X-Y table was 50 mm/sec. did. In this case, in order to make the beam from one pulse overlap with the beam from the next pulse, the removed area is a continuous straight line with a line width of 0 as shown in Figure 4.
．． It was 0.08 mm. Its characteristics were measured in the same manner as in Example 1. The results are shown in Table 1.
第１表の結果から、本発明の装置はテーブル移動速度の
大ぎな条件で製造でき、したがって生産性の高い製造条
件の下でうろことができ、しかも安定して高い性能を有
していることがわかる。また、比較例１のものは、生産
性がわるい上に性能面からの歩留りがわるく、平均値で
も劣った結果となってていることがわかる。From the results in Table 1, it can be seen that the apparatus of the present invention can be manufactured under conditions of high table movement speed, can therefore be operated under highly productive manufacturing conditions, and has stable and high performance. I understand. Furthermore, it can be seen that Comparative Example 1 had poor productivity and poor yield in terms of performance, and the average value was also poor.
また、実施例１および２は、比較例１に比べて有効面積
を拡大した太陽電池を提供することができる。たとえば
実施例１でえられた太陽電池は比較例１のものよりも有
効面積が約７％大きい。従って両者のＩ、Ｉ の値に
はこの有ｓｃ ｏｐ
効面積の差によるものが含まれている。もし、比較例１
が実施例１と同じ有効面積であるとすると、ｒｓｏ＝
１２．５μＡ １ｒｏｐ＝ ９．２μ八となるはずであ
る。Further, Examples 1 and 2 can provide solar cells with an expanded effective area compared to Comparative Example 1. For example, the solar cell obtained in Example 1 has an effective area approximately 7% larger than that of Comparative Example 1. Therefore, the values of I and I include the difference in the effective sc op area. If Comparative Example 1
is the same effective area as in Example 1, then rso=
It should be 12.5 μA 1 rop = 9.2 μ8.
（発明の効果）
本発明の半導体装置は安定した性能を有するものである
。このような半導体装置は本発明の方法により高い生産
性を有する製造条件の下でえられ、かつ製造条件が変動
したばあいでも製品の歩留りが低下するのを防ぐことが
可能である。さらに、本発明の半導体装置は、従来の装
置に比べて有効面積を大きくすることができ、性能を向
上さぜることができる。(Effects of the Invention) The semiconductor device of the present invention has stable performance. Such a semiconductor device can be obtained by the method of the present invention under manufacturing conditions with high productivity, and even if the manufacturing conditions change, it is possible to prevent the product yield from decreasing. Furthermore, the semiconductor device of the present invention can have a larger effective area and improved performance compared to conventional devices.
第１図は本発明の装置を製造する一実施態様の中間段階
に関する説明図、第２図は本発明の装置を製造する他の
実施態様の中間段階に関する説明図、第３図は第１図の
△−Ａ′断面に関する説明図、第４図は従来の装置を＃
Ａ造する中間段階の状態に関する説明図ある。
（図面の主要符号）
（１）二基 板
（２）：除去された領域
（３）二手導体
（４）二分離された電極
利 口
３：半導体
７２ツ
７３来
１：基板
４：分離された電極
才４厨FIG. 1 is an explanatory diagram of an intermediate stage of one embodiment of manufacturing the apparatus of the present invention, FIG. 2 is an explanatory diagram of an intermediate stage of another embodiment of manufacturing the apparatus of the present invention, and FIG. 3 is a diagram of the intermediate stage of another embodiment of manufacturing the apparatus of the present invention. Fig. 4 is an explanatory diagram of the △-A' cross section of
FIG. 2 is an explanatory diagram regarding the intermediate stage of A-building. (Main symbols in the drawing) (1) Two substrates (2): removed area (3) two-handed conductor (4) two separated electrodes Electrode expert 4 chef
Claims (1)
形成された非晶質半導体を含む半導体および半導体上に
形成された電極からなる半導体装置であって、前記半導
体には半導体が除去された領域が破線状に設けられてパ
ターン化されていることを特徴とする半導体装置。 ２ 除去された領域の形状がほぼ円形または正方形であ
り、隣接する除去された領域間の最短距離をｒ、除去さ
れた領域の中心から周縁部への径のうち最大の径をＤと
して、除去された領域の数の７０％以上が０≦ｒ≦１３
Ｄ（ただしｒ＝Ｄ＝０であることはない）を満足するこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
。 ３ 除去された領域の形状がほぼ楕円形、長方形または
平行四辺形であり、隣接する除去された領域間の最短距
離をｒ、除去された領域の中心から該領域の周縁部への
距離のうち最大の距離をＤとして、除去された領域の数
の７０％以上が０≦ｒ≦１０Ｄ（ただしｒ＝Ｄ＝０であ
ることはない）を満足することを特徴とする特許請求の
範囲第１項記載の半導体装置。 ４ 同一基板上に分離して存在する電極上に形成された
非晶質半導体を含む半導体をテーブルに設置し、テーブ
ルを移動させながら、あるいはエネルギー・ビームをス
キャニングさせながらエネルギー・ビームを照射し、半
導体に除去された領域を破線状に設けてパターン化し、
さらに電極を設けることを特徴とする半導体装置の製法
。 ５ 前記エネルギー・ビームがレーザー光線であること
を特徴とする特許請求の範囲第４項記載の製法。 ６ 前記レーザー光線がパルス発振によつてえられ、基
板を設置したテーブルを移動させながら該光線を半導体
に照射することにより半導体の一部が除去されることを
特徴とする特許請求の範囲第５項記載の製法。[Scope of Claims] 1. A semiconductor device comprising separated electrodes existing on the same substrate, a semiconductor including an amorphous semiconductor formed on the electrode, and an electrode formed on the semiconductor, the semiconductor device comprising: 1. A semiconductor device characterized in that the area from which the semiconductor is removed is provided in a pattern in the form of a broken line. 2 The shape of the removed area is approximately circular or square, the shortest distance between adjacent removed areas is r, and the maximum diameter from the center to the peripheral edge of the removed area is D. More than 70% of the number of regions are 0≦r≦13
2. The semiconductor device according to claim 1, wherein the semiconductor device satisfies the condition D (however, r=D=0). 3 The shape of the removed area is approximately elliptical, rectangular, or parallelogram, and the shortest distance between adjacent removed areas is r, and the distance from the center of the removed area to the periphery of the area is Claim 1 characterized in that 70% or more of the number of removed regions satisfies 0≦r≦10D (however, r=D=0 is not satisfied), where the maximum distance is D. 1. Semiconductor device described in Section 1. 4. A semiconductor including an amorphous semiconductor formed on separate electrodes on the same substrate is placed on a table, and irradiated with an energy beam while moving the table or scanning the energy beam, The removed area is provided in the semiconductor in the form of a broken line and patterned.
A method for manufacturing a semiconductor device, further comprising providing an electrode. 5. The method of claim 4, wherein the energy beam is a laser beam. 6. Claim 5, wherein the laser beam is obtained by pulse oscillation, and a part of the semiconductor is removed by irradiating the semiconductor with the laser beam while moving a table on which the substrate is placed. Manufacturing method described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101126A JPH065777B2 (en) | 1985-05-13 | 1985-05-13 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101126A JPH065777B2 (en) | 1985-05-13 | 1985-05-13 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61259524A true JPS61259524A (en) | 1986-11-17 |
| JPH065777B2 JPH065777B2 (en) | 1994-01-19 |
Family
ID=14292381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60101126A Expired - Lifetime JPH065777B2 (en) | 1985-05-13 | 1985-05-13 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065777B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01171282A (en) * | 1987-12-25 | 1989-07-06 | Kanegafuchi Chem Ind Co Ltd | Photovoltaic element |
| WO2004064167A1 (en) * | 2003-01-10 | 2004-07-29 | Kaneka Corporation | Transparent thin-film solar cell module and its manufacturing method |
| JP2007005345A (en) * | 2005-06-21 | 2007-01-11 | Mitsubishi Heavy Ind Ltd | Solar cell module and manufacturing method thereof |
| WO2021200286A1 (en) * | 2020-03-31 | 2021-10-07 | 積水化学工業株式会社 | Solar cell and method for manufacturing solar cell |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020586A (en) * | 1983-07-13 | 1985-02-01 | Semiconductor Energy Lab Co Ltd | Manufacture of photoelectric convertor |
| JPS60117649A (en) * | 1983-11-16 | 1985-06-25 | ア−ルシ−エ− コ−ポレ−ション | Photocell array |
-
1985
- 1985-05-13 JP JP60101126A patent/JPH065777B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020586A (en) * | 1983-07-13 | 1985-02-01 | Semiconductor Energy Lab Co Ltd | Manufacture of photoelectric convertor |
| JPS60117649A (en) * | 1983-11-16 | 1985-06-25 | ア−ルシ−エ− コ−ポレ−ション | Photocell array |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01171282A (en) * | 1987-12-25 | 1989-07-06 | Kanegafuchi Chem Ind Co Ltd | Photovoltaic element |
| WO2004064167A1 (en) * | 2003-01-10 | 2004-07-29 | Kaneka Corporation | Transparent thin-film solar cell module and its manufacturing method |
| JP2007005345A (en) * | 2005-06-21 | 2007-01-11 | Mitsubishi Heavy Ind Ltd | Solar cell module and manufacturing method thereof |
| WO2021200286A1 (en) * | 2020-03-31 | 2021-10-07 | 積水化学工業株式会社 | Solar cell and method for manufacturing solar cell |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065777B2 (en) | 1994-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3436858B2 (en) | Manufacturing method of thin film solar cell | |
| US4755475A (en) | Method of manufacturing photovoltaic device | |
| JPH0394476A (en) | Manufacture of substrate for selective crystal growth and selective crystal growth method and manufacture of solar cell by using these substrates | |
| US4786358A (en) | Method for forming a pattern of a film on a substrate with a laser beam | |
| US4568409A (en) | Precision marking of layers | |
| TW201330082A (en) | Method and structure for using discontinuous laser scribe lines | |
| CN109216399A (en) | Inverted structure micro-dimension photonic crystal LED array chip and preparation method thereof | |
| JPH0550871B2 (en) | ||
| JPS61259524A (en) | Semiconductor device and manufacture thereof | |
| JPH1079522A (en) | Thin-film photoelectric conversion device and its manufacturing method | |
| JPS62195184A (en) | Manufacture of solar battery device | |
| JPS6342180A (en) | Manufacture of integrated type photovoltaic device | |
| JPH02317A (en) | Thin film working method | |
| JPS61280680A (en) | Manufacture of semiconductor device | |
| JPS58158989A (en) | Distributed feedback type semiconductor laser | |
| JPS6261376A (en) | Solar battery | |
| CN118136744A (en) | Laser cutting method of LED wafer | |
| CN117577694A (en) | Integrated structure of photoconductive switch and energy storage capacitor prepared based on semi-insulating semiconductor wafer | |
| CN105355731B (en) | LED chip and preparation method thereof | |
| JPS63283077A (en) | Manufacture of solar cell | |
| CN105470354B (en) | LED chip and preparation method thereof | |
| JPH05315632A (en) | Manufacture of semiconductor device | |
| JPS62147784A (en) | Amorphous solar cell and manufacture thereof | |
| JPH04363071A (en) | Manufacture of optical semiconductor device | |
| JPH0237047B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |