JPS61259360A - Self-strobe signal generating system - Google Patents

Self-strobe signal generating system

Info

Publication number
JPS61259360A
JPS61259360A JP10068485A JP10068485A JPS61259360A JP S61259360 A JPS61259360 A JP S61259360A JP 10068485 A JP10068485 A JP 10068485A JP 10068485 A JP10068485 A JP 10068485A JP S61259360 A JPS61259360 A JP S61259360A
Authority
JP
Japan
Prior art keywords
tag
signal
strobe signal
self
changing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10068485A
Other languages
Japanese (ja)
Other versions
JPH0444300B2 (en
Inventor
Takashi Koike
小池 隆士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10068485A priority Critical patent/JPS61259360A/en
Publication of JPS61259360A publication Critical patent/JPS61259360A/en
Publication of JPH0444300B2 publication Critical patent/JPH0444300B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To attain transfer of data of lots of kinds through a few tag lines by using the changing state of plural tag signals and a self strobe signal sent from a strobe signal generating section so as to control data transfer to a module. CONSTITUTION:The changing state of a tag signal transferred from a host device through, e.g., through three tag lines TAG0-TAG2 is detected by a changing point detection section 111. That is, the section 111 is driven by clock signals CLKZ, CLKB having inverted phase, the state of the tag signal at that time is recorded respectively, and if the recording state differs, it is discriminated as the change in the tag signal, a detection signal CMP is reset. A strobe signal generating section 113 uses the signal CMP to generate a strobe signal STRB by itself. Thus, lots of kinds of data are transferred without provision of an exclusive strobe signal line and limit in the changing method of the tag signal.

Description

【発明の詳細な説明】 〔概要〕 自己ストローブ信号生成方式であって、上位装置から転
送されて来ていたストローブ信号に対応して、複数のタ
グ信号の変化状態を検出してストローブ信号を自己生成
するように構成し、転送データの取込みを簡易な信号線
にて容易に行う事を可能とする。
[Detailed Description of the Invention] [Summary] This is a self-strobe signal generation method that detects changing states of multiple tag signals and generates a strobe signal automatically in response to a strobe signal transferred from a host device. The transfer data can be easily captured using a simple signal line.

〔産業上の利用分野〕[Industrial application field]

本発明は、上位装置から共通バスを通じて転送して来る
データの取込み用ゲート信号を自己生成する自己ストロ
ーブ信号生成方式に関する。
The present invention relates to a self-strobe signal generation method that self-generates a gate signal for capturing data transferred from a host device through a common bus.

例えば、計算システムで構成する上位装置と複数の入出
力装置との間を共通バスを通じて遺り取りするデータの
タイプ指定方式として、データ自身にデータの種類を表
示するタグを付属させる方式がある。
For example, as a method for specifying the type of data that is transferred between a higher-level device and a plurality of input/output devices in a computing system through a common bus, there is a method in which a tag indicating the type of data is attached to the data itself.

転送データを受は取る側ではデータのタグを調べてその
種類を識別し、それに適した処理を行うため、命令の種
類が少なくても種類の異なるデータ処理が可能となる。
The side receiving and receiving the transferred data checks the tag of the data to identify its type and performs the appropriate processing, making it possible to process different types of data even with fewer types of instructions.

しかし、その反面その処理が複雑となる。かかタグ方式
での簡易な処理方式の開発が待たれている。
However, on the other hand, the processing becomes complicated. The development of a simple processing method based on the tag method is awaited.

〔従来の技術と発明が解決しようとする問題点〕第4図
はシステム構成図、第5図は従来の信号出力状況図をそ
れぞれ示す。
[Prior art and problems to be solved by the invention] FIG. 4 shows a system configuration diagram, and FIG. 5 shows a conventional signal output status diagram.

第4図に示す複数のモジュール1(0)〜1(n)は共
通バスaを通じて上位装置2とのデータの遺り取りを行
う。例えば、上位装置2がら共通バスaに送出されたデ
ータがモジュール1(i)に対して転送されているデー
タであることを認識するには、タグ信号線すに送出され
るタグ信号の変化状態により認識する。
A plurality of modules 1(0) to 1(n) shown in FIG. 4 exchange data with the host device 2 through a common bus a. For example, in order to recognize that the data sent from the host device 2 to the common bus a is the data being transferred to the module 1(i), the change state of the tag signal sent to the tag signal line Recognize by.

又、そのデータの取り込みはタグ信号の変化状態時に上
位装置2からストローブ信号信号線Cを通じて送出され
るストローブ信号が“オン”の期間で取り込む。尚、こ
の状況を第5図に示す。
Further, the data is taken in while the strobe signal sent from the host device 2 through the strobe signal line C is "on" when the tag signal is in a changing state. This situation is shown in FIG.

第4図に示すタグ信号線すは複数の信号線から成ってお
り、この複数の信号線の組合わせにより多くのタグ信号
を転送することが可能であるが、ストローブ信号専用の
ストローブ信号信号線Cを従来必要としていた。
The tag signal line shown in Figure 4 consists of multiple signal lines, and it is possible to transfer many tag signals by combining these multiple signal lines. Previously, C was required.

一方、専用のストローブ信号lcを設けない従来方式で
は、複数のタグ信号線すの変化を一度に1信号線しか変
化しないように制限を加え、これによりタグの状態変化
を該モジュール1(i)のインタフェース部IHi)で
認識すると共にストローブ信号を発生させデータを取り
込むが、多くのタグ信号を転送することが出来ないと言
う問題点があった。
On the other hand, in the conventional method that does not provide a dedicated strobe signal lc, changes in multiple tag signal lines are limited to only one signal line changing at a time. The interface unit (IHi) of the tag recognizes the data, generates a strobe signal, and captures the data, but there is a problem in that it is not possible to transfer many tag signals.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明に係るインタフェース部の原理ブロック
図を示す。
FIG. 1 shows a principle block diagram of an interface unit according to the present invention.

第1図は、 複数のタグ線TAGiの変化状態を位相の異なるクロッ
ク信号CIJA、CLKBで駆動し検出する変化点検出
部111と、 変化点検出部111の出力の変化により所定状態にセッ
トされるフリップ・フロップ112(以下F、F112
と称す、る)と、 F、F112のセット状態出力により自己ストローブ信
号5TRBを生成しモジュール1(i)の図示してない
部分へ出力するストローブ信号生成部113と、から構
成されている。
FIG. 1 shows a changing point detecting section 111 that detects changing states of a plurality of tag lines TAGi by driving them with clock signals CIJA and CLKB having different phases, and a changing point detecting section 111 that detects changing states of a plurality of tag lines TAGi, and a predetermined state is set by a change in the output of the changing point detecting section 111. Flip-flop 112 (hereinafter referred to as F, F112
and a strobe signal generating section 113 that generates a self-strobe signal 5TRB based on the set state outputs of F and F112 and outputs it to a portion (not shown) of module 1(i).

〔作用〕[Effect]

例えば、上位装置2から少・数のタグ線(例えば、3本
のタグ線TAGO〜2)を通じて転送されて来るタグ信
号の変化状態を変化点検出部111で検出する。
For example, the change point detection unit 111 detects a change state of a tag signal transferred from the host device 2 through a small number of tag lines (for example, three tag lines TAGO to TAGO2).

即ち、逆の位相を持つクロック信号CLKA、 CLK
Bで駆動して、その時のタグ信号の状態をそれぞれ記録
して置き、その記録状態に相違点があればタグ信号が変
化したとして検出信号CMPが落ちる。
That is, clock signals CLKA, CLK with opposite phases
B, the state of the tag signal at that time is recorded, and if there is a difference in the recorded state, it is assumed that the tag signal has changed and the detection signal CMP drops.

この検出信号CMPを利用してストローブ信号5TRB
を自己生成すにことにより、専用のストローブ信号線を
設けることなく、又タグ信号の変化方法に制限を設ける
ことなく多くの種類のデータ転送が可能となる。
Using this detection signal CMP, the strobe signal 5TRB is
By self-generating the tag signal, many types of data transfers are possible without providing a dedicated strobe signal line and without placing restrictions on the method of changing the tag signal.

〔実施例〕〔Example〕

以下本発明の要旨を第2図、第3図に示す実施例により
具体的に説明する。
The gist of the present invention will be specifically explained below with reference to embodiments shown in FIGS. 2 and 3.

第2図は本発明の詳細な説明するブロック図、第3図は
本発明に係る各信号の動作図をそれぞれ示す。尚、全図
を通じて同一符号は同一対象物を示す。
FIG. 2 is a block diagram explaining the present invention in detail, and FIG. 3 is a diagram showing the operation of each signal according to the present invention. Note that the same reference numerals indicate the same objects throughout the figures.

次に、本実施例の動作を説明する。尚、第2図に示す実
施例は゛第4図に示すモジュール1(0)〜1(n)内
で上位装置2とのインタフェースを司るインタフェース
部11(0)〜11(n)でのストローブ信号5TRB
を生成するためのブロック図を示す。
Next, the operation of this embodiment will be explained. The embodiment shown in FIG. 2 is based on the strobe signal in the interface units 11(0) to 11(n) that control the interface with the host device 2 in the modules 1(0) to 1(n) shown in FIG. 5TRB
A block diagram for generating is shown.

又、ストローブ信号5TRBは上位装置2から送出され
たデータを受信するモジュールHi)側で安全に取込む
ための信号として使用されるものである。
Further, the strobe signal 5TRB is used as a signal for safely receiving data sent from the host device 2 on the side of the module Hi).

尚、第2図に示すタグ信号TARO−TAG2は上位装
置2から各モジュール1(0)〜1(n)に対して送出
される制御信号であり、制御内容は3本のタグ信号TA
RO〜TAG2の組合わせにより表示される。
The tag signal TARO-TAG2 shown in FIG. 2 is a control signal sent from the host device 2 to each module 1(0) to 1(n), and the control content is based on three tag signals TA.
Displayed by the combination of RO to TAG2.

更に、クロックCLKA、 CLKB、 CLKIはモ
ジュール1(i)内部で作成される信号であり、特にク
ロックCLKA 、 CLKBは第3図に示すように相
互に逆位相となるクロック信号である。
Further, the clocks CLKA, CLKB, and CLKI are signals generated inside the module 1(i), and in particular, the clocks CLKA and CLKB are clock signals having opposite phases to each other as shown in FIG.

上位装置2から各モジュール1(O)〜1(n)に対し
て送出されるタグ信号TARO〜TAG2は略同時に送
り出されるが、各タグ線の分布容量等の影響により最大
T1のバラツキを持ってインタフェース部11(i)に
到着する。
The tag signals TARO to TAG2 sent from the host device 2 to each module 1(O) to 1(n) are sent out almost simultaneously, but with a maximum variation of T1 due to the influence of the distributed capacitance of each tag line. It arrives at the interface section 11(i).

このタグ信号TARO−TAG2の変化状態をレジスタ
111aはクロックCLKAで駆動し記憶し、レジスタ
111bハクロツクCLKBで駆動し記憶する。更に、
レジスタ111aとレジスタ111bとで記憶された内
容は比較回路111cで比較され、相違があれば所定信
号CMPが落ちる。尚、内容が同一であれば信号出力は
変化しない。
The register 111a is driven by the clock CLKA and stores the changing state of the tag signal TARO-TAG2, and the register 111b is driven by the clock CLKB and stored. Furthermore,
The contents stored in register 111a and register 111b are compared by comparison circuit 111c, and if there is a difference, a predetermined signal CMP is dropped. Note that if the contents are the same, the signal output will not change.

レジスタ111aとレジスタ111bとで記憶された内
容に相違があることは、タグ信号TARO〜TAG2の
状態に変化があったことを示す。即ち、共通バスaにデ
ータ送出があり、それに伴いタグ信号TARO〜TAG
2から所定制御信号が送出されたことを示すものである
A difference between the contents stored in the register 111a and the register 111b indicates that there has been a change in the states of the tag signals TARO to TAG2. That is, there is data transmission on the common bus a, and tag signals TARO to TAG are transmitted accordingly.
This indicates that a predetermined control signal has been sent from No. 2.

P、F112は比較回路111cから出力された所定信
号CMPの変化によりセットされシフトレジスタ113
aを起動させる。シフトレジスタ113a起動後所定時
間経過すると、論理積回路113cの一方の入力端子に
所定信号を送出し、これによりストローブ信号5TRB
が“オン”となり、14時間継続しインバータ113b
の入力端子側に所定信号が送出されることにより“オフ
”となる。
P and F112 are set by a change in the predetermined signal CMP output from the comparator circuit 111c, and the shift register 113
Start a. When a predetermined period of time has elapsed after the shift register 113a is activated, a predetermined signal is sent to one input terminal of the AND circuit 113c, and thereby the strobe signal 5TRB
becomes “on” and continues for 14 hours, and the inverter 113b
When a predetermined signal is sent to the input terminal side of the switch, the switch is turned off.

F、F112及びシフトレジスタ113aはインバータ
113bの出力側の変化(即ち、“オン”から“オフ”
になる)によりリセットされ、次の動作待ちとなる。
F, F112 and the shift register 113a change the output side of the inverter 113b (i.e. from "on" to "off").
It is reset by the following command) and waits for the next operation.

尚、ストローブ信号5TRBが“オン”に立ち上がるま
での時間は、タグ信号TARO−TAG2の変化で一番
早いもの(第3図ではタグ信号TARO)から12時間
経過後とし、しかもT2>>Tlとしている。
The time until the strobe signal 5TRB turns "on" is 12 hours after the earliest change in the tag signals TARO-TAG2 (tag signal TARO in Fig. 3), and if T2>>Tl. There is.

又、タグ信号TARO〜TAG2の変化の最小周期、即
ち第3図ではタグ信号TARIの変化点から次のタグ信
号TAROの変化点までの周期T3はT3 > T4と
なるように設定されているものとする。
Furthermore, the minimum period of change of the tag signals TARO to TAG2, that is, the period T3 from the change point of the tag signal TARI to the next change point of the tag signal TARO in FIG. 3, is set so that T3 > T4. shall be.

以上のように上位装置2から転送されて来るタグ信号T
ARO〜TAG2の変化状態を検出して自己でストロー
ブ信号5TRBが生成されるため専用のストローブ信号
線を設けることが不要となる。
As described above, the tag signal T transferred from the host device 2
Since the strobe signal 5TRB is generated by itself by detecting the changing state of ARO to TAG2, it is not necessary to provide a dedicated strobe signal line.

〔発明の効果〕 以上のような本発明によれば、専用のストローブ信号線
を設けることなく、又タグ信号の変化方法に制限を設け
ることなく少ないタグ線で多くの種類のデータ転送が出
来ると言う効果がある。
[Effects of the Invention] According to the present invention as described above, many types of data can be transferred with a small number of tag lines without providing a dedicated strobe signal line and without placing restrictions on the method of changing the tag signal. It has the effect of saying.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るインタフェース部の原理ブロック
図、 第2図は本発明の詳細な説明するブロック図、第3図は
本発明に係る各信号の動作図、第4図はシステム構成図
、 第5図は従来の信号出力状況図、 をそれぞれ示す。 第2図、第4図において、 1(0)〜1(n)はモジュール、 11(0) 〜11(n)はインタフェース部、111
は変化点検出部、112はF、F 。 113はストローブ信号生成部、 111a、 1llbはレジスタ、 111Cは比較回路、  113aはシフトレジスタ、
113bはインバータ、 113cは論理積回路、2は
上位装置、 をそれぞれ示す。
Fig. 1 is a principle block diagram of the interface section according to the present invention, Fig. 2 is a block diagram explaining the present invention in detail, Fig. 3 is an operation diagram of each signal according to the present invention, and Fig. 4 is a system configuration diagram. , FIG. 5 shows a conventional signal output situation diagram, respectively. In FIGS. 2 and 4, 1(0) to 1(n) are modules, 11(0) to 11(n) are interface units, and 111
Reference numeral 112 indicates a change point detection unit, and 112 indicates F, F. 113 is a strobe signal generation unit, 111a and 1llb are registers, 111C is a comparison circuit, 113a is a shift register,
113b is an inverter, 113c is an AND circuit, and 2 is a host device.

Claims (1)

【特許請求の範囲】 共通バスを介して上位装置と複数のモジュールが接続さ
れ、該共通バスをそれぞれの前記モジュールが共通のデ
ータ転送路として使用する装置において、 前記モジュールのインタフェース部(11(i))内に
前記上位装置から送出される複数のタグ信号の変化状態
を検出するタグ変化点検出部(111)と、前記タグ変
化点検出部(111)の出力の変化によりセットされる
フリップ・フロップ(112)と、前記フリップ・フロ
ップ(112)の出力により自己ストローブ信号を生成
するストローブ信号生成部(113)とを設け、 該モジュールへのデータ転送を前記複数のタグ信号の変
化状態と、 ストローブ信号生成部(113)から送出される自己ス
トローブ信号とにより取込むことを特徴とする自己スト
ローブ信号生成方式。
[Scope of Claim] In a device in which a host device and a plurality of modules are connected via a common bus, and each of the modules uses the common bus as a common data transfer path, )) includes a tag change point detection section (111) that detects change states of a plurality of tag signals sent from the host device, and a flip signal that is set by a change in the output of the tag change point detection section (111). A flop (112) and a strobe signal generation unit (113) that generates a self-strobe signal based on the output of the flip-flop (112) are provided, and data transfer to the module is based on changing states of the plurality of tag signals; A self-strobe signal generation method characterized in that the self-strobe signal is captured by a self-strobe signal sent from a strobe signal generation section (113).
JP10068485A 1985-05-13 1985-05-13 Self-strobe signal generating system Granted JPS61259360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10068485A JPS61259360A (en) 1985-05-13 1985-05-13 Self-strobe signal generating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10068485A JPS61259360A (en) 1985-05-13 1985-05-13 Self-strobe signal generating system

Publications (2)

Publication Number Publication Date
JPS61259360A true JPS61259360A (en) 1986-11-17
JPH0444300B2 JPH0444300B2 (en) 1992-07-21

Family

ID=14280566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10068485A Granted JPS61259360A (en) 1985-05-13 1985-05-13 Self-strobe signal generating system

Country Status (1)

Country Link
JP (1) JPS61259360A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010211810A (en) * 2004-05-20 2010-09-24 Qualcomm Inc Single wire bus and three wire bus interoperability
US8750324B2 (en) 2004-05-20 2014-06-10 Qualcomm Incorporated Single wire bus interface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010211810A (en) * 2004-05-20 2010-09-24 Qualcomm Inc Single wire bus and three wire bus interoperability
JP2010218558A (en) * 2004-05-20 2010-09-30 Qualcomm Inc Interoperability of single wire bus and three wire bus
JP2011028764A (en) * 2004-05-20 2011-02-10 Qualcomm Inc Single wire and three wire bus interoperability
US8750324B2 (en) 2004-05-20 2014-06-10 Qualcomm Incorporated Single wire bus interface

Also Published As

Publication number Publication date
JPH0444300B2 (en) 1992-07-21

Similar Documents

Publication Publication Date Title
US4615017A (en) Memory controller with synchronous or asynchronous interface
US4740891A (en) Asynchronous state machine
US6075830A (en) Method and apparatus for adapting an asynchronous bus to a synchronous circuit
KR920007349A (en) Digital pulse processing equipment
JPS61259360A (en) Self-strobe signal generating system
EP1379937B1 (en) Reset circuit and method therefor
US5940599A (en) Data processor
US6408353B1 (en) Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal
KR920007781Y1 (en) Bus matching
SU1462283A1 (en) Information input device
SU1201842A1 (en) Information input device
JP3408402B2 (en) Data processing method of magnetic card reader
JPH0690657B2 (en) Clock switching circuit
JPS581917Y2 (en) Phase synchronized circuit with multiple memory circuits
SU1325494A1 (en) Device for controlling information exchange between processor and memory
JPH0289300A (en) Semiconductor memory element
KR100197410B1 (en) Circuit for generating acknowledge signal in switching system
SU1275455A2 (en) Device for controlling data outuput in start-stop mode
KR100434309B1 (en) Emulator circuit
KR100197411B1 (en) Circuit for generating acknowledge signal in switching system
JPH02232759A (en) Interruption control circuit
SU754402A1 (en) Device for input of digital-pulse information
JPH0465685A (en) Scan register circuit
JPH02211571A (en) Information processor
KR950004266A (en) Data reading device in memory