JPS61254018A - Overcurrent protection circuit for restricting current flowing through transistor switch - Google Patents

Overcurrent protection circuit for restricting current flowing through transistor switch

Info

Publication number
JPS61254018A
JPS61254018A JP61097037A JP9703786A JPS61254018A JP S61254018 A JPS61254018 A JP S61254018A JP 61097037 A JP61097037 A JP 61097037A JP 9703786 A JP9703786 A JP 9703786A JP S61254018 A JPS61254018 A JP S61254018A
Authority
JP
Japan
Prior art keywords
transistor
signal
output
reference resistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61097037A
Other languages
Japanese (ja)
Inventor
グレゴリー・アラン・ギソニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of JPS61254018A publication Critical patent/JPS61254018A/en
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は概して過電流保護回路に関し、特に、トラン
ジスタがそのトランジスタのコレクターエミッタ通路と
電気的に直列に接続された負荷を通流する電流を切り換
えるように接続されている場合、そのトランジスタを還
流する電流を制限するように使用される過電流保護回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION This invention relates generally to overcurrent protection circuits, and more particularly, in which a transistor is connected to switch current through a load electrically connected in series with the collector-emitter path of the transistor. The case relates to an overcurrent protection circuit used to limit the current flowing through that transistor.

先j」丸迷n朋一 種々の制御及び/または監視システムと関係して点灯す
る押しボタンのキーバッドを含むキーボードを使用する
ことは知られている。このようなキーボードは例えば、
本件出願人によって原子カプラントと関係して設けられ
たプラント安全監視システムと接続して用いられるプラ
ズマ・ディスプレイ・キーボードに用いられる。このシ
ステムにおいてはキーボードは、2つの16押しボタン
・バンクからなる32の点灯押しボタン・キーパ・ンド
である。各バンクからの1つのボタンがいずれの1時刻
においても点灯されて、オペレータによって最後に選択
されたボタンを示す、この態様で点灯されるキーボード
は熟練してキーバッドを使用するに際してはオペレータ
を大いに助ける。
It is known to use keyboards that include illuminated push-button keypads in conjunction with one type of control and/or monitoring system. For example, such a keyboard is
Used in a plasma display keyboard used in conjunction with a plant safety monitoring system installed by the applicant in conjunction with an atomic couplant. In this system, the keyboard is a 32 illuminated push button keypad consisting of two 16 push button banks. One button from each bank is illuminated at any one time to indicate the button last selected by the operator; a keyboard illuminated in this manner greatly assists the operator in skillfully using the keypad. .

明白な理由により、すべての時刻においてキーボードの
すべての光源を動作可能とすることは極めて重要である
。上述のプラズマ・ディスプレイ・キーボードの光源は
12ボルトの白熱ランプであり、その各々はトランジス
タ・スイッチによって駆動される。白熱ランプの寿命に
はは限りがあり、それ故周期的な取り譬えを要する。断
線したランプを取り替えるのは経験ある熟練者には簡単
な行為であるが、それでも特にシステムに詳しくないも
のにとっては、ランプソケットの両端を一緒に短絡する
ことによって、またはトランジスタ回路にとって低ずぎ
るまたは高すぎる抵抗を有した不良のランプを挿入する
ことによって、関連のスイッチング・トランジスタに重
大な損傷を生じるという大変な可能性を内在している。
For obvious reasons, it is extremely important to have all light sources of the keyboard operational at all times. The light sources for the plasma display keyboard described above are 12 volt incandescent lamps, each driven by a transistor switch. Incandescent lamps have a finite lifespan and therefore require a periodic analogy. Replacing a burnt-out lamp is a simple act for an experienced practitioner, but it is still a simple task for those not particularly familiar with the system, such as by shorting the ends of the lampholder together or By inserting a defective lamp with a resistance that is too high, there is a great potential for serious damage to the associated switching transistors.

もしランプソケットの両端を横切って短絡回路が生じた
ならば、トランジスタのコレクタ電流は該トランジスタ
の最大定格値を超えて該トランジスタを破壊し得る。ト
ランジスタ自体は比較的安価であるけれども、トランジ
スタを取り替える際の混乱した労力は比較的高価であり
得る。それ故、ランプ及び/またはトランジスタの価格
は、キーボードのトランジスタを取り替えるのに要する
人為的な時間に比較して重要でない。
If a short circuit were to occur across the lampholder, the collector current of the transistor could exceed its maximum rating and destroy the transistor. Although the transistor itself is relatively inexpensive, the disruptive effort in replacing a transistor can be relatively expensive. Therefore, the cost of the lamp and/or transistor is inconsequential compared to the human time required to replace a keyboard transistor.

さらにもし悪い抵抗値のランプが回路内に設置されたな
らば、トランジスタはその飽和領域よりもむしろその能
動領域で動作するようにされ、このことは望ましくない
熱を発生してトランジスタを損傷することがあり得る。
Furthermore, if a lamp of poor resistance is installed in the circuit, the transistor is forced to operate in its active region rather than its saturation region, which can generate unwanted heat and damage the transistor. is possible.

ル団ffl この発明の目的は、負荷を横切って短絡回路が生じたと
き、過度の電流が上述したように接続されたトランジス
タを通流しないようにした過電流保護回路を提供するこ
とにある。
An object of the present invention is to provide an overcurrent protection circuit which prevents excessive current from flowing through the transistors connected as described above when a short circuit occurs across the load.

この発明のもう1つの目的は、白熱ランプを通流する電
流を切り換えるように接続されたトランジスタのための
過電流保護回路を提供することであり、それにおいて抵
抗の不良なランプが回路内に挿入された場合でもトラン
ジスタをその飽和領域で動作させたままとする。
Another object of the invention is to provide an overcurrent protection circuit for transistors connected to switch current through an incandescent lamp, in which a lamp with a defective resistance is inserted into the circuit. The transistor remains operating in its saturation region even if

この発明のさらにもう1つの目的は、各々がそれぞれの
負荷を通る電流を切り換えるように接続された複数個の
トランジスタの共通のエミッタ接続線に接続され、過電
流状態が存在するトランジスタの1つにおける電流を制
限すると共に、不良の抵抗値の負荷がトランジスタの1
つの回路内に置かれた場合でも、そのトランジスタをそ
の飽和領域に維持することのできる過電流保護回路を提
供することである。
Yet another object of the invention is to provide a common emitter connection line of a plurality of transistors, each connected to switch current through a respective load, in which case an overcurrent condition exists in one of the transistors. In addition to limiting the current, the load of the bad resistance is
An object of the present invention is to provide an overcurrent protection circuit that can maintain a transistor in its saturation region even when placed in one circuit.

上述した目的及び他の目的は、トランジスタのコレクタ
ーエミッタ通路と電気的に直列に接続された負荷を通流
する電流を切り換えるように接続された該トランジスタ
と結合して形成された過電流保護回路であって、 各々が可能化及び不可能化信号を受ける第1及び第2の
入力と、前記トランジスタのベースに接続される出力と
を有し、前記第1の入力は、外部回路からの可能化及び
不可能化信号の選択された1つを受けるように配列され
たベース回路手段であって、前記第1及び第2の入力の
各々に可能化信号が存在するときに前記トランジスタを
オンし、かつ前記第1及び第2の入力のいずれか1つに
不可能化信号が存在するときに前記トランジスタをオフ
とするように動作する前記ベース回路手段と、前記トラ
ンジスタのエミッタに接続された端子を有する基準抵抗
であって、前記コレクターエミッタ通路の電流に比例す
ると共に前記端子において検出され得る電圧を、前記ト
ランジスタを通流する電流が前記基準抵抗を横切って生
じるようにした該基準抵抗と、 前記基準抵抗の前記端子に接続される入力を有し、前記
基準抵抗を横切って生じる前記電圧を受けるコンパレー
タ手段であって、前記トランジスタに許容される最大電
流に対応した電圧スレショ−ルドと、前記コンパレータ
手段の入力における電圧が増加して前記電圧スレショー
ルドに一致し前記トランジスタにおける過電流状態を示
すごとに、第1状態から第2状態に変化する出力信号を
生じる出力とを有する前記コンパレータ手段と、前記コ
ンパレータ手段の出力に接続される入力と、前記ベース
回路手段の第2入力に接続される出力とを有するパルス
手段であって、可能化信号となる静止信号量と、不可能
化信号となる所定のパルス幅を有するパルス信号とを含
む出力信号を生じ、前記コンパレータ手段の出力信号が
前記第1状態から第2状態に変化したとき前記パルス信
号を生じて前記所定のパルス幅に対応した期間、前記ベ
ース回路手段が前記トランジスタをオフするようにした
前記パルス手段と、 を備えた過電流保護回路を提供することによって達成さ
れる。
The foregoing and other objects provide an overcurrent protection circuit formed in conjunction with a transistor connected to switch current through a load electrically connected in series with the collector emitter path of the transistor. and has first and second inputs, each receiving an enabling and disabling signal, and an output connected to the base of the transistor, the first input being an enabling signal from an external circuit. and base circuit means arranged to receive a selected one of the disable signals to turn on the transistor when an enable signal is present on each of the first and second inputs; and said base circuit means operative to turn off said transistor when a disabling signal is present on either one of said first and second inputs, and a terminal connected to an emitter of said transistor. a reference resistor having a voltage proportional to the current in the collector-emitter path and detectable at the terminal, such that the current flowing through the transistor develops across the reference resistor; comparator means having an input connected to said terminal of a reference resistor for receiving said voltage developed across said reference resistor, said comparator means having a voltage threshold corresponding to a maximum current allowed in said transistor; said comparator means having an output for producing an output signal that changes from a first state to a second state each time a voltage at an input of the means increases to meet said voltage threshold, indicating an overcurrent condition in said transistor; , pulse means having an input connected to an output of said comparator means and an output connected to a second input of said base circuit means, the pulse means comprising a quiescent signal amount being an enabling signal and a disabling signal. producing an output signal comprising a pulse signal having a predetermined pulse width, and producing the pulse signal corresponding to the predetermined pulse width when the output signal of the comparator means changes from the first state to the second state; pulsing means such that the base circuit means turns off the transistor for a period of time.

この発明のさらなる特徴によれば、ベース回路手段は、
このベース回路手段がトランジスタをオンにするようは
動作するときにはいつも、負荷の電気抵抗の大きさに関
係なく、トランジスタを飽和状態に維持するようにトラ
ンジスタのベースに電流を供給する手段を含んでいる。
According to further features of the invention, the base circuit means:
The base circuit means includes means for supplying current to the base of the transistor so as to maintain the transistor in saturation regardless of the magnitude of the electrical resistance of the load whenever the base circuit means is operated to turn on the transistor. .

この発明の好適な実施例においては、トランジスタのコ
レクターエミッタ通路と電気的に直列に接続された負荷
を通流する電流を切り換えるように接続された該トラン
ジスタと結合して形成された過電流保護回路であって、 各々が可能化及び不可能化信号を受ける第1及び第2の
入力と、前記トランジスタのベースに接続される出力と
を有し、前記第1の入力は、外部回路からの可能化及び
不可能化信号の選択された1つを受けるように配列され
たベース回路手段であって、前記第1及び第2の入力の
各々に可能化信号が存在するときに前記トランジスタを
オンし゛、かつ前記第1及び第2の入力のいずれか1つ
に不可能化信号が存在するときに前記トランジスタをオ
フとするように動作するものと、          
    車前記トランジスタのエミッタに接続された端
子を有する基準抵抗であって、前記コレクターエミッタ
通路の電流に比例すると共に前記端子において検出され
得る電圧を、前記トランジスタを通流する電流が前記基
準抵抗を横切って生じるようにした該基準抵抗と、 前記基準抵抗の前記端子に接続される入力を有し、前記
基準抵抗を横切って生じる前記電圧を受けるコンパレー
タ手段であって、前記トランジスタに許容される最大電
流に対応した電圧スレシ目−ルドと、前記コンパレータ
手段の入力における電圧が増加して前記電圧スレショー
ルドに一致し前記トランジスタにおける過電流状態を示
すごとに、第1状態から第2状態に変化する出力信号を
生じる出力とを有するものと、 前記コンパレータ手段の出力に接続される入力と、前記
ベース回路手段の第2入力に接続される出力とを有する
パルス手段であって、可能化信号となる静止信号量と、
不可能化信号となる所定のパルス幅を有するパルス信号
とを含む出力信号を生じ、前記コンパレータ手段の出力
信号が前記第1状態から第2状態に変化したとき前記パ
ルス信号を生じて前記所定のパルス幅に対応した期間、
前記ベース回路手段が前記トランジスタをオフするよう
にしたものと、 もう1つの負荷を通流する電流を切り換えるように接続
されたもう1つのトランジスタと、第1及び第2の入力
と出力とを有するもう1つのベース回路手段と、 を備え、前記もう1つのベース回路手段の第1の入力は
、前記外部回路からの可能化及び不可能化信号の選択さ
れた1つを受けるように配列され、前記もう1つのベー
ス回路手段の第2の入力は、前記パルス手段の出力に接
続され、そして前記もう1つのベース回路手段の出力は
、前記もう1つのトランジスタのベースに接続され、こ
れにより前記もう1つのトランジスタのエミッタは前記
基準抵抗の端子に接続され、前記コンパレータ手段は、
前記トランジスタのそれぞれの過電流状態に応答して、
前記パルス手段に、前記ベース回路手段の各々の第2の
入力に供給されるパルス信号を生じさせ、過電流状態の
存在するトランジスタをオフするようにした過電流保護
回路が提供される。
In a preferred embodiment of the invention, an overcurrent protection circuit is formed in conjunction with the transistor connected to switch current through a load electrically connected in series with the collector emitter path of the transistor. , each having first and second inputs for receiving enable and disable signals, and an output connected to the base of the transistor, the first input being an enable signal from an external circuit. base circuit means arranged to receive a selected one of enable and disable signals to turn on the transistor when an enable signal is present on each of the first and second inputs; , and is operative to turn off the transistor when a disabling signal is present on any one of the first and second inputs;
A reference resistor having a terminal connected to the emitter of the transistor, the current flowing through the transistor creating a voltage across the reference resistor that is proportional to the current in the collector-emitter path and detectable at the terminal. a reference resistor configured to produce a maximum current allowed in the transistor; and comparator means having an input connected to the terminal of the reference resistor for receiving the voltage developed across the reference resistor; a voltage threshold corresponding to the voltage threshold and changing from a first state to a second state each time a voltage at the input of said comparator means increases to meet said voltage threshold and indicate an overcurrent condition in said transistor. pulsing means having an output for producing an output signal; an input connected to the output of the comparator means; and an output connected to a second input of the base circuit means, the pulse means being an enable signal. static signal amount,
generating an output signal comprising a pulse signal having a predetermined pulse width serving as a disabling signal, and generating the pulse signal when the output signal of the comparator means changes from the first state to the second state; period corresponding to the pulse width,
said base circuit means adapted to turn off said transistor; another transistor connected to switch current through another load; and first and second inputs and outputs. another base circuit means, a first input of said another base circuit means being arranged to receive a selected one of an enabling and disabling signal from said external circuit; A second input of said further base circuit means is connected to the output of said pulse means and an output of said further base circuit means is connected to the base of said another transistor, thereby The emitter of one transistor is connected to a terminal of the reference resistor, and the comparator means
in response to an overcurrent condition of each of said transistors;
An overcurrent protection circuit is provided which causes said pulsing means to generate a pulsed signal applied to a second input of each of said base circuit means to turn off transistors in which an overcurrent condition exists.

t   のl 第1図を参照すると、トランジスタ3のコレクタと端子
5との間に、それぞれ端子A及びBを介して、ランプ1
が接続されて示されている。端子5は正の電圧源(図示
せず)に接続されている。トランジスタ3のベースは抵
抗7を介して電流を受けるように接続されており、該抵
抗7は端子9を介してもう1つの正の電圧源(図示せず
)に接続されている。コンデンサ11は、トランジスタ
3のベースと接地との間に接続されており、不所望の高
周波信号をろ波する。
l of t Referring to FIG. 1, a lamp 1 is connected between the collector of the transistor 3 and the terminal 5 via the terminals A and B, respectively.
are shown connected. Terminal 5 is connected to a positive voltage source (not shown). The base of the transistor 3 is connected to receive current via a resistor 7, which is connected via a terminal 9 to another positive voltage source (not shown). Capacitor 11 is connected between the base of transistor 3 and ground to filter out unwanted high frequency signals.

NORゲート13は、各々が論理入力を受ける2つの入
力リード15及び17と、トランジスタ3のベースに接
続される出力19とを有している。
NOR gate 13 has two input leads 15 and 17, each receiving a logic input, and an output 19 connected to the base of transistor 3.

リード17は外部回路(第1図には示されていない)か
らの論理入力を受けるように配列されており、リード1
5は、以下に説明されるこの発明による過電流保護回路
からのフィードバック信号を含む論理入力を受けるよう
に配列されている。
Lead 17 is arranged to receive logic inputs from external circuitry (not shown in FIG. 1);
5 is arranged to receive a logic input including a feedback signal from an overcurrent protection circuit according to the invention as described below.

基準抵抗21は端子23を有しており、この端子23は
トランジスタ3のエミッタと、コンパレータ25の入力
とに接続される。基準抵抗21の他端は接地されている
。コンパレータ25の出力はワンショットマルチバイブ
レータ(以後、ワンショットという)27の入力に接続
されており、ワンショット27はその出力をNORゲー
ト13の入力リード15に接続している。コンパレータ
25はスレショールド電圧を有しており、このスレショ
ールド電圧に達したとき、該コンパレータ25の出力を
一電圧状態から別の電圧状態に変化させる。コンパレー
タ25の電圧状態の変化はワンショット27をトリガし
て、所定のパルス幅を有する正の出力パルスを発生させ
、その後ワンショット27の出力はゼロ電圧量に復帰す
る。
Reference resistor 21 has a terminal 23 which is connected to the emitter of transistor 3 and to the input of comparator 25 . The other end of the reference resistor 21 is grounded. The output of the comparator 25 is connected to the input of a one-shot multivibrator (hereinafter referred to as one-shot) 27, which has its output connected to the input lead 15 of the NOR gate 13. Comparator 25 has a threshold voltage that, when reached, changes the output of comparator 25 from one voltage state to another. The change in voltage state of comparator 25 triggers one-shot 27 to generate a positive output pulse having a predetermined pulse width, after which the output of one-shot 27 returns to zero voltage amount.

第1図の回路の動作を説明するために、ランプ1は通常
の12ボルトのランプであり、トランジスタ3がオンの
ときには、端子5における12ボルトの電圧源Vccか
らは77MAを流すと仮定する。さらに基準抵抗21は
4.3オームに等しく、コンパレータ25のスレショー
ルド電圧は0.8ボルトであると仮定する。
To explain the operation of the circuit of FIG. 1, assume that lamp 1 is a conventional 12 volt lamp and that when transistor 3 is on, the 12 volt voltage source Vcc at terminal 5 draws 77 MA. Further assume that reference resistor 21 is equal to 4.3 ohms and that the threshold voltage of comparator 25 is 0.8 volts.

正常な動作中ワンショット27は静止状態にあり、N−
ORゲート13のリード15への可能化(オン)論理信
号となる低電圧を出力する。もしり−ド17も低電圧(
可能化)信号を受けているならば、NORゲート13は
その出力リード19に高電圧信号を生じるであろう、こ
れは次にトランジスタ3のベースを飽和し、コレクター
エミッタ通路を閉じ、そしてランプ1をオンにする。も
しランプ1が正しいサイズもしくは型のものならば、上
述したように77+++Aを流して基準抵抗21に0.
33ボルトの電圧を生じるであろう、これは0.8ボル
トのコンパレータのスレショールド電圧より小さいので
、ワンショット27の出力は低電圧状態のままである。
During normal operation, the one-shot 27 is stationary and N-
It outputs a low voltage that is an enable (on) logic signal to lead 15 of OR gate 13. If the shield 17 is also low voltage (
NOR gate 13 will produce a high voltage signal on its output lead 19, which in turn saturates the base of transistor 3, closes the collector-emitter path and closes the collector-emitter path, and the lamp 1 Turn on. If lamp 1 is of the correct size or type, it will flow 77 +++ A to reference resistor 21 as described above.
The output of one-shot 27 remains in a low voltage state since it will produce a voltage of 33 volts, which is less than the comparator threshold voltage of 0.8 volts.

ランプ1が断線し、そのランプの交換過程で端子A及び
Bを横切って不注意に短絡回路が生じたならば、基準抵
抗21を横切る電圧は急速に上昇して端子23の電圧は
0.8ボルトのコンパレータのスレショールド電圧に達
する。これによりコンパレータは状態を切り換え、ワン
ショット27をトリガして出力パルスを出させ、この出
力パルスは次にNORゲート13の出力を低電圧とする
であろう、NORゲート13の低電圧出力は直ちにトラ
ンジスタ3をオフし、トランジスタ3は、ワンショット
27からの出力パルスのパルス幅に対応した期間、オフ
に留とまる。出力パルスの完了時点でワンショット27
の出力は静止の低電圧状態に復帰し、NORゲート13
の出力を高電圧状態にする。これによりトランジスタ3
は再び飽和されてオンとなる。端子A及びBにおいて短
絡回路が維持されているならば、端子23の電圧は再び
コンパレータ25のスレショールド電圧まで上昇し、ワ
ンショット27からもう1つの出力パルスをトリガし、
そして再びトランジスタ3がオフされるであろう、トラ
ンジスタ3は、ワンショット27の時定数RCによって
決定される周波数でオン及びオフを続けるであろう。
If lamp 1 were to break and a short circuit was inadvertently created across terminals A and B during the lamp replacement process, the voltage across reference resistor 21 would rise rapidly and the voltage at terminal 23 would be 0.8 The comparator threshold voltage in volts is reached. This causes the comparator to switch states, triggering the one-shot 27 to issue an output pulse which will then cause the output of the NOR gate 13 to be at a low voltage, the low voltage output of the NOR gate 13 immediately Transistor 3 is turned off and remains off for a period corresponding to the pulse width of the output pulse from one-shot 27. One shot 27 at the completion of the output pulse
The output of NOR gate 13 returns to its quiescent low voltage state.
puts the output into a high voltage state. As a result, transistor 3
becomes saturated again and turns on. If a short circuit is maintained at terminals A and B, the voltage at terminal 23 rises again to the threshold voltage of comparator 25, triggering another output pulse from one-shot 27;
Then again transistor 3 will be turned off, and transistor 3 will continue to turn on and off at a frequency determined by the time constant RC of the one-shot 27.

第2図は、第1図の端子A及びBを横切って短絡回路が
維持されている場合の、基準抵抗21を横切る端子23
の電圧を示す信号波形図である。
FIG. 2 shows terminal 23 across reference resistor 21 when a short circuit is maintained across terminals A and B of FIG.
FIG. 2 is a signal waveform diagram showing the voltage of FIG.

第2図の電圧パルス間の低電圧期間は、ワンショット2
7からの出力パルスの期間に対応している。
The low voltage period between voltage pulses in Figure 2 is one shot 2
This corresponds to the period of the output pulse from 7.

ワンショット27からの出力パルスの完了時点で。At the completion of the output pulse from one shot 27.

NORゲート13の出力は高電位となって、端子23に
おける電圧が0.8ボルトのコンパレータのスレショー
ルド電圧に達するまでトランジスタをオンとするようは
し、0.8ボルトのスレショールド電圧に達した時点で
第1図の過電流保護回路はトランジスタをオフするよう
にし、その後。
The output of NOR gate 13 is at a high potential, turning on the transistor until the voltage at terminal 23 reaches the comparator threshold voltage of 0.8 volts. The overcurrent protection circuit of FIG. 1 turns off the transistor at the point when the overcurrent protection circuit of FIG.

端子A及びBを横切る短絡回路が取り除かれるまで、ま
たはNORゲート13の他方の入力リード17が高電圧
(オフ)信号を受ける(この高電圧信号もNORゲート
13の出力を低電圧にする効果を有する)まで、第2図
の信号波形図に示されるようにオン及びオフを発振する
。第1図の回路の一形態において、ワンショット27は
、第2図のパルス間で7.9マイクロ秒を生じ、かつ該
パルスは2.1マイクロ秒の期間を有するように構成さ
れていた。
Until the short circuit across terminals A and B is removed, or the other input lead 17 of NOR gate 13 receives a high voltage (off) signal (this high voltage signal also has the effect of lowering the output of NOR gate 13 to a low voltage). oscillates on and off as shown in the signal waveform diagram of FIG. In one form of the circuit of FIG. 1, one-shot 27 was configured to produce 7.9 microseconds between pulses of FIG. 2, and the pulses had a duration of 2.1 microseconds.

この発明による回路はまた、正常なランプよりも低いも
しくは高い抵抗を有する不良ランプが設置されている場
合でも、長所的な態様で動作する以下の分析から分かる
ようにもし不良ランプが設置されている場合、回路は、
ランプの抵抗が所定レベル以上である限りにおいては、
トランジスタを飽和状態に維持するように、そして短絡
回路の場合のように不良ランプの抵抗が所定レベル以下
にあるならば、トランジスタにオン及びオフの発振をさ
せるように動作する。正常なランプが設置されている場
合でも、トランジスタを決してその能動領域で動作する
ようにはしないということは重要なことである。なぜな
らばトランジスタのその動作領域においてはコレクタ電
流によって発生される熱が該トランジスタを急速に損傷
するであろうからである。
The circuit according to the invention also operates in an advantageous manner even if a defective lamp is installed which has a lower or higher resistance than a normal lamp.As can be seen from the analysis below, if a defective lamp is installed If the circuit is
As long as the lamp resistance is above a certain level,
It operates to maintain the transistor in saturation and to cause the transistor to oscillate on and off if the resistance of the faulty lamp is below a predetermined level, as in the case of a short circuit. Even if a normal lamp is installed, it is important to never allow the transistor to operate in its active region. This is because in that region of operation of the transistor the heat generated by the collector current will quickly damage the transistor.

トランジスタを通ることを許容される最大のコレクタ電
流ICl4Aには以下の式で与えられる:Icx^x=
Vr/Rr                    
j(式1) ここに、VTはコンパレータ25のスレショールド電圧
であり、Rrは基準抵抗21の抵抗値である。前に仮定
したように、もしVT=0.8ボルトであり、Rr=4
.3であるならば、ICMAに=186鋤Aである。
The maximum collector current ICl4A allowed to pass through the transistor is given by: Icx^x=
Vr/Rr
j (Equation 1) Here, VT is the threshold voltage of the comparator 25, and Rr is the resistance value of the reference resistor 21. As assumed before, if VT=0.8 volts and Rr=4
.. 3, then ICMA=186 PlowA.

ランプ抵抗RLO1すなわちこれ以下のランプ抵抗では
、端子A及びBを横切って短絡回路があるかのごとく、
回路がトランジスタを発振させるランプ抵抗は以下の式
によって計算される:RLO= (Vcc −Vca 
−VT )/ I CHAK  (式2)ここに、Va
eは第1図の端子5における供給電圧であり、VCSは
トランジスタが飽和しているときのコレクターエミッタ
間の電圧降下である。もし、Vec=12ボルト、Vc
B=0.4ボルト、VT=0.8ボルト、及びI CM
AX= 186輪Aであるならば、RLO=58オーム
である。それ故もしランプの抵抗が58オーム以下なら
ば、第1図の端子A及びBを横切る短絡回路の場合で先
に説明したように、トランジスタはオン及びオフの振動
を行う、というのはコレクタ電流がICMAにに達する
ごとに、コンパレータ25は状態を変えてトランジスタ
をオフにするからである。
For lamp resistances RLO1 or less, as if there were a short circuit across terminals A and B,
The lamp resistance at which the circuit causes the transistor to oscillate is calculated by the following formula: RLO= (Vcc −Vca
-VT )/I CHAK (Formula 2) where, Va
e is the supply voltage at terminal 5 in FIG. 1 and VCS is the collector-emitter voltage drop when the transistor is saturated. If Vec=12 volts, Vc
B = 0.4 volts, VT = 0.8 volts, and I CM
If AX=186 wheels A, then RLO=58 ohms. Therefore, if the resistance of the lamp is less than 58 ohms, the transistor will oscillate on and off, as explained earlier in the case of a short circuit across terminals A and B in FIG. The comparator 25 changes state to turn off the transistor each time the ICMA is reached.

もしランプ抵抗RLが、RLO(すなわちこの例では5
8オーム)に等しいかもしくはそれを超えたならば、ト
ランジスタは上述した理由によりその飽和領域に維持さ
れなければならない、一般にトランジスタは、以下の式
が維持される場合に飽和される: I a=I c/hps            (式
3)ここに、IBはベース電流であり、hPBはトラン
ジスタの最小の電流増幅率である。
If the lamp resistance RL is RLO (i.e. 5 in this example)
8 ohms), the transistor must be kept in its saturation region for the reasons mentioned above. In general, a transistor is saturated if the following equation holds: I a = I c/hps (Formula 3) where IB is the base current and hPB is the minimum current amplification factor of the transistor.

前述の例におけるコレクタ電流は、ランプ抵抗が58オ
ームに等しいときに186mAの最大のI CMAXに
あるので、そしてRLが58オ一ム以上に増加するにつ
れてコレクタ電流Icが減少するので、もしベース電流
1BがI CMAににおいてトランジスタを飽和状態に
維持するに充分であるならば、ベース電流は、RL>5
8に対してトランジスタを飽和状態に維持するに充分で
ある。もし、1+pH= 50ならば(この値は、この
発明を履行するに際しトランジスタ3として使用され得
る、N ational  S emiconduct
orによって製造されている2N222トランジスタの
ための代表的な最小電流増幅率である)、次に上述の弐
3からベース電流IBは186請A150=3.7mA
に等しいかそれを超えなければならない。
Since the collector current in the previous example is at a maximum I CMAX of 186 mA when the lamp resistance is equal to 58 ohms, and since the collector current Ic decreases as RL increases above 58 ohms, if the base current If 1B is sufficient to keep the transistor in saturation at I CMA, then the base current
8 is sufficient to keep the transistor in saturation. If 1+pH=50 (this value can be used as transistor 3 in implementing this invention, National Semiconductor
(which is the typical minimum current amplification factor for a 2N222 transistor manufactured by or), then from the above 23 the base current IB is 186A150 = 3.7mA
must be equal to or exceed .

I CNAににおいて、すなわちトランジスタがオン及
びオフ振動するようになる直前において、第1図の回路
によって出力される実際のベース電流I B−actu
alは次式で表される。
The actual base current I B-actu output by the circuit of FIG. 1 at I CNA, i.e. just before the transistor begins to oscillate on and off.
al is expressed by the following formula.

I B−actual−= (VBB−VBB−VT )/Rs     (式4)
ここに、VSaは第1図の端子9における電圧であり、
VBEEはトランジスタ3のベース−エミッタ電圧であ
り、R9は抵抗7の抵抗である。VBB=5ボルト、V
BB=0.4ボルト、VT=0.8ボルト及びRB=7
50オームであるならば、そのときI B−actua
l = 4. 、 ’6 mAである。この例において
は、I B−actualがI cNxx/ hpa(
すなわち3.7mA)を超えているので、ランプ抵抗R
LがRLO=58オーム以上に増加しかつ同時にコレク
タ電流が減少するにつれて、ベース電流はトランジスタ
3を飽和状態に保ち続けるであろうことは明らかである
I B-actual-= (VBB-VBB-VT)/Rs (Formula 4)
Here, VSa is the voltage at terminal 9 in FIG.
VBEE is the base-emitter voltage of transistor 3 and R9 is the resistance of resistor 7. VBB=5 volts, V
BB=0.4 volts, VT=0.8 volts and RB=7
50 ohms, then I B-actua
l=4. , '6 mA. In this example, I B-actual is I cNxx/hpa (
3.7mA), the lamp resistance R
It is clear that as L increases above RLO=58 ohms and at the same time the collector current decreases, the base current will continue to keep transistor 3 in saturation.

要するに、正常なランプよりも低いもしくは高い抵抗を
有した不良ランプが第1図の回路の端子A及び8間に設
置されているならば、トランジスタ3は、この発明によ
る回路が次ぎのような動作を行うという点において保護
されるであろう:すなわち、この発明による回路は、 1)ランプ抵抗が所定の1以下の場合にトランジスタに
オン及びオフの振動をさせ、これによりコレクタ電流は
最大の許容レベル以下に維持される; 2)ランプ抵抗が所定の1以上にある場合にはトランジ
スタを飽和状態に維持する。
In short, if a defective lamp with a lower or higher resistance than a normal lamp is installed between terminals A and 8 of the circuit of FIG. That is, the circuit according to the invention will be protected in that it will: 1) cause the transistor to oscillate on and off when the lamp resistance is less than or equal to a predetermined value, such that the collector current is at the maximum allowed; 2) maintain the transistor in saturation if the lamp resistance is above a predetermined level;

第3図は、この発明の原理を、複数個のランプを選択的
にオン及びオフするように接続された複数個のトランジ
スタと結合して用い得る場合の、この発明の1つの観点
を示している。この第3図において第1図と同じ参照符
号は第1図に相当するものもしくは同等のものを示して
いる。第3図に示されるように、ランプ1.1a及び1
bのバンクが、それぞれのスイッチング・トランジスタ
3.3a及び3bのコレクタに接続されている。NOR
ゲート13、抵抗17、端子9及びコンデンサ11を含
むトランジスタ3のベース回路と、基準抵抗21、コン
パレータ25及びワンショット27を含むトランジスタ
3のエミッタ回路が、第1図に示したのと正に同じ態様
で接続されている。
FIG. 3 illustrates one aspect of the invention where the principles of the invention may be used in combination with a plurality of transistors connected to selectively turn on and off a plurality of lamps. There is. In FIG. 3, the same reference numerals as in FIG. 1 indicate those corresponding to or equivalent to those in FIG. 1. As shown in FIG.
A bank of b is connected to the collector of the respective switching transistor 3.3a and 3b. NOR
The base circuit of transistor 3, including gate 13, resistor 17, terminal 9 and capacitor 11, and the emitter circuit of transistor 3, including reference resistor 21, comparator 25 and one-shot 27, are exactly the same as shown in FIG. connected in a manner.

NORゲート13a、抵抗7a、端子9a及びコンデン
サllaを含むトランジスタ3aのベース回路と、N 
ORゲート13b、抵抗7b、端子9b、及びコンデン
サ11bを含むトランジスタ3bのベース回路とは各々
トランジスタ3のベース回路と同じ態様で接続されてい
る。トランジスタ3.3a及び3bのエミッタは各々、
コンパレータ25に接続された基準抵抗21の端子23
と共通に接続されており、コンパレータ25の後には第
1図に示したのと同じ態様でワンショット27が続くや
ワンショット27の出力はそれぞれ、NORゲート13
.13a及び13bの入力15.15a及び1.5bの
各々に接続されている。NOR,ゲートの他の入力リー
ド、すなわち入力リード17.17a及び17bは外部
回路2つに接続されており、この外部回路29は、一度
にNORゲートの1つだけに可能化信号を送り、他のN
ORゲートは不可能化信号を受けるように選択的に動作
する。このような外部回路は一般に既知であり、この発
明の部分を形成しない。
A base circuit of the transistor 3a including the NOR gate 13a, the resistor 7a, the terminal 9a and the capacitor lla,
The base circuit of the transistor 3b including the OR gate 13b, the resistor 7b, the terminal 9b, and the capacitor 11b is connected in the same manner as the base circuit of the transistor 3, respectively. The emitters of transistors 3.3a and 3b are each
Terminal 23 of reference resistor 21 connected to comparator 25
The comparator 25 is followed by a one-shot 27 in the same manner as shown in FIG.
.. 13a and 13b are connected to inputs 15.15a and 1.5b, respectively. The other input leads of the NOR gates, namely input leads 17.17a and 17b, are connected to two external circuits 29 which send an enabling signal to only one of the NOR gates at a time and to the other. N of
The OR gate is selectively operative to receive the disabling signal. Such external circuitry is generally known and does not form part of this invention.

トランジスタ3.3a及び3bのそれぞれのベース回路
と結合して、基準抵抗21、コンパレータ25及びワン
ショット27を含む過電流保護回路は、トランジスタの
各々が外部回路29によってオンされたときに、各トラ
ンジスタを過電流状態から保護し、そして第1図と関連
して説明したように各トランジスタをその飽和領域に維
持するよう動作する。
In combination with the respective base circuits of transistors 3.3a and 3b, an overcurrent protection circuit comprising a reference resistor 21, a comparator 25 and a one-shot 27 protects each transistor when each of the transistors is turned on by an external circuit 29. 1 from overcurrent conditions and operates to maintain each transistor in its saturation region as described in connection with FIG.

第3図においては図示並びに説明の簡略化のため、単に
3つのランプ、及び共通エミッタモードで接続された対
応の3つのトランジスタ回路だけを示したが、任意の数
のランプ及び関連のトランジスタ回路が第3図に示され
る共通エミッタ配列で接続され得ることは明白である。
Although FIG. 3 shows only three lamps and corresponding three transistor circuits connected in common emitter mode for ease of illustration and explanation, any number of lamps and associated transistor circuits may be used. It is clear that they can be connected with a common emitter arrangement as shown in FIG.

この発明の上述の記載は、種々の変更、変化及び応用に
対して受容し得ることを理解するべきであり、同じこと
は特許請求の範囲と等価な意味及び範囲内にも抱合され
るよう意図されている。
It is to be understood that the above description of the invention is susceptible to various modifications, variations and applications, and the same is intended to be embraced within the meaning and scope of equivalency of the claims. has been done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の一実施例に従って接続された過電
流保護回路を示す回路図、第2図は、第1図の回路の動
作を説明するために使用される信号波形図、第3図はこ
の発明の他の実施例による複数個のトランジスタに接続
された過電流保護回路を示す回路図である0図において
、1はランプ、3はトランジスタ、A及びBは端子、1
゛3はNORゲート、15及び17は入力リード、19
は出力、21は基準抵抗、23は端子、25はコンパレ
ータ、27はワンショットマルチバイブレータである。
FIG. 1 is a circuit diagram showing an overcurrent protection circuit connected according to an embodiment of the present invention, FIG. 2 is a signal waveform diagram used to explain the operation of the circuit of FIG. 1, and FIG. The figure is a circuit diagram showing an overcurrent protection circuit connected to a plurality of transistors according to another embodiment of the present invention. In figure 0, 1 is a lamp, 3 is a transistor, A and B are terminals, 1
゛3 is a NOR gate, 15 and 17 are input leads, 19
is an output, 21 is a reference resistor, 23 is a terminal, 25 is a comparator, and 27 is a one-shot multivibrator.

Claims (2)

【特許請求の範囲】[Claims] (1)トランジスタのコレクターエミッタ通路と電気的
に直列に接続された負荷を通流する電流を切り換えるよ
うに接続された該トランジスタと結合して形成された過
電流保護回路であって、 各々が可能化及び不可能化信号を受ける第1及び第2の
入力と、前記トランジスタのベースに接続される出力と
を有し、前記第1の入力は、外部回路からの可能化及び
不可能化信号の選択された1つを受けるように配列され
たベース回路手段であって、前記第1及び第2の入力の
各々に可能化信号が存在するときに前記トランジスタを
オンし、かつ前記第1及び第2の入力のいずれか1つに
不可能化信号が存在するときに前記トランジスタをオフ
とするように動作するものと、 前記トランジスタのエミッタに接続された端子を有する
基準抵抗であって、前記コレクターエミッタ通路の電流
に比例すると共に前記端子において検出され得る電圧を
、前記トランジスタを通流する電流が前記基準抵抗を横
切って生じるようにした該基準抵抗と、 前記基準抵抗の前記端子に接続される入力を有し、前記
基準抵抗を横切って生じる前記電圧を受けるコンパレー
タ手段であって、前記トランジスタに許容される最大電
流に対応した電圧スレショールドと、前記コンパレータ
手段の入力における電圧が増加して前記電圧スレショー
ルドに一致し前記トランジスタにおける過電流状態を示
すごとに、第1状態から第2状態に変化する出力信号を
生じる出力とを有するものと、 前記コンパレータ手段の出力に接続される入力と、前記
ベース回路手段の第2入力に接続される出力とを有する
パルス手段であって、可能化信号となる静止信号量と、
不可能化信号となる所定のパルス幅を有するパルス信号
とを含む出力信号を生じ、前記コンパレータ手段の出力
信号が前記第1状態から第2状態に変化したとき前記パ
ルス信号を生じて前記所定のパルス幅に対応した期間、
前記ベース回路手段が前記トランジスタをオフするよう
にしたものと、 を備えた過電流保護回路。
(1) An overcurrent protection circuit formed in conjunction with a transistor connected to switch current through a load electrically connected in series with the collector-emitter path of the transistor, each capable of first and second inputs for receiving enable and disable signals, and an output connected to the base of the transistor, the first input receiving enable and disable signals from an external circuit. base circuit means arranged to receive a selected one of said transistors when an enable signal is present on each of said first and second inputs; a reference resistor having a terminal connected to the emitter of the transistor, the reference resistor being operative to turn off the transistor when a disabling signal is present on any one of its inputs; and a reference resistor having a terminal connected to the emitter of the transistor; a reference resistor connected to the terminal of the reference resistor such that the current flowing through the transistor develops across the reference resistor a voltage proportional to the current in the emitter path and detectable at the terminal; comparator means having an input for receiving the voltage developed across the reference resistor, the voltage threshold corresponding to the maximum current allowed in the transistor and the voltage at the input of the comparator means increasing; an output for producing an output signal that changes from a first state to a second state each time the voltage threshold is met and indicates an overcurrent condition in the transistor; and an input connected to the output of the comparator means. and an output connected to a second input of the base circuit means, the pulsing means having a quiescent signal quantity serving as an enabling signal;
generating an output signal comprising a pulse signal having a predetermined pulse width serving as a disabling signal, and generating the pulse signal when the output signal of the comparator means changes from the first state to the second state; period corresponding to the pulse width,
An overcurrent protection circuit comprising: the base circuit means turning off the transistor;
(2)トランジスタのコレクターエミッタ通路と電気的
に直列に接続された負荷を通流する電流を切り換えるよ
うに接続された該トランジスタと結合して形成された過
電流保護回路であって、 各々が可能化及び不可能化信号を受ける第1及び第2の
入力と、前記トランジスタのベースに接続される出力と
を有し、前記第1の入力は、外部回路からの可能化及び
不可能化信号の選択された1つを受けるように配列され
たベース回路手段であって、前記第1及び第2の入力の
各々に可能化信号が存在するときに前記トランジスタを
オンし、かつ前記第1及び第2の入力のいずれか1つに
不可能化信号が存在するときに前記トランジスタをオフ
とするように動作するものと、 前記トランジスタのエミッタに接続された端子を有する
基準抵抗であって、前記コレクターエミッタ通路の電流
に比例すると共に前記端子において検出され得る電圧を
、前記トランジスタを通流する電流が前記基準抵抗を横
切って生じるようにした該基準抵抗と、 前記基準抵抗の前記端子に接続される入力を有し、前記
基準抵抗を横切って生じる前記電圧を受けるコンパレー
タ手段であって、前記トランジスタに許容される最大電
流に対応した電圧スレショールドと、前記コンパレータ
手段の入力における電圧が増加して前記電圧スレショー
ルドに一致し前記トランジスタにおける過電流状態を示
すごとに、第1状態から第2状態に変化する出力信号を
生じる出力とを有するものと、 前記コンパレータ手段の出力に接続される入力と、前記
ベース回路手段の第2入力に接続される出力とを有する
パルス手段であって、可能化信号となる静止信号量と、
不可能化信号となる所定のパルス幅を有するパルス信号
とを含む出力信号を生じ、前記コンパレータ手段の出力
信号が前記第1状態から第2状態に変化したとき前記パ
ルス信号を生じて前記所定のパルス幅に対応した期間、
前記ベース回路手段が前記トランジスタをオフするよう
にしたものと、 もう1つの負荷を通流する電流を切り換えるように接続
されたもう1つのトランジスタと、第1及び第2の入力
と出力とを有するもう1つのベース回路手段と、 を備え、前記もう1つのベース回路手段の第1の入力は
、前記外部回路からの可能化及び不可能化信号の選択さ
れた1つを受けるように配列され、前記もう1つのベー
ス回路手段の第2の入力は、前記パルス手段の出力に接
続され、そして前記もう1つのベース回路手段の出力は
、前記もう1つのトランジスタのベースに接続され、こ
れにより前記もう1つのトランジスタのエミッタは前記
基準抵抗の端子に接続され、前記コンパレータ手段は、
前記トランジスタのそれぞれの過電流状態に応答して、
前記パルス手段に、前記ベース回路手段の各々の第2の
入力に供給されるパルス信号を生じさせ、過電流状態の
存在するトランジスタをオフするようにした過電流保護
回路。
(2) an overcurrent protection circuit formed in conjunction with a transistor connected to switch current through a load electrically connected in series with the collector-emitter path of the transistor, each capable of first and second inputs for receiving enable and disable signals, and an output connected to the base of the transistor, the first input receiving enable and disable signals from an external circuit. base circuit means arranged to receive a selected one of said transistors when an enable signal is present on each of said first and second inputs; a reference resistor having a terminal connected to the emitter of the transistor, the reference resistor being operative to turn off the transistor when a disabling signal is present on any one of its inputs; and a reference resistor having a terminal connected to the emitter of the transistor; a reference resistor connected to the terminal of the reference resistor such that the current flowing through the transistor develops across the reference resistor a voltage proportional to the current in the emitter path and detectable at the terminal; comparator means having an input for receiving the voltage developed across the reference resistor, the voltage threshold corresponding to the maximum current allowed in the transistor and the voltage at the input of the comparator means increasing; an output for producing an output signal that changes from a first state to a second state each time the voltage threshold is met and indicates an overcurrent condition in the transistor; and an input connected to the output of the comparator means. and an output connected to a second input of the base circuit means, the pulsing means having a quiescent signal quantity serving as an enabling signal;
generating an output signal comprising a pulse signal having a predetermined pulse width serving as a disabling signal, and generating the pulse signal when the output signal of the comparator means changes from the first state to the second state; period corresponding to the pulse width,
the base circuit means adapted to turn off the transistor; another transistor connected to switch current through another load; and first and second inputs and outputs. another base circuit means, a first input of said another base circuit means being arranged to receive a selected one of an enabling and disabling signal from said external circuit; A second input of said further base circuit means is connected to the output of said pulse means and an output of said further base circuit means is connected to the base of said another transistor, thereby The emitter of one transistor is connected to a terminal of the reference resistor, and the comparator means
in response to an overcurrent condition of each of said transistors;
An overcurrent protection circuit wherein said pulsing means generates a pulsed signal applied to a second input of each of said base circuit means to turn off a transistor in which an overcurrent condition exists.
JP61097037A 1985-04-29 1986-04-28 Overcurrent protection circuit for restricting current flowing through transistor switch Pending JPS61254018A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72807185A 1985-04-29 1985-04-29
US728071 2003-12-04

Publications (1)

Publication Number Publication Date
JPS61254018A true JPS61254018A (en) 1986-11-11

Family

ID=24925300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61097037A Pending JPS61254018A (en) 1985-04-29 1986-04-28 Overcurrent protection circuit for restricting current flowing through transistor switch

Country Status (1)

Country Link
JP (1) JPS61254018A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012157088A (en) * 2011-01-21 2012-08-16 Rinnai Corp Overcurrent protection device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625332A (en) * 1979-08-09 1981-03-11 Japan Electronic Control Syst Load drive circuit having overvoltage preventive circuit
JPS58112417A (en) * 1981-12-25 1983-07-04 富士通株式会社 Power source control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625332A (en) * 1979-08-09 1981-03-11 Japan Electronic Control Syst Load drive circuit having overvoltage preventive circuit
JPS58112417A (en) * 1981-12-25 1983-07-04 富士通株式会社 Power source control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012157088A (en) * 2011-01-21 2012-08-16 Rinnai Corp Overcurrent protection device

Similar Documents

Publication Publication Date Title
US4322769A (en) Electric switch operation monitoring circuitry
WO1994000899A1 (en) Microprocessor watch-dog monitor for electronic trip units
US2848653A (en) Transistor gating circuit
US5398025A (en) Input module
JPS61254018A (en) Overcurrent protection circuit for restricting current flowing through transistor switch
US5453900A (en) Protective circuit for a power MOSFET that drives an inductive load
JPH02504321A (en) voltage control circuit
EP0854573A2 (en) Short circuit protection for high side driver
US3168728A (en) Bistable indicating device
KR100452176B1 (en) Current Source - Short Circuit
KR102205767B1 (en) Apparatus for disconnecting input power
JPH01319296A (en) Driving circuit
GB2088161A (en) Bulb Driver with Short Circuit Protection
JP3094653B2 (en) Overcurrent protection circuit
KR0126459Y1 (en) Circuit for protecting the power supply
JPH08106331A (en) Power source controller
KR960006946B1 (en) Line voltage level detecting circuit
KR0138061Y1 (en) Constant voltage supply circuit
JPS6393231A (en) Transistor circuit
KR0158118B1 (en) Battery voltage level detection circuit
KR100302196B1 (en) Unmagnetic circuit
JP2946777B2 (en) Power supply circuit device with switch
JPH05175814A (en) Driving integrated circuit for voltage driven element
JPH02136029A (en) Current limiter circuit
KR930017035A (en) Data protection circuit of nonvolatile memory