JPS6125055Y2 - - Google Patents

Info

Publication number
JPS6125055Y2
JPS6125055Y2 JP7284077U JP7284077U JPS6125055Y2 JP S6125055 Y2 JPS6125055 Y2 JP S6125055Y2 JP 7284077 U JP7284077 U JP 7284077U JP 7284077 U JP7284077 U JP 7284077U JP S6125055 Y2 JPS6125055 Y2 JP S6125055Y2
Authority
JP
Japan
Prior art keywords
write head
write
voltage
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7284077U
Other languages
Japanese (ja)
Other versions
JPS54315U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7284077U priority Critical patent/JPS6125055Y2/ja
Publication of JPS54315U publication Critical patent/JPS54315U/ja
Application granted granted Critical
Publication of JPS6125055Y2 publication Critical patent/JPS6125055Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、磁気記録方式に関し、特に記録時の
書込み電流監視回路に関する。
DETAILED DESCRIPTION OF THE PRESENT DISCLOSURE The present invention relates to a magnetic recording method, and more particularly to a circuit for monitoring a write current during recording.

従来この種の書込み電流監視回路としては、第
1図に示す様な方式が用いられてきた。第1図に
L1は書込みヘツド、Q1,Q2は差動増幅器を
構成するトランジスタ、R1,R2は書込み電流
を決定する抵抗器、R3は書込み電流を検出する
ための抵抗器である。
Conventionally, as this type of write current monitoring circuit, a system as shown in FIG. 1 has been used. In FIG. 1, L1 is a write head, Q1 and Q2 are transistors forming a differential amplifier, R1 and R2 are resistors that determine the write current, and R3 is a resistor for detecting the write current.

第2図において、IN1及びIN2は差動増幅器
のトランジスタQ1,Q2を制御する入力信号で
あるIL1は書込ヘツドを流れる、書込み電流で
入力信号IN1,IN2に応じて極性の変わる電流
である。DETは抵抗器R3の両端に発生する電
圧でありトランジスタQ1、又はQ2のいずれか
が導通の時常に一定電圧Vを生じる。
In FIG. 2, IN1 and IN2 are input signals that control transistors Q1 and Q2 of the differential amplifier.IL1 is a write current flowing through the write head, and the polarity changes depending on the input signals IN1 and IN2. DET is a voltage generated across the resistor R3, and a constant voltage V is generated whenever either transistor Q1 or Q2 is conductive.

第1図において書込みヘツドL1のリード線あ
るいは書込ヘツドのコイルが断線するとトランジ
スタQ1あるいはQ2へ流れる電流は減少し、抵
抗器R3の両端に発生する電圧DETも第2図V
に示す様に小さなる。
If the lead wire of write head L1 or the coil of write head is disconnected in FIG. 1, the current flowing to transistor Q1 or Q2 decreases, and the voltage DET generated across resistor R3 also decreases as shown in FIG.
It is small as shown.

従つて第1図の端子DETの電圧を監視すれば
書込ヘツドに書込み電流が正常に流れているかど
うかを知る事が出来る。
Therefore, by monitoring the voltage at terminal DET in FIG. 1, it is possible to know whether the write current is flowing normally to the write head.

しかし一般には第1図の方式ではトランジスタ
の飽和電圧の変動や、書込みヘツドの抵抗値の影
響を小さくするため、抵抗器R1,R2の抵抗値
は書込みヘツドL1の抵抗値や、抵抗器R3の抵
抗値に比べ十分大きな値をとるため、第2図の書
込み電流確認信号DETは正常時の電圧Vと異
常時の電圧vとの差があまり大きくない。電圧
値が小さいため論理回路との間に増幅器が必要と
なる、などの問題があつた。
However, in general, in the method shown in Figure 1, the resistance values of resistors R1 and R2 are set to the resistance value of write head L1 and the resistance value of resistor R3 in order to reduce the influence of fluctuations in the saturation voltage of the transistor and the resistance value of the write head. Since the write current confirmation signal DET in FIG. 2 has a sufficiently large value compared to the resistance value, the difference between the normal voltage V and the abnormal voltage V is not very large. There were problems such as the need for an amplifier between the logic circuit and the logic circuit because the voltage value was small.

本考案は書込みヘツド駆動回路と書込みヘツド
との接続点の電圧を既存の書込みヘツド駆動回路
とは別系統の回路によつて監視することにより上
記欠点を除去した書込み電流監視回路を提供する
ものである。
The present invention provides a write current monitoring circuit that eliminates the above drawbacks by monitoring the voltage at the connection point between the write head drive circuit and the write head using a circuit that is separate from the existing write head drive circuit. be.

又、本考案は回路構成を簡易にした書込電流監
視回路を提供するものである。
Further, the present invention provides a write current monitoring circuit with a simplified circuit configuration.

本考案によれば磁気記録により情報の記録を行
なう装置に関し、差動型増幅器によつて書込みヘ
ツドへの書込み電流を駆動する回路において、書
込みヘツドのコイルの電圧を監視することによつ
て書込み電流が書込みヘツドに正常に流れている
かどうかを確認する事ができる書込電流監視回路
が得られる。
According to the present invention, regarding an apparatus for recording information by magnetic recording, in a circuit that drives a write current to a write head using a differential amplifier, the write current is determined by monitoring the voltage of the coil of the write head. A write current monitoring circuit that can check whether the current is flowing normally to the write head is obtained.

次に本考案の実施例について図面を参照して説
明する。
Next, embodiments of the present invention will be described with reference to the drawings.

第3図を参照すると、本考案の実施例はトラン
ジスタQ1,Q2と抵抗器R1,R2とによつて
構成される差動増幅器、トランジスタQ1,Q2
のコレクタに接続される書込みヘツドL1、トラ
ンジスタQ1のコレクタに接続され、それぞれが
直列に接続されるレベルシフトダイオードD1及
び発光ダイオードD2、発光ダイオードD2と光
学的に結合されるホトトランジスタQ3とその負
荷抵抗器R3を含む。
Referring to FIG. 3, the embodiment of the present invention is a differential amplifier constituted by transistors Q1, Q2 and resistors R1, R2, transistors Q1, Q2
a write head L1 connected to the collector of the transistor Q1, a level shift diode D1 and a light emitting diode D2 connected to the collector of the transistor Q1 and each connected in series, a phototransistor Q3 optically coupled to the light emitting diode D2 and its load. Includes resistor R3.

第3図において、トランジスタQ1,Q2及び
抵抗器R1,R2によつて構成される差動増幅器
の入力端子IN1,IN2に第4図の信号IN1,IN
2で示される様な信号が入力されると、第3図L
1で示される書込ヘツドには、第4図IL1で示
す様に、差動増幅器の入力信号に対応して、電流
の流れる向きの変わる書込み電流が流れる。この
とき第3図のトランジスタQ1のコレクタの電圧
は第4図VC1の実線に示す様になる。第4図の
波形VC1の中ではv1は第3図のトランジスタ
Q1が導通の期間、v2はトランジスタQ2が導
通の期間におけるトランジスタQ1のコレクタ電
圧を示している。レベルシフトダイオードはトラ
ンジスタQ1のコレクタ電圧が第4図VC1のv
1あるいはv2の時は発光ダイオードD2に電流
が流れず、VC1がv2以上の電圧になつたとき
のみ発効ダイオードD2に電流が流れる様にする
ものである。従つて第3図の回路が正常に動作し
てトランジスタQ1あるいはQ2が導通して、書
込ヘツドL1に電流が流れている時は、発光ダイ
オードD2に電流は流れないため、ホトトランジ
スタQ3は非導通状態となり出力端子DETは第
4図の波形DETの実線で示す様に“1”レベル
になつている。
In FIG. 3, the signals IN1 and IN shown in FIG.
When a signal like that shown in 2 is input, the signal shown in Fig. 3 L
As shown by IL1 in FIG. 4, a write current flows through the write head indicated by 1, the direction of which changes depending on the input signal of the differential amplifier. At this time, the voltage at the collector of transistor Q1 in FIG. 3 becomes as shown by the solid line in FIG. 4 VC1. In the waveform VC1 of FIG. 4, v1 indicates the collector voltage of the transistor Q1 during the period when the transistor Q1 of FIG. 3 is conductive, and v2 indicates the collector voltage of the transistor Q1 during the period when the transistor Q2 is conductive. The level shift diode is such that the collector voltage of transistor Q1 is V of VC1 in Figure 4.
1 or v2, no current flows through the light emitting diode D2, and current flows through the effecting diode D2 only when VC1 reaches a voltage of v2 or higher. Therefore, when the circuit of FIG. 3 is operating normally and transistor Q1 or Q2 is conductive and current is flowing to write head L1, no current flows to light emitting diode D2, so phototransistor Q3 is non-conducting. It becomes conductive and the output terminal DET is at the "1" level as shown by the solid line of the waveform DET in FIG.

第3図の回路で書込みヘツドL1とトランジス
タQ1,Q2間のリード線あるいは書込みヘツド
のコイルが断線した時に入力端子IN1,IN2に
第3図IN1,IN2に示す様な信号が入力される
と、第3図のトランジスタQ1のコレクタ電圧は
第4図VC1の破線で示す様に正常動作時に比べ高
い電圧が発生し、レベルシフトダイオードD1及
び発光ダイオードD2に電流が流れる。発光ダイ
オードD2に電流が流れるとホトトランジスタQ
3は導通状態となるので出力端子DETには第4
図の波形DETの破線で示す様なパルスが発生す
る。
In the circuit shown in FIG. 3, when the lead wire between the write head L1 and the transistors Q1 and Q2 or the coil of the write head is disconnected, if the signals shown in FIG. 3 IN1 and IN2 are input to the input terminals IN1 and IN2, As shown by the broken line VC1 in FIG. 4, the collector voltage of the transistor Q1 in FIG. 3 is higher than that during normal operation, and a current flows through the level shift diode D1 and the light emitting diode D2. When current flows through the light emitting diode D2, the phototransistor Q
3 is in a conductive state, so the 4th terminal is connected to the output terminal DET.
A pulse as shown by the broken line in the waveform DET in the figure is generated.

従つて第3図で示す回路によつて書込ヘツドへ
の書込電流を駆動する場合は出力端子DETの波
形を監視すれば書込み電流が正常に流れているか
どうかを知る事ができる。
Therefore, when the circuit shown in FIG. 3 drives a write current to the write head, it can be determined whether the write current is flowing normally by monitoring the waveform of the output terminal DET.

本考案は以上説明したように、差動型書込みヘ
ツド駆動回路において書込みヘツドのコイル電圧
を監視することによつて、書込みヘツド回路の断
線検出を、従来回路とは異なり、書込みヘツド駆
動回路とは別系統の回路で行なう事ができ、しか
もその取り扱う信号レベルを高くすることができ
るという効果がある。
As explained above, the present invention detects a disconnection in the write head circuit by monitoring the coil voltage of the write head in the differential write head drive circuit. This has the advantage that it can be performed using a separate circuit, and the signal level handled by it can be increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の書込みヘツド駆動回路を示す回
路図、第2図は第1図の回路のタイムチヤートを
示す図、第3図は本考案による書込みヘツド駆動
回路を示す図、第4図は第3図の回路のタイムチ
ヤートを示す図である。 Q1,Q2……トランジスタ、R1,R2,R
3……抵抗、L1……書込みヘツド、D1……レ
ベルシフトダイオード、D2……発光ダイオー
ド、Q3……ホトトランジスタ、IN1,IN2…
…入力端子、DET……出力端子、VCC……電源
端子。
FIG. 1 is a circuit diagram showing a conventional write head drive circuit, FIG. 2 is a diagram showing a time chart of the circuit of FIG. 1, FIG. 3 is a diagram showing a write head drive circuit according to the present invention, and FIG. FIG. 4 is a diagram showing a time chart of the circuit of FIG. 3; Q1, Q2...transistor, R1, R2, R
3...Resistor, L1...Write head, D1...Level shift diode, D2...Light emitting diode, Q3...Phototransistor, IN1, IN2...
…Input terminal, DET…Output terminal, VCC…Power supply terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] コレクが共通電源に接続されたエミツタが接地
された2つのコレクタ負荷型トランジスタと、前
記2つのトランジスタのコレクタ間に接続された
書込ヘツドコイルと、前記コレクタの電圧が予め
定められた値以上になつたことを検出する手段と
を有することを特徴とする書込み電流監視回路。
Two collector load type transistors whose collectors are connected to a common power supply and whose emitters are grounded, a write head coil connected between the collectors of the two transistors, and a voltage at the collectors that exceeds a predetermined value. 1. A write current monitoring circuit comprising: means for detecting that a write current has occurred.
JP7284077U 1977-06-03 1977-06-03 Expired JPS6125055Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7284077U JPS6125055Y2 (en) 1977-06-03 1977-06-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7284077U JPS6125055Y2 (en) 1977-06-03 1977-06-03

Publications (2)

Publication Number Publication Date
JPS54315U JPS54315U (en) 1979-01-05
JPS6125055Y2 true JPS6125055Y2 (en) 1986-07-28

Family

ID=28984907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7284077U Expired JPS6125055Y2 (en) 1977-06-03 1977-06-03

Country Status (1)

Country Link
JP (1) JPS6125055Y2 (en)

Also Published As

Publication number Publication date
JPS54315U (en) 1979-01-05

Similar Documents

Publication Publication Date Title
US5592097A (en) Load open state detection using H-bridge driving circuit
JPH01265718A (en) Schmitt trigger circuit
GB1601075A (en) Peak detecting circuitry
US4249219A (en) Current drive circuit for an induction coil
JPS6125055Y2 (en)
US5654630A (en) Contactless sensor driven by single power supply
US7006314B2 (en) Magnetic head driver circuit and magnetic storage device
US4074325A (en) System for sensing the peaks of an output from a magnetic head
US4737696A (en) Actuator drive circuit
JPH0572646B2 (en)
JPH0787008B2 (en) Recording / playback switching circuit
JPS584505B2 (en) Logical signal transmission device
JPS5825712A (en) Amplifying circuit
JPS6338423Y2 (en)
KR960010414B1 (en) Bi-level current type head driving circuit in printer
JPH047711B2 (en)
SU253152A1 (en) AMPLIFIER FOR POWER SUPPLY MAGNETIC HEADS
JPS59193617A (en) Digital signal receiving circuit
JPH0433563Y2 (en)
JPH0775046B2 (en) Writing circuit of magnetic storage device
JPH0522990Y2 (en)
JPS6125057Y2 (en)
JPS634252Y2 (en)
JP2503530Y2 (en) Optical output control circuit
JP2586732B2 (en) Detection circuit