JPS61242039A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS61242039A
JPS61242039A JP8390385A JP8390385A JPS61242039A JP S61242039 A JPS61242039 A JP S61242039A JP 8390385 A JP8390385 A JP 8390385A JP 8390385 A JP8390385 A JP 8390385A JP S61242039 A JPS61242039 A JP S61242039A
Authority
JP
Japan
Prior art keywords
layer
aluminum
alloy
titanium
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8390385A
Other languages
Japanese (ja)
Inventor
Hiroshi Tsuda
津田 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8390385A priority Critical patent/JPS61242039A/en
Publication of JPS61242039A publication Critical patent/JPS61242039A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To lessen the change in the electric resistivity of a semiconductor device and to prevent a hillock from generating by a method wherein a metal nitride layer is provided on the metal layer consisting of aluminum or an aluminum alloy. CONSTITUTION:An Al (or Al alloy) layer 5 and a titanium nitride layer 6 are continuously formed on the surface of an Si substrate 1, whereon a Si oxide film 4 having an opening part 3 is formed, by a sputtering method. Photo resist layers 7 are respectively formed on the surface in an electrode configuration and a processing is performed on the titanium layer 6 by a plasma etching method using a CF4-O2 mixed gas. Parts of the Al layer 5 are etched away using the photo resist layers 7 as masks by a CCl4-series dry etching method and lower wirings (first-layer Al wirings) 15 are formed. By this way, the change in the electric resistivity is reduced and the generation of a hillock can be prevented.

Description

【発明の詳細な説明】 本発明は、半導体装置に関し、特にアルミニウム又はそ
の合金による多層構造から成る電極を有する半導体装置
の電極構造に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device, and more particularly to an electrode structure of a semiconductor device having an electrode having a multilayer structure made of aluminum or an alloy thereof.

〔従来の技術〕[Conventional technology]

従来、この種の多層電極構造として、アルミニウム又は
その合金−絶縁物層アルミニウム又はその合金という構
造が一般的であったが、第1層アルミ電極のヒロックに
よる絶縁破壊やエレクトロマイグレーシ冒ン劣化の問題
があシ、歩留、信頼性上の重大な問題となっている。こ
れに対し、従来の技術として、アルミニウム電極上に金
属硅化物層を形成することにより、電極上のヒロック発
生を防止する方法がエクステンデッド・アブスト2クツ
・オン・ザ・フィフティーンス・コン7アランス・オン
・ソリッド・ステイト・デバイセス−7ンド・マテーリ
アルズ(Extended Abstractsof 
the 15th Conference on 5o
lid 5tate Devicesandmater
ials )、 Tokyo、 1983の233〜2
36頁に示されている。
Conventionally, this type of multilayer electrode structure has generally had a structure of aluminum or its alloy - insulator layer aluminum or its alloy, but there are problems with dielectric breakdown due to hillocks of the first layer aluminum electrode and deterioration due to electromigration. This poses serious problems in terms of corrosion, yield, and reliability. On the other hand, as a conventional technique, there is a method to prevent the occurrence of hillocks on the electrode by forming a metal silicide layer on the aluminum electrode. On Solid State Devices - 7nd Materials (Extended Abstractsof
The 15th Conference on 5o
lid 5tate Devices and mater
ials), Tokyo, 1983, 233-2.
It is shown on page 36.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した。従来技術であるアルミニウム上に金属社化物
を形成する方法は、チタンやモリブデン等非常に酸化さ
れやすい金属を用いるため、アルミニウムー金属硅化物
電極上に絶縁膜を形成する過程において表面が酸化され
、第2層邑の電極を形成する際、オーミック接合がとれ
ないという重大な欠点がある。
As mentioned above. The conventional method of forming a metal silicide on aluminum uses metals that are easily oxidized, such as titanium and molybdenum, so the surface is oxidized during the process of forming an insulating film on the aluminum-metal silicide electrode. A serious drawback is that ohmic contact cannot be established when forming the electrodes of the second layer.

本発明は上記欠点を除去し、下層のアルミニウム又はそ
の合金電極の電気抵抗率の変化が小さく。
The present invention eliminates the above-mentioned drawbacks, and the change in electrical resistivity of the underlying aluminum or aluminum alloy electrode is small.

またヒロック発生を防止でき、従って下層配線と上層配
線間の絶縁破壊に強く、また充分なオーミック接触が得
られる半導体装置を提供することを目的とする。
Another object of the present invention is to provide a semiconductor device that can prevent the occurrence of hillocks, is resistant to dielectric breakdown between lower layer wiring and upper layer wiring, and can provide sufficient ohmic contact.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置は、アルミニウム又はその合金から
成る金属層上に金属の窒化物層を有する下層電極と、該
下層電極を含む表面に形成された絶綬物層と、前記下層
電極上の絶縁物層の一部に設けられた開口部と、該開口
部を含む絶縁物層上に形成されたアルミニウム又はその
合金から成る上層電極とを含んで構成される。
The semiconductor device of the present invention includes a lower electrode having a metal nitride layer on a metal layer made of aluminum or an alloy thereof, an insulating material layer formed on a surface including the lower electrode, and an insulating layer on the lower electrode. The insulating material layer includes an opening provided in a part of the material layer, and an upper layer electrode made of aluminum or an alloy thereof formed on the insulating material layer including the opening.

なお、金属の窒化物層としては、チタン、%lJプデン
、タングステン、タンタル及びクロムの中から選ばれた
金属窒化物層を用いることによυ本発明の目的を達成す
ることができる。
Note that the object of the present invention can be achieved by using a metal nitride layer selected from titanium, %lJ powder, tungsten, tantalum, and chromium as the metal nitride layer.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図(a)〜(g)は本発明の一実施例及びその製造
方法を説明するために、工程順に示した断面図である。
FIGS. 1(a) to 1(g) are cross-sectional views shown in order of steps to explain an embodiment of the present invention and its manufacturing method.

本実施例は次の工程によシ製造される。This example is manufactured by the following steps.

まず、第1図(a)に示すように、シリコン基板1上に
拡散層2を形成し、シリコン基板上にはシリコン酸化膜
4が形成され、拡散層2上に開口部3が設けられる。
First, as shown in FIG. 1(a), a diffusion layer 2 is formed on a silicon substrate 1, a silicon oxide film 4 is formed on the silicon substrate, and an opening 3 is provided on the diffusion layer 2.

次に、第1図(b)に示すように、シリコン酸化M4に
開口部3を有するシリコン基板1の表面上にアルミニウ
ム(又はその合金)層5及び窒化チタン層6を連続して
スパッタ法によ〕形成する。
Next, as shown in FIG. 1(b), an aluminum (or its alloy) layer 5 and a titanium nitride layer 6 are successively formed on the surface of the silicon substrate 1 having the opening 3 in the silicon oxide M4 by sputtering. yo] form.

次に、第1図(C)に示すように、表面上に電極形状に
7中トレジストアを形成し、まず窒化チタン層6をCF
4102の混合ガスによるプラズマエツチング法によシ
加工する。この時アルミニウム(又はその合金)層はエ
ツチングされない。
Next, as shown in FIG. 1(C), a 7 medium resistor is formed in the shape of an electrode on the surface, and the titanium nitride layer 6 is first coated with CF.
Processing is performed by a plasma etching method using a mixed gas of No. 4102. At this time, the aluminum (or alloy thereof) layer is not etched.

次に、第1図(d)に示すように、7すトレジスト7や
マスクにしてCC/4系のドライエツチング法によりア
ルミニウム層をエツチング除去し下層配線15を形成す
る。
Next, as shown in FIG. 1(d), the aluminum layer is etched away using a resist 7 or a mask by a CC/4 dry etching method to form a lower wiring 15.

次に、第1図(e)に示すように1 フtトレジスト7
を除去した後、層間絶縁膜として例えばプラズマCVD
法によりシリコン窒化膜層8を形成する。
Next, as shown in FIG. 1(e), 1 foot resist 7
After removing the interlayer insulating film, for example, plasma CVD
A silicon nitride film layer 8 is formed by a method.

次に、第1図(f)に示すように、下層配線15上の層
間絶縁膜であるシリコン窒化膜8に開口部9を形成する
Next, as shown in FIG. 1(f), an opening 9 is formed in the silicon nitride film 8, which is an interlayer insulating film on the lower wiring 15. Then, as shown in FIG.

次に、第1図(g)に示すように、開口部9の開口され
たシリコン窒化膜上にアルミニウム又はその合金層によ
る上層配線10を形成すると、本実施例の2層配線が達
成される。
Next, as shown in FIG. 1(g), an upper layer wiring 10 made of aluminum or its alloy layer is formed on the silicon nitride film in which the opening 9 has been formed, thereby achieving the two-layer wiring of this embodiment. .

以上により、アルミニウム又はその合金からなる金属層
5上に金属の窒化物層6を有する下層電極15と、下層
電極15を含む表面に形成された絶縁物層8と、前記下
層電極15上の絶縁物層8の一部に設けられた開口部9
と、該開口部を含む絶縁物層8上に形成されたアルミニ
ウム又はその合金からなる上層電極1oとを含んで構成
される半導体装置が得られる。
As described above, the lower electrode 15 having the metal nitride layer 6 on the metal layer 5 made of aluminum or its alloy, the insulator layer 8 formed on the surface including the lower electrode 15, and the insulation on the lower electrode 15 are formed. An opening 9 provided in a part of the material layer 8
and an upper layer electrode 1o made of aluminum or an alloy thereof formed on the insulator layer 8 including the opening.

以上説明したように、本実施例によると、アルミニウム
と窒化チタン層はsoo”c程度まで、お互いに反応層
を形成することなく、がっ熱処理時に窒化チタン層がア
ルミニウムのヒロック発生全防止すること、また窒化チ
タン層は500 ’C程度では酸化されず、さらに電気
抵抗率がチタンと同じ程小さいという特長があるため、
特性上並びに信頼性上有用なものである。
As explained above, according to this embodiment, the aluminum and titanium nitride layers do not form a reaction layer with each other to the extent of so"c, and the titanium nitride layer completely prevents the occurrence of hillocks of aluminum during heat treatment. In addition, the titanium nitride layer does not oxidize at about 500'C, and has the characteristics of having an electrical resistivity as low as that of titanium.
It is useful in terms of characteristics and reliability.

なお、ここでは窒化物を形成する金属としてチタンを示
したが、チタンの他にモリブデン、タングステン、タン
タル及びクロムの中から選ばれた金属でもよい。
Although titanium is shown here as the metal forming the nitride, a metal selected from molybdenum, tungsten, tantalum, and chromium may be used in addition to titanium.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、第1層目電極す
なわち下層のアルミニウム電極の抵抗値が、9化チタン
と反応しないため電気抵抗率の変化が小さく、またヒロ
ック発生を防止できるため第1層配線(下層配線)と第
2層配線(上層配線)間の絶縁破壊に強い。また、第1
層電極が酸化されないため充分なオーミック接触が得ら
れる等の効果が得られる。
As explained above, according to the present invention, the resistance value of the first layer electrode, that is, the lower layer aluminum electrode, does not react with titanium 9ide, so the change in electrical resistivity is small, and the occurrence of hillocks can be prevented. Resistant to dielectric breakdown between first layer wiring (lower layer wiring) and second layer wiring (upper layer wiring). Also, the first
Since the layer electrodes are not oxidized, effects such as sufficient ohmic contact can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(g)は本発明の一実施例並びにその製
造方法を説明するために工程順に示した断面図である。 1・・・・・・シリコン基板、2・・・・・・拡散層、
3・・・・・・開口部、4・・・・・・シリコン酸化膜
、5・・・・・・アルミニウム(又はその合金)層、6
・・・・・・窒化チタン層、7・・・・・・7tトレジ
スト層、8・・・・・・シリコン穿化膜、9・・・・・
・開口部、10・・・・・・第2層目のアルミニウム配
線(上層配線)、15・・・・・・第1層目のアルミニ
ウム配線(下層配線)。 竿 1 珊
FIGS. 1(a) to 1(g) are cross-sectional views shown in order of steps to explain an embodiment of the present invention and its manufacturing method. 1... Silicon substrate, 2... Diffusion layer,
3...Opening, 4...Silicon oxide film, 5...Aluminum (or its alloy) layer, 6
...Titanium nitride layer, 7...7T resist layer, 8...Silicon perforation film, 9...
- Opening, 10... Second layer aluminum wiring (upper layer wiring), 15... First layer aluminum wiring (lower layer wiring). Rod 1 Coral

Claims (2)

【特許請求の範囲】[Claims] (1)アルミニウム又はその合金から成る金属層上に金
属の窒化物層を有する下層電極と、該下層電極を含む表
面に形成された絶縁物層と、前記下層電極上の絶縁物層
の一部に設けられた開口部と、該開口部を含む絶縁物層
上に形成されたアルミニウム又はその合金から成る上層
電極とを含むことを特徴とする半導体装置。
(1) A lower electrode having a metal nitride layer on a metal layer made of aluminum or its alloy, an insulating layer formed on a surface including the lower electrode, and a part of the insulating layer on the lower electrode. 1. A semiconductor device comprising: an opening provided in the opening; and an upper electrode made of aluminum or an alloy thereof formed on an insulating layer including the opening.
(2)金属の窒化物層がチタン、モリブデン、タングス
テン、タンタル及びクロムの中から選ばれた金属の窒化
物層である特許請求の範囲第(1)項記載の半導体装置
(2) The semiconductor device according to claim (1), wherein the metal nitride layer is a metal nitride layer selected from titanium, molybdenum, tungsten, tantalum, and chromium.
JP8390385A 1985-04-19 1985-04-19 Semiconductor device Pending JPS61242039A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8390385A JPS61242039A (en) 1985-04-19 1985-04-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8390385A JPS61242039A (en) 1985-04-19 1985-04-19 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS61242039A true JPS61242039A (en) 1986-10-28

Family

ID=13815581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8390385A Pending JPS61242039A (en) 1985-04-19 1985-04-19 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS61242039A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128646A (en) * 1986-11-18 1988-06-01 Nec Corp Manufacture of multilayer interconnection structure
JPS63174335A (en) * 1987-01-13 1988-07-18 Nec Corp Electrode interconnection for semiconductor device
JPS63196039A (en) * 1987-02-10 1988-08-15 Fujitsu Ltd Plasma etching method
JPS63289838A (en) * 1987-05-20 1988-11-28 Nec Corp Semiconductor device
JPH0254951A (en) * 1988-08-19 1990-02-23 Seiko Epson Corp Semiconductor device
US5246888A (en) * 1990-10-30 1993-09-21 Nec Corporation Method of preventing corrosion of aluminum alloys

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128646A (en) * 1986-11-18 1988-06-01 Nec Corp Manufacture of multilayer interconnection structure
JPS63174335A (en) * 1987-01-13 1988-07-18 Nec Corp Electrode interconnection for semiconductor device
JPS63196039A (en) * 1987-02-10 1988-08-15 Fujitsu Ltd Plasma etching method
JPS63289838A (en) * 1987-05-20 1988-11-28 Nec Corp Semiconductor device
JPH0254951A (en) * 1988-08-19 1990-02-23 Seiko Epson Corp Semiconductor device
US5246888A (en) * 1990-10-30 1993-09-21 Nec Corporation Method of preventing corrosion of aluminum alloys

Similar Documents

Publication Publication Date Title
JP2755035B2 (en) Multilayer wiring formation method
US5266519A (en) Method for forming a metal conductor in semiconductor device
JP2003060031A (en) Semiconductor device and its manufacturing method
US4745089A (en) Self-aligned barrier metal and oxidation mask method
US4816895A (en) Integrated circuit device with an improved interconnection line
JPH04229618A (en) Integrated circuit device contact and formation method thereof
JPS61242039A (en) Semiconductor device
JPS618971A (en) Semiconductor device
JP2850380B2 (en) Method for manufacturing semiconductor device
JPH0341732A (en) Manufacture of semiconductor device
JPS62241373A (en) Semiconductor device
KR890004875B1 (en) Manufacture of electrode on semiconductor body
JPH07176531A (en) Wiring structure and forming method thereof
JPH02170431A (en) Manufacture of semiconductor device
JPH05102156A (en) Semiconductor device
JPS5913345A (en) Semiconductor device
JPH0338832A (en) Wiring structure of semiconductor device
JPH07130743A (en) Wiring structure of semiconductor device and formation thereof
JPH02140955A (en) Semiconductor device
JPS62128151A (en) Manufacture of semiconductor integrated circuit device
JPS61154048A (en) Wiring and manufacture thereof
JPH06252146A (en) Semiconductor device
JPH0251273A (en) Semiconductor integrated circuit device
JPS59172770A (en) Semiconductor device
JPH02272736A (en) Manufacture of semiconductor device