JPS61230370A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS61230370A JPS61230370A JP60072022A JP7202285A JPS61230370A JP S61230370 A JPS61230370 A JP S61230370A JP 60072022 A JP60072022 A JP 60072022A JP 7202285 A JP7202285 A JP 7202285A JP S61230370 A JPS61230370 A JP S61230370A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- thin film
- insulating film
- base film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000010408 film Substances 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000004642 Polyimide Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 8
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置に関するものである。[Detailed description of the invention] [Technical field of invention] The present invention relates to a semiconductor device.
従来、ＩＣ等の半導体装置としては、単結晶シリコン基
板に拡散層を形成してトランジスタを構成したものが知
られているが、この単結晶シリコンを用いた半導体装置
はコストが非常に高いために、最近では、絶縁基板上に
薄膜トランジスタを形成した半導体１ｉ１が考えられて
いる。Conventionally, semiconductor devices such as ICs have been known to consist of transistors formed by forming a diffusion layer on a single-crystal silicon substrate, but semiconductor devices using this single-crystal silicon are extremely expensive, so Recently, a semiconductor 1i1 in which a thin film transistor is formed on an insulating substrate has been considered.
この絶縁基板上に薄膜トランジスタを形成した半導体装
置は、ガラスやサフアイヤ等の無機絶縁基板上にＮ型ま
たはＰ型のアモルファスシリコン（またはポリシリコン
）膜を形成し、このシリコン族にイオン注入性によりＰ
型またはＮ型領域を形成するとともに、このシリコン族
のゲート領域の上に絶縁膜を形成し、このゲート絶縁膜
の上と、シリコン族のソース領域とドレイン領域の上に
それぞれゲート電極とソース電極とドレイン電極とを形
成したもので、この半導体装置は、単結晶シリコンを用
いた半導体装置のように高価な単結品シリコンウェハを
必要としないし、また製造工程も簡略化できるから、単
結晶シリコンを用いた半導体装置に比べてコストを低減
することができる。Semiconductor devices in which thin film transistors are formed on this insulating substrate are manufactured by forming an N-type or P-type amorphous silicon (or polysilicon) film on an inorganic insulating substrate such as glass or sapphire.
In addition to forming a type or N type region, an insulating film is formed on the silicon group gate region, and a gate electrode and a source electrode are formed on the gate insulating film and on the silicon group source region and drain region, respectively. This semiconductor device does not require an expensive single-crystalline silicon wafer unlike semiconductor devices using single-crystal silicon, and the manufacturing process can be simplified. The cost can be reduced compared to semiconductor devices using silicon.
しかしながら、この無機絶縁基板上に薄膜１−ランジス
タを形成した半導体装置は、その基板としてガラスやサ
フアイヤ等の硬質基板を用いているために、基板上への
薄膜トランジスタの形成工程における基板の取扱いが面
倒であり、そのために半導体装置の大−生産が難しいし
、また、上記硬質基板は直線的にしか切断できないため
に基板上に薄膜トランジスタを形成した後に基板を切断
して得られる半導体装置の外形にも制約があり、ざらに
ガラスやサフアイヤ等の無機絶縁基板は比較的＾価であ
るから、コストの低減にも限界があるという問題をもっ
ていた。However, since a semiconductor device in which a thin film transistor is formed on an inorganic insulating substrate uses a hard substrate such as glass or sapphire as the substrate, it is difficult to handle the substrate in the process of forming a thin film transistor on the substrate. Therefore, large-scale production of semiconductor devices is difficult, and since the above-mentioned hard substrate can only be cut linearly, the external shape of the semiconductor device obtained by cutting the substrate after forming thin film transistors on the substrate is also difficult. There are restrictions, and since inorganic insulating substrates such as rough glass and sapphire are relatively expensive, there is a problem in that there is a limit to cost reduction.
（発明の目的）
この発明は上記のような実情にかんがみてなされたもの
であって、その目的とするところは、ガラスやサファイ
ヤ等の無機絶縁基板上に薄膜トランジスタを形成した従
来の半導体装置よりもさらにコストを低減することがで
きるとともに、外形も任意に選ぶことができ、しかも大
量生産も可能な半導体装置を提供することにある。(Purpose of the Invention) This invention was made in view of the above-mentioned circumstances, and its purpose is to improve the performance of semiconductor devices by forming thin film transistors on inorganic insulating substrates such as glass and sapphire. Furthermore, it is an object of the present invention to provide a semiconductor device that can reduce costs, have an arbitrary external shape, and can be mass-produced.
すなわち、この発明は、有機絶縁フィルム上に薄膜トラ
ンジスタを形成したことを特徴とするものであり、有機
絶縁フィルムは、ガラスやサファイヤ等の無機絶縁基板
に比べて安価に得られるから、この発明によれば、ガラ
スやサファイヤ等の無機絶縁基板上に１ｌｌｌ！トラン
ジスタを形成した従来の半導体装置よりもさらにコスト
を低減することができるし、また、有機絶縁フィルムは
切断が容易で任意の形状に切断できるから外形も任意に
選ぶことができ、しかも有機絶縁フィルムは可撓性があ
るために薄膜トランジスタの形成工程における取扱いも
容易であるから、半導体装置の大量生産も可能である。That is, this invention is characterized in that a thin film transistor is formed on an organic insulating film, and since an organic insulating film can be obtained at a lower cost than an inorganic insulating substrate such as glass or sapphire, the invention is advantageous. For example, 1llll on an inorganic insulating substrate such as glass or sapphire! The cost can be further reduced than that of conventional semiconductor devices in which transistors are formed, and organic insulating films are easy to cut and can be cut into any shape, so the external shape can be chosen as desired. Because of its flexibility, it is easy to handle in the process of forming thin film transistors, and therefore mass production of semiconductor devices is possible.
以下、この発明の一実施例を図面を参照して説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図はこの実施例の半導体装置を示したもので、ここ
では１つのトランジスタを示している。FIG. 1 shows the semiconductor device of this embodiment, in which one transistor is shown.
第１図において、１はポリイミド等の有機絶縁フィルム
からなるベースフィルム、Ｑはこのベースフィルム１上
に形成されたアモルファスシリコンからなるＮＩＩトラ
ンジスタであり、この薄膜トランジスタＱは次のように
して形成されたものである。In FIG. 1, 1 is a base film made of an organic insulating film such as polyimide, and Q is an NII transistor made of amorphous silicon formed on this base film 1. This thin film transistor Q was formed as follows. It is something.
すなわち、第２図はベースフィルム１上に薄膜トランジ
スタＱを形成する方法を工程順に示したもので、ここで
は、ＰＮＰ接合の薄膜トランジスタを形成する工程を示
している。That is, FIG. 2 shows the method of forming the thin film transistor Q on the base film 1 in the order of steps, and here shows the step of forming a PNP junction thin film transistor.
この薄膜トランジスタの形成工程を説明すると、まず、
前記ベースフィルム１上にプラズマＣＶＤ法によりＮ型
のアモルファスシリコンを堆積させ、これをエツチング
して第２図（ａ）に示すような所定の面積のＮ型アモル
ファスシリコンｌｌ１２を形成する。To explain the process of forming this thin film transistor, first,
N-type amorphous silicon is deposited on the base film 1 by plasma CVD and etched to form N-type amorphous silicon 112 having a predetermined area as shown in FIG. 2(a).
次に、このＮ型シリコンｍ２の中央部（ゲート領域とな
る部分）を第２図（ｂ）に示すようにレジスト３により
マスクし、その上から第２図（Ｃ）に示すように例えば
ホウ素イオンＢ＋を注入してＰ型ｇ４戦（ソース領域お
よびドレイン領域）を形成する。Next, the central part of this N-type silicon m2 (the part that will become the gate region) is masked with a resist 3 as shown in FIG. 2(b), and from above it, as shown in FIG. Ions B+ are implanted to form P-type g4 (source and drain regions).
この後、第２図（ｄ）に示すようにレジス１−３を剥離
し、シリコン膜２の表面全体にプラズマＣＶＤ法または
スパッタリング法により５ｉ０２を堆積させて第２図（
ｅ）に示すようにゲート絶縁膜４を形成し、次いでこの
ゲート絶縁膜４をエツチングして第２図＜ｆ＞に示すよ
うにソース領域およびドレイン領域を露出させる開口を
形成する。Thereafter, as shown in FIG. 2(d), the resist 1-3 is peeled off, and 5i02 is deposited on the entire surface of the silicon film 2 by plasma CVD or sputtering.
A gate insulating film 4 is formed as shown in e), and then the gate insulating film 4 is etched to form openings exposing the source and drain regions as shown in FIG. 2<f>.
この後は、スパッタリング法によりベースフィルム１お
よびシリコン１１１２の全面に金属電極を形成し、これ
をエツチングによりバターニングして、ゲート電極５Ｇ
とソース電極５Ｓとドレイン電極５Ｄを形成する。After this, a metal electrode is formed on the entire surface of the base film 1 and silicon 1112 by sputtering method, and this is patterned by etching to form a gate electrode 5G.
Then, a source electrode 5S and a drain electrode 5D are formed.
なお、上記アモルファスシリコンの堆積時のベースフィ
ルム１の表面温度は約２００℃、ホウ素イオン注入時の
温度は約１５０〜２００℃、ＳｉＯ２堆積時の温度は約
３００℃であるが、ベースフィルム１として耐熱温度の
高いポリイミド（耐熱温度約４００〜４５０℃）等を用
いれば、上記工程においてベースフィルム１が熱変形す
ることはない。The surface temperature of the base film 1 during deposition of the amorphous silicon is approximately 200°C, the temperature during boron ion implantation is approximately 150 to 200°C, and the temperature during SiO2 deposition is approximately 300°C. If polyimide having a high heat resistance temperature (heat resistance temperature of about 400 to 450° C.) is used, the base film 1 will not be thermally deformed in the above steps.
すなわち、この半導体装置は、ポリイミド等の有機絶縁
フィルムからなるベースフィルム１上に上記のようにし
て薄膜トランジスタＱを形成したものであり、有機絶縁
フィルムは、ガラスやサファイヤ等の無機絶縁基板に比
べて安価に得られるから、この半導体装置は、ガラスや
サファイヤ等の無機絶縁基板上に薄膜トランジスタを形
成した従来の半導体装置よりもさらに低コストに得るこ
とができるし、また、有機絶縁フィルムは切断が容易で
任意の形状に切断できるから外形も任意に選ぶことがで
きる。しかも有機絶縁フィルムは可撓性があるために薄
膜トランジスタの形成工程におけるベースフィルム１の
取扱いも容易であるから、半導体装置の大量生産も可能
であり、特に、ベースフィルム１をロール状に巻いてお
いてこのロールからベースフィルム１を繰り出しながら
その上に連続的に薄膜トランジスタＱを形成するように
すれば、半導体装置の生産性を飛躍的に向上させること
ができる。That is, in this semiconductor device, a thin film transistor Q is formed as described above on a base film 1 made of an organic insulating film such as polyimide, and the organic insulating film is more expensive than an inorganic insulating substrate such as glass or sapphire. Because it can be obtained at low cost, this semiconductor device can be obtained at a lower cost than conventional semiconductor devices in which thin film transistors are formed on inorganic insulating substrates such as glass or sapphire.Also, organic insulating films are easy to cut. Since it can be cut into any shape, you can choose the external shape as you like. Furthermore, since the organic insulating film is flexible, the base film 1 can be easily handled in the process of forming thin film transistors, making it possible to mass-produce semiconductor devices. By continuously forming the thin film transistors Q on the base film 1 while unrolling it from the roll, the productivity of semiconductor devices can be dramatically improved.
また、上記実施例では、１つのトランジスタについて説
明したが、ベースフィルム上に多数の簿幌トランジスタ
を形成してこの多数の薄膜トランジスタにより集積回路
を構成するとともに、このベースフィルムの上に前記集
積回路と接続される各種素子（例えば液晶表示パネルや
電源電池等）の接続用配線を形成すれば、この半導体装
置をそのまま電子時計や小型電子式計算機等の電子ｉ器
の回路基板として使用することもできる。Further, in the above embodiment, one transistor has been described, but a large number of thin film transistors are formed on a base film, and an integrated circuit is configured by this large number of thin film transistors. By forming connection wiring for various elements to be connected (e.g., liquid crystal display panel, power supply battery, etc.), this semiconductor device can be used as it is as a circuit board for electronic devices such as electronic watches and small electronic calculators. .
第３図はベースフィルム１上に多数の薄膜トランジスタ
からなる集積回路を構成した半導体装置の１つのインバ
〜り部を示したもので、このインバータ部は、ベースフ
ィルム１上に上記工程と同様にしてＰＮＰ接合のｌｌ！
＋−ランジスタＱ１とＮＰＮ接合のＩＩｌ！トランジス
タＱ２とをそのドレイン電極５Ｄを共通電極として形成
するとともに、その上に絶縁１１１６を形成し、この絶
縁膜６上に上記２つの薄膜トランジスタＱ１ 、Ｑ２の
ゲート電極５Ｇ、５Ｇを接続するｉ！電極を形成して構
成されている。FIG. 3 shows one inverter section of a semiconductor device that has an integrated circuit made up of a large number of thin film transistors on a base film 1. PNP junction ll!
+- transistor Q1 and NPN junction IIl! A transistor Q2 is formed with its drain electrode 5D as a common electrode, an insulator 1116 is formed thereon, and the gate electrodes 5G and 5G of the two thin film transistors Q1 and Q2 are connected on this insulating film 6. It is configured by forming electrodes.
第４図は上記インバータの回路を示したもので、一方の
１膜トランジスタＱ１のソース電極５ＳはＶＤＤ側に接
続され、他方の薄膜トランジスタＱ２のソース電極５８
はＶＢＢ側に接続され、両方の薄膜トランジスタＱ１
、Ｑ２のゲート電極５Ｇ、５Ｇの接続電［ｉ７は入力側
ＩＮに接続され、両方のｉｌ躾トランジスタＱｌ 、Ｑ
２のドレイン電極５Ｄは出力側ＯＵＴに接続されている
。FIG. 4 shows the circuit of the inverter, in which the source electrode 5S of one single-film transistor Q1 is connected to the VDD side, and the source electrode 58 of the other thin-film transistor Q2 is connected to the VDD side.
is connected to the VBB side, and both thin film transistors Q1
, Q2 gate electrodes 5G, 5G connection voltage [i7 is connected to the input side IN, both il transistors Ql, Q
The second drain electrode 5D is connected to the output side OUT.
第５図は、ベースフィルム１上に薄膜トランジスタＱを
形成する他の方法を工程順に示したものである。FIG. 5 shows another method of forming the thin film transistor Q on the base film 1 in the order of steps.
この薄膜トランジスタの形成工程をＰＮＰ接合の薄膜ト
ランジスタを形成する場合について説明すると、この方
法では、まずベースフィルム１上にタンタル（Ｔａ ’
）をスパッタリングにより堆積させ、これをエツチング
して第５図＜８）に示すようにゲート電極５Ｇを形成し
、次いで陽極酸化によりタンタルからなるゲート電極５
Ｇの表面を酸化させてゲート電極５Ｇの表面に酸化タン
タル（Ｔａ ２０ｓ ＞からなるゲート絶縁Ｂ！ ４を
形成する。To explain the formation process of this thin film transistor for the case of forming a PNP junction thin film transistor, in this method, first, tantalum (Ta') is deposited on the base film 1.
) is deposited by sputtering and etched to form a gate electrode 5G as shown in FIG.
Gate insulation B!4 made of tantalum oxide (Ta20s>) is formed on the surface of the gate electrode 5G by oxidizing the surface of G.
この後は、ゲート絶縁ｇ１４の上に、プラズマＣＶＤ法
によりＮ型のアモルファスシリコンをＪＩ！積させ、こ
れをエツチングして第５図（Ｃ）に示すような所定の面
積のＮ型アモルファスシリコン躾２を形成し、次いでこ
のＮ型シリコンＩ！ ２の中央部（ゲート領域となる部
分）を第５図１＞に示すようにレジスト３によりマスク
し、その上から第５図（ｅ）に示すようにホウ素イオン
Ｂ＋を注入してＰ型領域（ソース領域およびドレイン領
域）を形成した後、第５図（ｆ）に示すようにレジスト
３を剥離し、スパッタリング法によりベースフィルム１
およびシリコン１１！２の全面に金属電極を形成し、こ
れをエツチングしてソース電極５Ｓとドレイン電極５Ｄ
を形成する。After this, N-type amorphous silicon is deposited on the gate insulator g14 using the plasma CVD method. This is deposited and etched to form an N-type amorphous silicon layer 2 with a predetermined area as shown in FIG. 5(C), and then this N-type silicon I! The central part of 2 (the part that will become the gate region) is masked with a resist 3 as shown in FIG. (source region and drain region), the resist 3 is peeled off as shown in FIG. 5(f), and the base film 1 is formed by sputtering.
Then, a metal electrode is formed on the entire surface of the silicon 11!2, and this is etched to form a source electrode 5S and a drain electrode 5D.
form.
この方法によれば、ゲート絶縁Ｍ４を、タンタルからな
るゲート１１１ｉ５Ｇの表面を酸化させることによって
形成しているから、前述した方法におけるゲート絶縁膜
を形成するためのＳｉＯ２の堆積工程（温度約３００℃
）は不要となり、そのために、ｗＩＩ！トランジスタの
形成工程中におけるベースフィルム１の表面濃度は最高
で約２００℃（アモルファスシリコンｉｆ［ＦｆＩの温
度は約２００℃、ホウ素イオン注入時の温度は約１５０
〜２００℃）であるから、ベースフィルム１の熱変形を
ざらに確実に防ぐことができるし、またベースフィルム
１として耐熱温度の低い有機絶縁フィルムを使用するこ
ともできる。According to this method, the gate insulation M4 is formed by oxidizing the surface of the gate 111i5G made of tantalum.
) is no longer needed, so wII! The maximum surface concentration of the base film 1 during the transistor formation process is about 200°C (the temperature of amorphous silicon if [FfI is about 200°C, the temperature during boron ion implantation is about 150°C).
~200° C.), thermal deformation of the base film 1 can be roughly and reliably prevented, and an organic insulating film with a low heat resistance temperature can also be used as the base film 1.
なお、上記実施例では、薄膜トランジスタをアモルファ
スシリコンによって形成しているが、薄膜トランジスタ
は、ベースフィルム１上に堆積させたアモルファスシリ
コンをレーザ光の照射により結晶化させてポリシリコン
とすることにより、このポリシリコンによって形成して
もよい。ただし、この場合は、アモルファスシリコンを
結晶化させるときの熱が問題となるが、ベースフィルム
１としてこの熱に耐える高耐熱性の有機絶縁フィルムを
選べばベースフィルムの熱変形を防ぐことができるし、
またアモルファスシリコンを低温で結晶化させることが
できれば、ベースフィルム１として比較的耐熱性の低い
有Ｉｌｌ絶縁フィルムも使用できる。In the above embodiment, the thin film transistor is formed of amorphous silicon, but the thin film transistor is made of polysilicon by crystallizing the amorphous silicon deposited on the base film 1 by irradiating the base film 1 with laser light. It may also be formed of silicon. However, in this case, the heat generated when crystallizing the amorphous silicon becomes a problem, but if a highly heat-resistant organic insulating film that can withstand this heat is selected as the base film 1, thermal deformation of the base film can be prevented. ,
Further, if amorphous silicon can be crystallized at a low temperature, an Ill insulation film having relatively low heat resistance can also be used as the base film 1.
この発明は、安価な有機絶縁フィルムをベースフィルム
としてこの有機絶縁フィルム上に薄膜トランジスタを形
成したものであるから、ガラスやサファイヤ等の無機絶
縁基板上にＷＩＩＩ！トランジスタを形成した従来の半
導体装置よりもさらにコストを低減することができるし
、また、有機絶縁フィルムは切断が容易で任意の形状に
切断できるから外形も任意に選ぶことができ、しかも有
機絶縁フィルムは可撓性があるためにＷＪＩＩ！トラン
ジスタの形成工程における取扱いも容易であるから、半
導体装置の大量生産も可能である。This invention uses an inexpensive organic insulating film as a base film and forms a thin film transistor on this organic insulating film. The cost can be further reduced than that of conventional semiconductor devices in which transistors are formed, and organic insulating films are easy to cut and can be cut into any shape, so the external shape can be chosen as desired. Because of its flexibility, WJII! Since it is easy to handle in the process of forming a transistor, mass production of semiconductor devices is also possible.
【図面の簡単な説明】
第１図および第２図はこの発明の一実施例を示す半導体
装置の断面図およびＮ Ｉ！ ｔ’ランジスタの形成工
程図、第３図および第４図はこの発明の他の実施例を示
す多数の薄膜トランジスタからなる集積回路を構成した
半導体装置のインバータ部の拡大断面図およびインバー
タの回路図、第５図はＷＩＩｌトランジスタの他の形成
工程図である。
１・・・ベースフィルム、Ｑ、Ｑｌ 、Ｑ２・・・＊Ｓ
トランジスタ、２・・・アモルファスシリコン躾、４・
・・ゲート絶縁膜、５Ｇ・・・ゲート電極、５Ｓ・・・
ソース電極、５ｄ・・・ドレイン電極、６・・・絶縁膜
、７・・・接続電極。
出願人代理人 弁理士 鈴江武彦
第３因
ｓ４因BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 and 2 are cross-sectional views of a semiconductor device showing an embodiment of the present invention, and NI! 3 and 4 are enlarged cross-sectional views of an inverter section of a semiconductor device constituting an integrated circuit consisting of a large number of thin film transistors, and a circuit diagram of the inverter, showing other embodiments of the present invention; FIG. 5 is another process diagram for forming the WII1 transistor. 1...Base film, Q, Ql, Q2...*S
Transistor, 2... Amorphous silicon training, 4.
...Gate insulating film, 5G...Gate electrode, 5S...
Source electrode, 5d... Drain electrode, 6... Insulating film, 7... Connection electrode. Applicant's agent Patent attorney Takehiko Suzue 3rd cause s4th cause
Claims (1)
を特徴とする半導体装置。A semiconductor device characterized by forming a thin film transistor on an organic insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072022A JPS61230370A (en) | 1985-04-05 | 1985-04-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072022A JPS61230370A (en) | 1985-04-05 | 1985-04-05 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61230370A true JPS61230370A (en) | 1986-10-14 |
Family
ID=13477365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60072022A Pending JPS61230370A (en) | 1985-04-05 | 1985-04-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230370A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272670A (en) * | 1988-09-07 | 1990-03-12 | Sony Corp | Integrated circuit device and manufacture thereof |
| KR100448904B1 (en) * | 1993-01-18 | 2004-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | A method of manufacturing a thin film transistor |
| JP2005311205A (en) * | 2004-04-23 | 2005-11-04 | Nec Corp | Semiconductor device |
| JP2011086948A (en) * | 2010-11-24 | 2011-04-28 | Nec Corp | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035574A (en) * | 1983-08-08 | 1985-02-23 | Ricoh Co Ltd | Substrate for thin film transistor |
-
1985
- 1985-04-05 JP JP60072022A patent/JPS61230370A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035574A (en) * | 1983-08-08 | 1985-02-23 | Ricoh Co Ltd | Substrate for thin film transistor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272670A (en) * | 1988-09-07 | 1990-03-12 | Sony Corp | Integrated circuit device and manufacture thereof |
| KR100448904B1 (en) * | 1993-01-18 | 2004-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | A method of manufacturing a thin film transistor |
| US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US7351624B2 (en) | 1993-01-18 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| JP2005311205A (en) * | 2004-04-23 | 2005-11-04 | Nec Corp | Semiconductor device |
| JP2011086948A (en) * | 2010-11-24 | 2011-04-28 | Nec Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100218500B1 (en) | Silicone film and manufacturing method thereof, and thin-film transistor and manufacturing method thereof | |
| KR100656326B1 (en) | Electronic device | |
| US20040038438A1 (en) | Method for reducing surface roughness of polysilicon films for liquid crystal displays | |
| WO2018145515A1 (en) | Thin film transistor and fabrication method therefor, display substrate and display device | |
| JPS61230370A (en) | Semiconductor device | |
| JPS58170065A (en) | Manufacture of thin film field effect transistor | |
| US7625785B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS58204570A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS6178166A (en) | Thin-film transistor array and manufacture thereof | |
| JPS63250178A (en) | Manufacture of thin film semiconductor device | |
| JP3150792B2 (en) | Electronic circuit fabrication method | |
| JP3361314B2 (en) | Method for manufacturing semiconductor device | |
| KR960029853A (en) | Liquid crystal display panel with solar cell and manufacturing method | |
| JPS58143374A (en) | Manufacture of liquid crystal display panel | |
| KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
| JPH03266469A (en) | Manufacture of semiconductor device | |
| JPS5821868A (en) | Manufacture of thin polycrystalline silicon film transistor | |
| CN114678427A (en) | Metal oxide thin film transistor, manufacturing method thereof and array substrate | |
| JPH07122752A (en) | Manufacture of thin film transistor | |
| JPH0290569A (en) | Manufacture of semiconductor device | |
| JP2002033485A (en) | Tft liquid crystal display device and its manufacturing method | |
| JP3203715B2 (en) | Method for manufacturing semiconductor device | |
| JPH0465550B2 (en) | ||
| JPH1056137A (en) | Method for manufacturing analogue poly-capacitor | |
| JPS59104173A (en) | Manufacture of thin film semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19930608 |