JPS6122490B2 - - Google Patents

Info

Publication number
JPS6122490B2
JPS6122490B2 JP2797977A JP2797977A JPS6122490B2 JP S6122490 B2 JPS6122490 B2 JP S6122490B2 JP 2797977 A JP2797977 A JP 2797977A JP 2797977 A JP2797977 A JP 2797977A JP S6122490 B2 JPS6122490 B2 JP S6122490B2
Authority
JP
Japan
Prior art keywords
signal
drain
voltage
gate electrode
signal charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2797977A
Other languages
Japanese (ja)
Other versions
JPS53114342A (en
Inventor
Kayao Takemoto
Haruhisa Ando
Seiji Kubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2797977A priority Critical patent/JPS53114342A/en
Publication of JPS53114342A publication Critical patent/JPS53114342A/en
Publication of JPS6122490B2 publication Critical patent/JPS6122490B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Description

【発明の詳細な説明】 (1) 発明の利用分野 本発明は、スイツチ雑音の大きなMOS型半導
体集積回路素子などにおける信号検出部に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION (1) Field of Application of the Invention The present invention relates to a signal detecting section in a MOS type semiconductor integrated circuit device, etc., which has large switching noise.

(2) 従来技術 MOS型トランジスタはゲート入力抵抗が大き
い、高集積化に適しているなど数々の利点を有
し、大規模な集積回路に用いられているが、その
中で信号線の断続のスイツチ素子に用いられるこ
とも少なくはない。しかしMOS型トランジスタ
はスイツチ雑音が大きい。このスイツチ雑音は
MOS型トランジスタの動作機構に本質的なもの
である。そのスイツチ雑音について第1図から第
3図までを用いて説明する。
(2) Prior art MOS transistors have many advantages such as high gate input resistance and are suitable for high integration, and are used in large-scale integrated circuits. It is often used as a switch element. However, MOS transistors have high switching noise. This switch noise
It is essential to the operating mechanism of MOS transistors. The switch noise will be explained using FIGS. 1 to 3.

第1図はMOS型トランジスタの断面概要を示
す。説明の便宜上、以下においては電子を信号電
荷とするnチヤネル型の場合について説明する
が、正孔を信号電荷とするpチヤネル型の場合に
おいても、導電型および極性を逆にすることによ
り、以下の説明は全く同様に適用できる。
Figure 1 shows a cross-sectional outline of a MOS transistor. For convenience of explanation, the following describes the case of an n-channel type in which electrons are used as signal charges, but even in the case of a p-channel type in which holes are used as signal charges, the following can be done by reversing the conductivity type and polarity. The explanation can be applied in exactly the same way.

MOS型トランジスタはp型Si基板1に形成さ
れたn型拡散層からなるソース2およびドレイン
3、およびその間を断続するゲート電極4より構
成される。ソース2の信号電荷をドレイン3に伝
えるためには、ゲート電極4に正のパルスを加
え、ゲート電荷直下のSi基板表面にn型の反転層
5を形成し、ソース2とドレイン3の間を接続す
るわけである。この反転層5ができないと、ソー
ス2の情報をドレイン3に伝えることはできな
い。
The MOS transistor is composed of a source 2 and a drain 3 made of an n-type diffusion layer formed on a p-type Si substrate 1, and a gate electrode 4 connected therebetween. In order to transfer the signal charge of the source 2 to the drain 3, a positive pulse is applied to the gate electrode 4, an n-type inversion layer 5 is formed on the surface of the Si substrate directly under the gate charge, and a gap between the source 2 and the drain 3 is formed. That's how you connect. If this inversion layer 5 is not formed, information from the source 2 cannot be transmitted to the drain 3.

しかしながら、反転層5を形成する電子は信号
電荷と同種であり、この電子はソース2およびド
レイン3より引き出されるために、ドレイン3側
から見ると、この電子がゲート電極4下に一時蓄
えられたことによる疑似信号が発生する。さらに
ゲート電極4およびその配線9とドレイン3およ
びその配線8の間の空間容量もまたゲート電極4
に印加した電圧パルスを伝え、同様な疑似信号を
発生する。これがスイツチ雑音である。ソース2
側の信号電荷量が少ないと、このスイツチ雑音に
信号が埋まり、検出が困難になる。第2図および
第3図を用いてもう少し詳しく説明する。
However, the electrons forming the inversion layer 5 are of the same type as the signal charge, and since these electrons are extracted from the source 2 and drain 3, when viewed from the drain 3 side, these electrons are temporarily stored under the gate electrode 4. This causes spurious signals. Furthermore, the space capacitance between the gate electrode 4 and its wiring 9 and the drain 3 and its wiring 8 is also
A similar pseudo signal is generated by transmitting a voltage pulse applied to the This is switch noise. source 2
If the amount of signal charge on the side is small, the signal will be buried in this switch noise, making detection difficult. This will be explained in more detail using FIGS. 2 and 3.

第2図は従来の信号検出方法の模式図である。
ソース17側の信号源、例えば容量20に蓄えら
れた電荷がMOSトランジスタ10のゲート電極
19に印加された正の電圧パルスにより、ドレイ
ン18側に導かれ、電源12に接続された負荷1
3、例えば抵抗によりドレイン18側に電圧変化
を発生し、出力端14で検知される。1トランジ
スタ型MOSメモリや光ダイオードアレーからな
る撮像装置など多くの用例において、この種の信
号電荷検出方法が採られている。
FIG. 2 is a schematic diagram of a conventional signal detection method.
Charges stored in a signal source on the source 17 side, for example, a capacitor 20, are guided to the drain 18 side by a positive voltage pulse applied to the gate electrode 19 of the MOS transistor 10, and the load 1 connected to the power supply 12
3. For example, a resistor generates a voltage change on the drain 18 side, which is detected at the output terminal 14. This type of signal charge detection method is used in many applications such as one-transistor type MOS memories and imaging devices consisting of photodiode arrays.

第3図はゲート電極19に印加される典型的な
電圧波形21と出力端14に現われる典型的な信
号波形22を示す。ゲート電極19に印加される
電圧の上昇と下降に応じスイツチ雑音であるスパ
イク状のピーク23および24が信号波形22に
現われる。ソース17側の信号電荷の有無によ
り、実線(無)、破線(有)のような信号波形と
なる。前記のようなメモリや撮像装置において
は、ドレイン18を共通にして数多くのトランジ
スタ10と容量20の組が並列に接続されてお
り、ドレイン側の寄生容量15が容量20に比べ
て大きく、出力信号25は極めて小さくなる。さ
らに高集積化、高速化を求めるほど容量20は小
さくなり、ゲート電極の幅(第1図において紙面
に垂直方向)を大きくしたり、ゲート電極19へ
の印加電圧を大きくしたりなどの手段により導電
性を増すために反転層の電子を増すことが必要と
なるためにスイツチ雑音であるピーク23および
24に対する出力信号25の割合はますます小さ
くなり、検出が困難となる。
FIG. 3 shows a typical voltage waveform 21 applied to the gate electrode 19 and a typical signal waveform 22 appearing at the output terminal 14. As the voltage applied to the gate electrode 19 rises and falls, spike-like peaks 23 and 24, which are switch noise, appear in the signal waveform 22. Depending on the presence or absence of signal charges on the source 17 side, the signal waveform will be as shown by a solid line (absent) or a broken line (present). In the above-mentioned memory or image pickup device, a large number of pairs of transistors 10 and capacitors 20 are connected in parallel with a common drain 18, and the parasitic capacitance 15 on the drain side is larger than the capacitor 20, and the output signal 25 becomes extremely small. Furthermore, as higher integration and higher speeds are desired, the capacitance 20 becomes smaller. Since it is necessary to increase the number of electrons in the inversion layer to increase the conductivity, the ratio of the output signal 25 to the switch noise peaks 23 and 24 becomes smaller and smaller, making it difficult to detect.

さらに電圧波形21の変化や非対称性、第1図
におけるゲート電極4の形状的な不均一、反転層
5の形成のための闘値電圧の不均一、配置などと
の関連による空間容量の不均一などがピーク23
および24の大きさ、形状を変化させ、これが出
力信号25に変化を与えるため、検出をさらに困
難なものにしている。
Furthermore, changes and asymmetry in the voltage waveform 21, non-uniformity in the shape of the gate electrode 4 in FIG. peak 23
and 24, which changes the output signal 25, making detection even more difficult.

このため、従来の方法においては、集積度の低
下、工程の複雑化などの犠性を払つて容量20を
大きくし、あるいは複雑な信号検出回路を用い、
寄生容量の低下に腐心しているのが現状である。
For this reason, in conventional methods, the capacitor 20 is increased at the expense of lowering the degree of integration and complicating the process, or a complicated signal detection circuit is used.
Currently, efforts are being made to reduce parasitic capacitance.

(3) 発明の目的 本発明はMOS型トランジスタによるスイツチ
雑音の大きな信号より、極めて容易に信号のみを
取り出す手段を提供するものである。
(3) Purpose of the Invention The present invention provides a means for very easily extracting only signals from signals with large switching noise caused by MOS transistors.

(4) 発明の総括説明 本発明の骨子とするところは、スイツチ雑音と
なるスイツチ動作を伴なうMOS型トランジスタ
のドレイン側の電圧変動を、スイツチ動作の始め
と終りの間で相殺するために、MOS型トランジ
スタのドレインに基準電圧を与える基準電圧供給
源と上記ドレインの間に、直列で、かつ信号電荷
に対して、順方向となるべく接合を接続すること
にある。
(4) General description of the invention The gist of the invention is to cancel the voltage fluctuation on the drain side of a MOS transistor that accompanies switch operation, which causes switch noise, between the beginning and end of the switch operation. , a junction is connected in series between a reference voltage supply source that applies a reference voltage to the drain of a MOS transistor and the drain, preferably in the forward direction with respect to the signal charge.

(5) 実施例 以下、本発明を実施例を参照して詳細に説明す
る。
(5) Examples Hereinafter, the present invention will be explained in detail with reference to examples.

第4図に本発明の1実施例を示す。第2図に示
した従来例に対し、ドレイン18および負荷13
の間に接合としてダイオード30を挿入したもの
である。ダイオード30の電子を多数キヤリアと
する導電型のn側をドレイン18、正孔を多数キ
ヤリアとする導電型のp側を負荷13側に接続す
る。
FIG. 4 shows one embodiment of the present invention. In contrast to the conventional example shown in FIG.
A diode 30 is inserted between them as a junction. The n side of the diode 30, which has a conductivity type in which electrons are majority carriers, is connected to the drain 18, and the p side, which has a conductivity type in which holes are majority carriers, is connected to the load 13 side.

第5図に本実施例におけるゲート電極19に印
加される電圧波形31、ドレイン18側の電圧波
形32、出力端14に現われる信号波形33を示
す。実線は信号電荷の無い場合を示し、破線は信
号電荷が有る場合を示す。
FIG. 5 shows a voltage waveform 31 applied to the gate electrode 19, a voltage waveform 32 on the drain 18 side, and a signal waveform 33 appearing at the output terminal 14 in this embodiment. The solid line shows the case where there is no signal charge, and the broken line shows the case where there is signal charge.

当初、ドレイン18側、出力端14の電圧は基
準電圧すなわち、電源12の電圧となつている。
Initially, the voltage on the drain 18 side and the output terminal 14 is the reference voltage, that is, the voltage of the power supply 12.

出力端14はドレイン18にとつて基準電圧供
給源となる。
Output 14 serves as a reference voltage source for drain 18 .

ゲート電極19に印加する正の電圧パルスによ
りドレイン18側の電圧は基準電圧より上昇する
が、ダイオード30が逆バイアスとなるため、ド
レイン18側と出力端14側が電気的に絶縁され
出力端14の電圧は基準電圧、すなわち電源12
の電圧に等しく変化しない。次いで電圧パルスが
除去されると、信号電荷が無い場合はドレイン1
8側の電圧が元に戻るだけで、出力端14の電圧
に変化は無い。信号電荷が有る時のみ、ドレイン
18側の電圧が元の電圧、すなわち出力端14の
電圧より34で示すように低下し、ダイオード3
0が順バイアスとなり導通する。この結果、信号
電荷に応じた電荷が負荷13を流れることによ
り、出力端14に出力信号35が現われる。すな
わち、信号成分のみを取り出すことができる。
pn接合からなるダイオード30に代りシヨツト
キー型ダイオードを用いても同様な効果を得るこ
とは言うまでもない。
The voltage on the drain 18 side rises above the reference voltage due to the positive voltage pulse applied to the gate electrode 19, but since the diode 30 is reverse biased, the drain 18 side and the output end 14 side are electrically isolated and the output end 14 side is electrically isolated. The voltage is the reference voltage, i.e. the power supply 12
does not change equal to the voltage of . Then when the voltage pulse is removed, if there is no signal charge, drain 1
There is no change in the voltage at the output terminal 14, only the voltage on the 8 side returns to the original value. Only when there is a signal charge, the voltage on the drain 18 side decreases from the original voltage, that is, the voltage at the output terminal 14 as shown at 34, and the diode 3
0 becomes a forward bias and conducts. As a result, a charge corresponding to the signal charge flows through the load 13, and an output signal 35 appears at the output terminal 14. That is, only signal components can be extracted.
It goes without saying that similar effects can be obtained by using a Schottky diode instead of the pn junction diode 30.

本発明の特徴は、MOS型トランジスタ10の
スイツチ動作に伴なうドレイン18側の電圧変動
に対し、ドレイン18側が電気的に浮いた状態を
作り出し、スイツチ動作の完了時に起こる逆方向
の全く同量の電圧変動でキヤンセルさせることに
ある。このため、電圧波形31の変化やMOS型
トランジスタ10の特性、寄生効果の変化などの
影響を全く受けない。
A feature of the present invention is that the drain 18 side creates an electrically floating state in response to voltage fluctuations on the drain 18 side accompanying the switching operation of the MOS transistor 10, and the voltage fluctuation in the opposite direction occurs when the switching operation is completed. The purpose is to cancel the voltage change due to the voltage fluctuation. Therefore, it is completely unaffected by changes in the voltage waveform 31, characteristics of the MOS transistor 10, changes in parasitic effects, etc.

逆にこの目的のためには、ドレイン18側が電
気的に浮いた状態を生み出すことを妨げる手段、
たとえば、抵抗などを接続してはならない。
Conversely, for this purpose, means for preventing the drain 18 side from creating an electrically floating state;
For example, do not connect resistors.

以下の実施例においても同様である。 The same applies to the following examples.

第6図は本発明の他の実施例を示す。これは、
MOS型トランジスタ10のドレイン18側を
pnp型バイポーラトランジスタ40のn型のベー
スに接続しp型のエミツタを基準電圧供給源であ
る電源42に接続、コレクタを負荷43に接続し
たものである。出力端44はコレクタ側にとる。
FIG. 6 shows another embodiment of the invention. this is,
The drain 18 side of the MOS transistor 10
It is connected to the n-type base of a pnp-type bipolar transistor 40, the p-type emitter is connected to a power source 42 which is a reference voltage supply source, and the collector is connected to a load 43. The output end 44 is placed on the collector side.

第7図に本実施例におけるゲート電極19に印
加される電圧波形51、出力端44に現われる信
号波形52を示す。実線は信号電荷が無い場合、
破線は信号電荷が有る場合を示す。
FIG. 7 shows a voltage waveform 51 applied to the gate electrode 19 and a signal waveform 52 appearing at the output terminal 44 in this embodiment. The solid line indicates when there is no signal charge,
A broken line indicates the case where there is a signal charge.

ゲート電極19に印加される正の電圧パルスに
より、ドレイン18側の電圧が基準電圧より上昇
すると、バイポーラ型トランジスタ40のベース
と基準電圧のエミツタとの間の接合が逆バイアス
形となり、バイポーラ型トランジスタ40には電
流が流れない。次いで電圧パルスが除去されると
前実施例の場合と同様に信号電荷が無い場合はド
レイン18側の電圧は元に戻るだけで、バイポー
ラ型トランジスタ40のベースとエミツタに電流
が流れることはなく、出力端44の電圧には変化
は無い。信号電荷が有る時のみバイポーラ型トラ
ンジスタ40のベース・エミツタ間に信号電荷に
応じた電流が流れる。この時、バイポーラトラン
ジスタ40の増巾作用により、エミツタ・コレク
タ間に上記電流にバイポーラ型トランジスタ40
の増巾率をかけた大きな電流が流れ、出力端44
には大きな出力信号55が極性が反転して現われ
る。言うまでもなく、スイツチ雑音による信号は
全く現われない。
When the voltage on the drain 18 side rises above the reference voltage due to the positive voltage pulse applied to the gate electrode 19, the junction between the base of the bipolar transistor 40 and the emitter of the reference voltage becomes reverse biased, and the bipolar transistor 40 becomes reverse biased. No current flows through 40. Then, when the voltage pulse is removed, as in the case of the previous embodiment, if there is no signal charge, the voltage on the drain 18 side simply returns to its original state, and no current flows between the base and emitter of the bipolar transistor 40. There is no change in the voltage at the output terminal 44. A current corresponding to the signal charge flows between the base and emitter of the bipolar transistor 40 only when there is a signal charge. At this time, due to the amplification effect of the bipolar transistor 40, the above current is applied between the emitter and collector of the bipolar transistor 40.
A large current multiplied by the amplification factor flows, and the output terminal 44
A large output signal 55 appears with inverted polarity. Needless to say, no signal due to switch noise appears.

第8図に本発明の他の実施例を示す。MOS型
トランジスタ10のドレイン18側にダイオード
60を第1の実施例と同様に接続し、他端を増巾
用バイポーラ型トランジスタ70のベースに接続
するものである。ダイオード60のP側はバイポ
ーラトランジスタ70のエミツタより高抵抗73
を通じて流れる定常電流により、電源72より少
し低い電圧に保たれ、基準電圧供給源となる。前
第2の実施例におけるスイツチ雑音除去と増巾機
能をダイオード60とバイポーラトランジスタ7
0に分けたもので、出力端74より前実施例と同
様な信号を得る。高抵抗73を付加することによ
り、バイポーラ型トランジスタ70の動作条件を
より好ましい条件にすることができる。
FIG. 8 shows another embodiment of the present invention. A diode 60 is connected to the drain 18 side of the MOS transistor 10 in the same manner as in the first embodiment, and the other end is connected to the base of a bipolar transistor 70 for amplification. The P side of the diode 60 has a higher resistance 73 than the emitter of the bipolar transistor 70.
The steady current flowing through keeps it at a slightly lower voltage than the power supply 72, providing a reference voltage source. The switch noise removal and amplification functions in the second embodiment are performed using a diode 60 and a bipolar transistor 7.
0, and a signal similar to that of the previous embodiment is obtained from the output terminal 74. By adding the high resistance 73, the operating conditions of the bipolar transistor 70 can be made more favorable.

(6) 効果 以上説明したごとく、本発明により、極めて容
易にスイツチ雑音の大きな信号より、信号成分の
みを取り出すことが可能となる。
(6) Effects As explained above, according to the present invention, it becomes possible to extract only the signal component from a signal with large switch noise very easily.

なお、信号電荷量がMOS型トランジスタのド
レイン側にもたらす電圧変化がスイツチ雑音のも
たらす電圧変化より小さい場合について説明した
が、逆の場合にも同様に信号成分のみを取り出す
ことができる。この場合、信号はゲート電極に正
の電圧パルスを印加している時にも現われる。
Although the case has been described in which the voltage change caused by the amount of signal charge on the drain side of the MOS transistor is smaller than the voltage change caused by switch noise, only the signal component can be similarly extracted in the opposite case. In this case, the signal also appears when applying a positive voltage pulse to the gate electrode.

また、第1と第3の実施例において、信号とス
イツチング雑音の分離にダイオードを用いたが、
特殊な例として、トンネル電流を利用するバツク
ワードダイオードのようなダイオードがあるが、
これを利用しても良い。この場合、当然接合の方
向は逆になる。要するに、ドレイン側に直列にか
つ直接接合を接続し、その方向が信号電荷に対し
て順方向となるようにすれば良いわけである。
In addition, in the first and third embodiments, a diode was used to separate the signal and switching noise, but
A special example is a diode such as a backward diode that uses tunneling current.
You may use this. In this case, the direction of bonding is naturally reversed. In short, it is sufficient to connect the junction in series and directly to the drain side so that the junction is in the forward direction with respect to the signal charge.

また(用例としては見当らないが)接合形電界
効果トランジスタを用いた場合にも、MOS型ト
ランジスタと全く同様な問題が生じる。本発明は
この場合にも全く同じ効果を有する。
Further, even when a junction field effect transistor is used (although I can't find any examples of this), problems similar to those of MOS transistors occur. The present invention has exactly the same effect in this case as well.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はMOS型トランジスタの断面図、第2
図と第3図は従来技術の説明図、第4図から第8
図は本発明の実施例の説明図である。
Figure 1 is a cross-sectional view of a MOS transistor, Figure 2
Figures 4 and 3 are explanatory diagrams of the prior art, and Figures 4 to 8
The figure is an explanatory diagram of an embodiment of the present invention.

Claims (1)

【特許請求の範囲】[Claims] 1 信号線の断続に電界効果トランジスタをスイ
ツチ素子として用いている装置の信号検出回路に
おいて、上記電界効果トランジスタのドレインに
基準電圧を与える基準電圧供給源と上記ドレイン
の間に直列に、かつ信号電荷に対し、順方向とな
るべく接合を接続し、上記電界効果トランジスタ
にゲート電圧を印加後それを除去することによつ
て上記信号線の信号を検知することを特徴とする
信号検出回路。
1. In a signal detection circuit of a device that uses a field effect transistor as a switch element to connect and disconnect a signal line, a signal charge is connected in series between the reference voltage supply source that applies a reference voltage to the drain of the field effect transistor and the drain. In contrast, the signal detection circuit is characterized in that the signal on the signal line is detected by connecting the junction as far as possible in the forward direction, applying a gate voltage to the field effect transistor and then removing it.
JP2797977A 1977-03-16 1977-03-16 Signal detection circuit Granted JPS53114342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2797977A JPS53114342A (en) 1977-03-16 1977-03-16 Signal detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2797977A JPS53114342A (en) 1977-03-16 1977-03-16 Signal detection circuit

Publications (2)

Publication Number Publication Date
JPS53114342A JPS53114342A (en) 1978-10-05
JPS6122490B2 true JPS6122490B2 (en) 1986-05-31

Family

ID=12235965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2797977A Granted JPS53114342A (en) 1977-03-16 1977-03-16 Signal detection circuit

Country Status (1)

Country Link
JP (1) JPS53114342A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226313Y2 (en) * 1986-05-12 1990-07-18

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166813A (en) * 1982-03-29 1983-10-03 Hitachi Ltd Chopper type comparator
JPS60105318A (en) * 1983-11-14 1985-06-10 Toshiba Corp High voltage switch circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226313Y2 (en) * 1986-05-12 1990-07-18

Also Published As

Publication number Publication date
JPS53114342A (en) 1978-10-05

Similar Documents

Publication Publication Date Title
US3934159A (en) Semiconductor circuit devices using insulated gate-type field effect elements having protective diodes
JP4295740B2 (en) Charge coupled device image sensor
US4647956A (en) Back biased CMOS device with means for eliminating latchup
JP6137522B2 (en) Photoelectric conversion device reset method, photoelectric conversion device, photoelectric conversion array, and imaging device
JPS63182848A (en) Integrated circuit
JPH084136B2 (en) Charge transfer device
JP2586393B2 (en) Signal processing circuit for solid-state imaging device
JP3320335B2 (en) Photoelectric conversion device and contact image sensor
JPS59108344A (en) Solid-state image pickup element
JPS6122490B2 (en)
US5524036A (en) Charge transfer device having charge injection source for reset drain region
JPH07106553A (en) Solid state image pickup element
US5306932A (en) Charge transfer device provided with improved output structure
JPS6336146B2 (en)
JPH04148536A (en) Charge-transfer amplification device
US4374334A (en) Signal comparator apparatus
JPS58130557A (en) C-mos device
US5028978A (en) Complementary bipolar complementary CMOS (CBiCMOS) transmission gate
JPS6352474B2 (en)
JPS5931864B2 (en) Complementary insulated gate semiconductor circuit
JP2504838B2 (en) Input / output protection device for semiconductor integrated circuit
JPS62160750A (en) Substrate-voltage generating circuit
JP2671304B2 (en) Logic circuit
JPS6355218B2 (en)
JPS60160782A (en) Solid-state image pickup device