JPS61213923A - Control system for data reception - Google Patents

Control system for data reception

Info

Publication number
JPS61213923A
JPS61213923A JP5541085A JP5541085A JPS61213923A JP S61213923 A JPS61213923 A JP S61213923A JP 5541085 A JP5541085 A JP 5541085A JP 5541085 A JP5541085 A JP 5541085A JP S61213923 A JPS61213923 A JP S61213923A
Authority
JP
Japan
Prior art keywords
signal
pulse signal
oscillator
control
impl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5541085A
Other languages
Japanese (ja)
Inventor
Takeshi Matsunaga
松永 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5541085A priority Critical patent/JPS61213923A/en
Publication of JPS61213923A publication Critical patent/JPS61213923A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To select automaticallty an oscillator for data reception in IMPL by counting pulses of a strobe pulse signal for a specific time, and selecting the specific oscillator on the basis of the counted value. CONSTITUTION:A selected disk device 2 sends out a pulse signal to the pulse signal line 21 of a bus. A control circuit 22 is signified in a controller 20 with a signal 13 indicating the start of IMPL and inputs a received pulse signal 21 to a counter 23 for a specific period, so that its pulses are counted. A control circuit 24 outputs a set and a reset signal for a flip-flop circuit 10 to signal lines 25 and 26 when the counter 23 counts up to specific values within the constant period. The output of the flip-flop circuit 10 is a selection signal for oscillators 5 and 6.

Description

【発明の詳細な説明】 〔概 要〕 異なるデータ転送速度の複数の磁気ディスク記憶装置を
制御する、制御装置等で、データ速度に応じた発振器を
選択して制御する必要のある場合のデータ受信制御方式
である。データ転送元から制御装置へ送る、ストローブ
パルス信号の一定期間のパルス数を計数し、計数値によ
って所定の発振器を選択する。
[Detailed Description of the Invention] [Summary] Data reception when it is necessary to select and control an oscillator according to the data speed in a control device, etc. that controls a plurality of magnetic disk storage devices with different data transfer speeds. It is a control method. The number of pulses of the strobe pulse signal sent from the data transfer source to the control device during a certain period is counted, and a predetermined oscillator is selected based on the counted value.

〔産業上の利用分野〕[Industrial application field]

本発明は、情報処理システムの磁気ディスク記憶装置の
制御装置等で、1台の制御装置が、複数の、データ転送
速度の異なる磁気ディスク記憶装置を制御するような場
合の、制御装置におけるデータ受信制御方式に関する。
The present invention relates to a control device for a magnetic disk storage device of an information processing system, and the present invention relates to data reception in a control device when one control device controls a plurality of magnetic disk storage devices with different data transfer speeds. Regarding control method.

磁気ディスク記憶装置のデータ転送速度は、機種によっ
て異なる場合があり、それらは1システム内で、しばし
ば混用される。
The data transfer speed of magnetic disk storage devices may differ depending on the model, and they are often used in a mixed manner within one system.

このために、磁気ディスク記憶装置の制御装置は、複数
の異なるデータ転送速度の記憶装置を制御できるように
構成されている場合がある。
For this reason, a control device for a magnetic disk storage device may be configured to be able to control a plurality of storage devices with different data transfer speeds.

このような制御装置においては、制御装置内の制御をデ
ータ転送速度に同期させるために、デー夕転送速度に対
応した周波数の複数の発振器を準備しておき、制御する
磁気ディスク記憶装置を選択するとき、発振器も切り換
えるようにするが、この切り換えが正しく行われなけれ
ば、制御装置において、転送データの制御を正しく行う
ことができない。
In such a control device, in order to synchronize the control within the control device with the data transfer rate, multiple oscillators with frequencies corresponding to the data transfer rate are prepared and a magnetic disk storage device to be controlled is selected. At this time, the oscillator is also switched, but if this switching is not performed correctly, the control device cannot correctly control the transferred data.

〔従来の技術と発明が解決しようとする問題点〕第2図
は、磁気ディスク記憶システムの一構成例を示すブロッ
ク図である。
[Prior art and problems to be solved by the invention] FIG. 2 is a block diagram showing an example of the configuration of a magnetic disk storage system.

制御装置1には、磁気ディスク記憶装置(以下において
、ディスク装置という)2及び3等が接続され、例えば
ディスク装置2は1229KIl/S (キロバイト7
秒)、ディスク装置3は819KB/Sのデータ転送速
度を有する。
Magnetic disk storage devices (hereinafter referred to as disk devices) 2 and 3 are connected to the control device 1. For example, the disk device 2 has a storage capacity of 1229 KIl/S (7 kilobytes).
seconds), and the disk device 3 has a data transfer rate of 819 KB/S.

制御装置1は、マイクロプログラム制御方式の制御部4
を中心に構成され、上記の2種のデータ転送速度に対応
するために発振器5及び6を設けである。
The control device 1 includes a control section 4 using a microprogram control method.
The oscillators 5 and 6 are provided in order to correspond to the two types of data transfer speeds mentioned above.

発振器5及び6は、上記の2種のデータ転送速度に、そ
れぞれ対応する発振周波数を有する発振器であり、通常
は転送速度の所定幅の変動に追随できるように、発振周
波数を所定の周波数区間内で制御できる可変周波数発振
回路によって構成されている。
The oscillators 5 and 6 are oscillators that have oscillation frequencies corresponding to the above two types of data transfer speeds, and usually keep the oscillation frequencies within a predetermined frequency range so that they can follow fluctuations in the transfer speed within a predetermined range. It consists of a variable frequency oscillation circuit that can be controlled by.

通常の動作状態において、制御部4はディスク装置2又
は3を選択して、データ転送を開始するとき、制御部4
内の制御記憶に保持する制御情報によって、選択するデ
ィスク装置に必要な発振器を識別し、発振器選択部7を
制御することによって、発振器5又は6の一方を起動す
る。起動された発振器5又は6の出力は、信号線8から
所要の各部へ供給される。
In a normal operating state, when the controller 4 selects the disk device 2 or 3 and starts data transfer, the controller 4
The oscillator required for the selected disk device is identified by the control information held in the control memory within, and one of the oscillators 5 or 6 is activated by controlling the oscillator selection section 7. The output of the activated oscillator 5 or 6 is supplied to the required parts from the signal line 8.

発振器選択部7は、例えば第3図に示すように、フリッ
プフロップ回路10の出力信号のオン/オフによって、
発振器5又は6を指定するようにし、制御部1は信号線
11又は12のオン信号によってフリップフロップ回路
10をセットする。
For example, as shown in FIG. 3, the oscillator selection section 7 turns on/off the output signal of the flip-flop circuit 10.
The oscillator 5 or 6 is specified, and the control section 1 sets the flip-flop circuit 10 by the ON signal of the signal line 11 or 12.

しかし、制御装置1が電源を投入されて起動する場合に
は、制御部4は、いわゆる初期マイクロプログラムロー
ド(IMPLという)のための最小限の制御マイクロプ
ログラムを、例えば読み出し専用記憶に保持するのみで
、殆どのマイクロプログラム及び制御情報等は、ディス
ク装置からIMPLによって、読み/書き可能の制御記
憶に読み込むことによって、初めて有効になる。
However, when the control device 1 is powered on and started, the control unit 4 only holds a minimum control microprogram for so-called initial microprogram load (IMPL) in, for example, read-only memory. Most of the microprograms and control information become effective only after they are read from the disk device into the readable/writable control memory using IMPL.

従って、IMPLのためにディスク装置から転送される
データを受信する時には、そのディスク装置のデータ転
送速度を示す制御情報を、制御部4は未だ持っていない
ので、前記のようにして発振器5又は6を選択すること
ができない。
Therefore, when receiving data transferred from a disk device for IMPL, since the control section 4 does not yet have control information indicating the data transfer rate of the disk device, the oscillator 5 or 6 cannot be selected.

このために、I MPL時には、制御部4から発振器選
択部7にIMPLであることを示す信号13を送り、ス
イッチ14の設定によって、信号13を半固定的に接続
しである側に、フリップフロップ回路10をセットする
ようにする。
For this purpose, during I MPL, the control unit 4 sends a signal 13 indicating IMPL to the oscillator selection unit 7, and by setting the switch 14, the signal 13 is semi-fixedly connected and a flip-flop is connected to one side. Set the circuit 10.

スイッチ14は、制御装置1の設置時に、I MPL用
として決定したディスク装置のデータ転送速度に従って
設定される。
The switch 14 is set according to the data transfer rate of the disk device determined for IMPL when the control device 1 is installed.

以上の従来方式によれば、磁気ディスク記憶システ五の
構成が決定して、設置するとき、あるいは構成が変更さ
れたときに、制御装置のスイッチ14を設定するという
手間を要する。更に、この設定は、システムごとに行わ
れるので、設置等ごとに、誤った設定を行う可能性があ
る、という問題がある。
According to the above-described conventional method, it is necessary to set the switch 14 of the control device when the configuration of the magnetic disk storage system 5 is determined and installed, or when the configuration is changed. Furthermore, since this setting is performed for each system, there is a problem in that there is a possibility that incorrect settings may be made for each installation.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は、本発明のデータ受信方式の原理ブロック図で
ある。
FIG. 1 is a block diagram of the principle of the data reception system of the present invention.

制御部?1F20には、一般に異なるデータ転送速度を
有するディスク装置2.3が接続される。
Control part? Disk devices 2.3, which generally have different data transfer speeds, are connected to 1F20.

21は、選択されたディスク装?&2又は3から、制御
装置F20へパルス信号を伝送する信号線、22はパル
ス信号を一定期間カウンタ23に供給する制御回路、2
4はカウンタ23の計数値が所定値になったことを検出
して信号を出力する制御回路、10は発振器選択信号を
出力するフリップフロップ回路である。
21 is the selected disk installation? A signal line that transmits pulse signals from &2 or 3 to the control device F20, 22 is a control circuit that supplies pulse signals to the counter 23 for a certain period of time, 2
4 is a control circuit that detects that the count value of the counter 23 has reached a predetermined value and outputs a signal, and 10 is a flip-flop circuit that outputs an oscillator selection signal.

〔作用〕[Effect]

例えば、ディスク装置2にマイクロプログラム等のIM
PL情報を格納し、IMpt、用のディスク装置は、一
定のアドレスに接続するものとし、制御装置20が、例
えば図示しない上位の処理装置等からの指令によって、
IMPLを開始すると、まず公知の方法により、上記所
定のアドレスによって、ディスク装置2を選択する。
For example, if the disk device 2 contains an IM such as a microprogram,
It is assumed that a disk device for storing PL information and for IMpt is connected to a fixed address, and the control device 20, for example, by a command from a higher-level processing device (not shown),
When IMPL is started, the disk device 2 is first selected using the above-mentioned predetermined address using a known method.

選択されたディスク装置2は、バスのパルス信号線21
に、他のバス線で転送する情報のストローブ等の目的で
、パルス信号を送出する。
The selected disk device 2 is connected to the pulse signal line 21 of the bus.
Then, a pulse signal is sent out for the purpose of strobe of information transferred on other bus lines.

このパルス信号の、パルス繰り返し周期は、各ディスク
装置のデータ転送速度に応じて異なる、一定値を有する
The pulse repetition period of this pulse signal has a constant value that varies depending on the data transfer speed of each disk device.

制御装置20内では、IMPL開始を示す信号13によ
り、制御回路22を有効化し、制御回路22は一定の期
間、パルス信号線21に受信するパルス信号を、カウン
タ23に入力して、該パルスを計数する。
In the control device 20, the control circuit 22 is enabled by the signal 13 indicating the start of IMPL, and the control circuit 22 inputs the pulse signal received on the pulse signal line 21 to the counter 23 for a certain period of time, Count.

制御回路24は、上記一定期間のカウンタ23の計数値
出力により、所定の計数値において、フリップフロップ
回路10のセット/リセット信号を信号線25及び26
に出力する。
The control circuit 24 transmits the set/reset signal of the flip-flop circuit 10 to the signal lines 25 and 26 at a predetermined count value based on the output of the count value of the counter 23 during the above-mentioned period.
Output to.

フリップフロップ回路10の出力は、前記のように発振
器5.6の選択信号となる。
The output of the flip-flop circuit 10 becomes the selection signal for the oscillator 5.6 as described above.

以上の構成により、例えばパルス信号線21のパルス信
号で予定される、低速のパルス信号の場合に、上記一定
期間の終わりに、カウンタ23の計数値がMより小さい
とし、高速のパルス信号の場合はMより大きいとし、低
速パルス信号を受けた場合には、フリップフロップ回路
10の出力をオフにし、他の高速パルス信号の場合にオ
ンにする必要があるとする。
With the above configuration, for example, in the case of a low-speed pulse signal scheduled for the pulse signal of the pulse signal line 21, it is assumed that the count value of the counter 23 is smaller than M at the end of the above-mentioned fixed period, and in the case of a high-speed pulse signal It is assumed that M is larger than M, and that the output of the flip-flop circuit 10 needs to be turned off when a low-speed pulse signal is received, and turned on when other high-speed pulse signals are received.

その場合には、制御回路24を、例えば最初(計数値が
O)のとき、信号線26をオンにし、Mで信号線25を
オンにするように構成することにより、所要の発振器選
択ができる。
In that case, by configuring the control circuit 24 to turn on the signal line 26 at the beginning (the count value is O) and turn on the signal line 25 at M, the desired oscillator can be selected. .

以上により、システムごとの人手によるスイッチ設定の
必要無く、IMPL時の発振器選択が自動的に正しく行
われる。
As described above, oscillator selection during IMPL is automatically and correctly performed without the need for manual switch settings for each system.

〔実施例〕〔Example〕

第4図は本発明の一実施例の、発振器選択部の構成をを
示すブロック図である。
FIG. 4 is a block diagram showing the configuration of an oscillator selection section according to an embodiment of the present invention.

カウンタ回路30は、例えば制御装置の電源投入時に、
初期状態にリセットされている。
For example, when the control device is powered on, the counter circuit 30
It has been reset to its initial state.

IMPLを示す信号線13がオンになることにより、パ
ルス信号線21の信号は、ゲートを通過し、信号1il
Ji31がオンの期間、カウンタ回路30にパルス信号
が供給される。
By turning on the signal line 13 indicating IMPL, the signal on the pulse signal line 21 passes through the gate and becomes the signal 1il.
A pulse signal is supplied to the counter circuit 30 while Ji31 is on.

信号線31の信号には、例えばディスク装置の選択にお
いて、バス上のアドレス信号の有効期間を表示するため
に、例えば1.4マイクロ秒の期間、バスに送出される
タグゲート信号を利用することができる。
For the signal on the signal line 31, for example, a tag gate signal sent to the bus for a period of 1.4 microseconds can be used to indicate the valid period of the address signal on the bus when selecting a disk device. can.

パルス信号線21上に送られる信号を、高速パルスの場
合の周期は、例えば0.1マイクロ秒、低速パルスの場
合0.8マイクロ秒とすると、1.4マイクロ秒の期間
におけるパルス数は、それぞれ14及び1〜2になる。
If the signal sent on the pulse signal line 21 is a high-speed pulse, the period is, for example, 0.1 microseconds, and a low-speed pulse is 0.8 microseconds, then the number of pulses in a period of 1.4 microseconds is: 14 and 1-2, respectively.

従って、カウンタ回路30は3以上の計数ができればよ
く、計数出力が“3゛の場合にゲート35の出力によっ
て、フリップフロップ回路10をオンにセットする信号
線25をオンにする。
Therefore, the counter circuit 30 only needs to be able to count 3 or more, and when the count output is "3", the output of the gate 35 turns on the signal line 25 that sets the flip-flop circuit 10 on.

又、フリップフロップ回路10をオフにリセットする信
号線26は、計数出力が0°のとき、ゲート36の出力
によりオンにする。
Further, the signal line 26 that resets the flip-flop circuit 10 to off is turned on by the output of the gate 36 when the count output is 0°.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、磁気
ディスク記憶装置の制御装置等における、IMPL時の
データ受信のための発振器選択が自動的に行われるので
、磁気ディスク記憶システム等の経済性及び信頼性を改
善するという著しい工業的効果がある。
As is clear from the above description, according to the present invention, the oscillator selection for data reception during IMPL is automatically performed in the control device of the magnetic disk storage device, etc., so that the magnetic disk storage system, etc. This has a significant industrial effect of improving performance and reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロック図、 第2図は磁気ディスク記憶システムの一構成例ブロック
図、 第3図は従来の発振器選択部ブロック図、第4図は本発
明の発振器選択部ブロック図である。 図において、 1.20は制御装置、  2.3はディスク記憶装置、
4は制御部、     5.6は発振器、7は発振器選
択部、 10はフリップフロップ回路、 11.12.13は信号線、 21はパルス信号線、2
2.24は制御回路、  23はカウンタ、30はカウ
ンタ回路、  31は信号線、35.36はゲート 小発明を屑を里フ゛ロツ2図 菓 11!] 死 2 園
FIG. 1 is a block diagram of the principle of the present invention. FIG. 2 is a block diagram of a configuration example of a magnetic disk storage system. FIG. 3 is a block diagram of a conventional oscillator selection section. FIG. 4 is a block diagram of an oscillator selection section of the present invention. It is. In the figure, 1.20 is a control device, 2.3 is a disk storage device,
4 is a control section, 5.6 is an oscillator, 7 is an oscillator selection section, 10 is a flip-flop circuit, 11.12.13 is a signal line, 21 is a pulse signal line, 2
2. 24 is a control circuit, 23 is a counter, 30 is a counter circuit, 31 is a signal line, 35. 36 is a gate 11! ] death 2 garden

Claims (1)

【特許請求の範囲】 異なるデータ転送速度を有する複数の装置(2、3)の
転送するデータを受信し、該データ転送速度にそれぞれ
対応する周波数の発振器(5、6)を使用して、該転送
速度に同期した制御を行う制御装置(20)において、 上記装置(2、3)から転送されるパルス信号(21)
の所定期間のパルス数を計数する手段(22、23)、
及び、該計数手段(23)の計数値出力によって、上記
発振器の1つを選択する手段(24、10)を有するこ
とを特徴とするデータ受信制御方式。
[Scope of Claims] Data transmitted by a plurality of devices (2, 3) having different data transfer rates is received, and the data is transmitted by using oscillators (5, 6) with frequencies corresponding to the data transfer rates. In a control device (20) that performs control in synchronization with the transfer rate, a pulse signal (21) transferred from the above devices (2, 3)
means (22, 23) for counting the number of pulses for a predetermined period of time;
and means (24, 10) for selecting one of the oscillators based on the count value output of the counting means (23).
JP5541085A 1985-03-19 1985-03-19 Control system for data reception Pending JPS61213923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5541085A JPS61213923A (en) 1985-03-19 1985-03-19 Control system for data reception

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5541085A JPS61213923A (en) 1985-03-19 1985-03-19 Control system for data reception

Publications (1)

Publication Number Publication Date
JPS61213923A true JPS61213923A (en) 1986-09-22

Family

ID=12997786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5541085A Pending JPS61213923A (en) 1985-03-19 1985-03-19 Control system for data reception

Country Status (1)

Country Link
JP (1) JPS61213923A (en)

Similar Documents

Publication Publication Date Title
US5652536A (en) Non-glitch clock switching circuit
US4340973A (en) Selective calling receiver including a voltage converter with low power consumption
US4644419A (en) Floppy disk unit
US10296066B2 (en) Semiconductor device, semiconductor system, and method of operating the semiconductor device
EP0242879A3 (en) Data processor with wait control allowing high speed access
US4998198A (en) Dynamic burst control for data transfers
US5305277A (en) Data processing apparatus having address decoder supporting wide range of operational frequencies
JPH04255043A (en) Improved external-memory access control system
JPS61213923A (en) Control system for data reception
US4400801A (en) Read/write circuit for a random access memory
EP0597512B1 (en) Interface circuit for controlling data transfers
US4144447A (en) Interval timer
US20030023788A1 (en) Data input/output device, memory system, data input/output circuit, and data input/output method
US6363442B1 (en) System for modifying data read out from storage device and only overwriting those components of the data read out which differ from the modified data
US11495275B2 (en) Method for managing requests for access to random access memory and corresponding system
US6516233B1 (en) Pulse plating rectifiers and methods, systems and computer program products for controlling pulse plating rectifiers in master/slave mode
JPS63180117A (en) Processing system for power failure of computer system
JP2867480B2 (en) Memory switching circuit
KR100192238B1 (en) Self servo buffer management method and apparatus
JPH0728699A (en) Memory control circuit
JPH0528093A (en) Circuit for generating burst transfer end interrupt signal
JP2005071203A (en) Microprocessor
JPH0635696A (en) Controller
JPH03167647A (en) Device control system
JPH0283762A (en) System clock controller