JPS6120826B2 - - Google Patents

Info

Publication number
JPS6120826B2
JPS6120826B2 JP53102582A JP10258278A JPS6120826B2 JP S6120826 B2 JPS6120826 B2 JP S6120826B2 JP 53102582 A JP53102582 A JP 53102582A JP 10258278 A JP10258278 A JP 10258278A JP S6120826 B2 JPS6120826 B2 JP S6120826B2
Authority
JP
Japan
Prior art keywords
counter
circuit
output
pulse
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53102582A
Other languages
Japanese (ja)
Other versions
JPS5529747A (en
Inventor
Hajime Oda
Nakanobu Morya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP10258278A priority Critical patent/JPS5529747A/en
Publication of JPS5529747A publication Critical patent/JPS5529747A/en
Publication of JPS6120826B2 publication Critical patent/JPS6120826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G5/00Setting, i.e. correcting or changing, the time-indication
    • G04G5/04Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently
    • G04G5/043Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently using commutating devices for selecting the value, e.g. hours, minutes, seconds, to be corrected

Description

【発明の詳細な説明】 本発明は例えば電子時計の修正装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a correction device for, for example, an electronic timepiece.

従来例えば電子式デジタル時計における時刻修
正は、ほとんどが押ボタン方式であつて、1回の
スイツチ操作で1ステツプ歩進するもの、押しつ
づけることによつて一定の速度で早送りするもの
などがあつた。前者の例では、例えば分の桁の調
整では最大59回も押ボタンを押圧せねばならず煩
雑であり、後者の例では、例えば1秒毎の早送り
の場合には最大59秒間スイツチを押しつづけなけ
ればならず、また送り速度を早くすると所定の時
刻をす早く通過してしまう欠点があつた。
Conventionally, for example, most of the time adjustments in electronic digital watches have been by push button methods, such as those that advance one step with a single switch operation, and those that fast forward at a constant speed by pressing and holding the button. . In the former case, for example, adjusting the minute digits requires pressing the button up to 59 times, which is cumbersome; in the latter case, for example, in order to fast forward every second, the switch must be pressed for up to 59 seconds. Moreover, when the feed speed is increased, the predetermined time is passed quickly.

そこで本発明は回転スイツチの操作速度に対応
して異なる数のパルスを発生せしめるとともに時
間モードに応じてそのパルス数を変化せしめる電
子時計の修正装置を提供するものである。
SUMMARY OF THE INVENTION Therefore, the present invention provides a correction device for an electronic timepiece that generates a different number of pulses depending on the operating speed of a rotary switch and changes the number of pulses depending on the time mode.

以下本発明の一実施例を図面に基づいて説明す
る。
An embodiment of the present invention will be described below based on the drawings.

第1図において、Sは回転スイツチであり、つ
まみ1は軸2に固着してある。軸2にはクリツク
溝3,4を形成してあるとともに回転体5を固着
してあり、回転体5上には電極6……6を形成し
てある。電極6……6は引出し電極7を介して軸
2に引き出してあり、軸2に接する接片8を介し
て端子P1から電源(図示せず。)に接続してあ
る。9,10は接片であり、それぞれの先端部は
回転体5の回転方向にやや位置をずらして配設し
てあるとともに電極6……6と接離可能である。
接片9,10はそれぞれ端子P2,P3から抵抗を介
してアースしてある。11はスイツチであり、回
転体5の軸方向の移動によつて閉成されるもの
で、その接片11aは端子P4を介して電源に接続
してあり、接点11bは端子P5から抵抗を介して
アースしてある。
In FIG. 1, S is a rotary switch, and a knob 1 is fixed to a shaft 2. Click grooves 3 and 4 are formed on the shaft 2, and a rotating body 5 is fixed thereto, and electrodes 6...6 are formed on the rotating body 5. The electrodes 6...6 are drawn out to the shaft 2 via the lead electrode 7, and are connected to a power source (not shown) from the terminal P1 via a contact piece 8 in contact with the shaft 2. Reference numerals 9 and 10 designate contact pieces, the tips of each of which are disposed slightly shifted in the rotational direction of the rotating body 5 and can be brought into contact with and separated from the electrodes 6 . . . 6 .
The contact pieces 9 and 10 are respectively grounded from terminals P 2 and P 3 via resistors. Reference numeral 11 denotes a switch, which is closed by the movement of the rotating body 5 in the axial direction. Its contact piece 11a is connected to the power source via the terminal P4 , and the contact 11b is connected to the resistor from the terminal P5 . It is grounded via.

第2図において、12は水晶発振器、13は分
周器、14は秒計時用のカウンタ、15は分およ
び時の計時用アツプダウンカウンタ、16は日付
および月の計時用アツプダウンカウンタ、17は
曜日計時用のアツプダウンカウンタ、18はカウ
ンタである。19はカウンタであり、その計数値
が1,4および8のときに、それぞれ端子v1,v2
およびv3に出力“1”を生じる。20〜25はフ
リツプフロツプ回路である。26は時間モード選
択回路であり、スイツチ27を端子a,bおよび
cに切り換えるのに伴なつて、時および分のモー
ド端子Dに“1”および曜日のモード端子Wに
“1”をそれぞれ生じる。28は表示装置、29
〜50はゲート回路、51〜53はチヤタリング
除去回路である。54は微分回路、55〜57は
インバータ、58,59は抵抗である。60,6
1はスイツチであり、それぞれ第1図の接片9と
電極6……6ならびに接片10と電極6……6と
からなる。62はスイツチであり、接片11aと
接点11bから構成されている。
In FIG. 2, 12 is a crystal oscillator, 13 is a frequency divider, 14 is a counter for counting seconds, 15 is an up-down counter for counting minutes and hours, 16 is an up-down counter for counting dates and months, and 17 is an up-down counter for counting minutes and hours. An up-down counter 18 is used to measure the day of the week. 19 is a counter, and when the count value is 1, 4 and 8, the terminals v 1 and v 2 are connected respectively.
and produces an output "1" at v3 . 20 to 25 are flip-flop circuits. 26 is a time mode selection circuit, which generates "1" at the hour and minute mode terminal D and "1" at the day of the week mode terminal W as the switch 27 is switched to terminals a, b, and c. . 28 is a display device, 29
50 are gate circuits, and 51 to 53 are chattering removal circuits. 54 is a differential circuit, 55 to 57 are inverters, and 58 and 59 are resistors. 60,6
Reference numeral 1 designates a switch, which is composed of a contact piece 9 and an electrode 6 . . . 6 as shown in FIG. 1, and a contact piece 10 and an electrode 6 . A switch 62 is composed of a contact piece 11a and a contact point 11b.

つぎに動作について説明する。時刻修正の場合
には、第1図示のつまみ1を1ステツプ引き出し
て第2図のスイツチ62を閉じ、ゲート回路2
9,33,37の−入力を“1”に保持する。ま
たスイツチ27を端子aに接続して時間モード選
択回路26の端子Mを“1”にする。これにより
ゲート回路29の出力が“1”になり、カウンタ
14がリセツトされ、またゲート回路30は閉じ
られる。そこで第1図示のつまみ1を矢印方向A
に回転すると、スイツチ60,61が開閉し、チ
ヤタリング除去回路51,52の出力に第3図
ABのパルスが発生する。したがつてフリツプフ
ロツプ回路20の出力qが“1”に反転し、カウ
ンタ15〜17はアツプダウンカウントモードに
保持される。一方スイツチ61の開閉出力はフリ
ツプフロツプ回路21に供給される。ここでフリ
ツプフロツプ回路21には分周器13の端子tか
ら周波数の高いパルス、例えば512Hzのパルス
が、供給されているため、フリツプフロツプ回路
21の出力Qに第3図Cのパルスが発生する。ま
たフリツプフロツプ回路22,23の出力Qには
それぞれ第3図D,Eのパルスが発生する。した
がつてゲート回路42から第3図Fのパルスが生
じ、その微分出力によつてフリツプフロツプ回路
24がセツトされる。その出力Qによつてゲート
回路45が開かれ、分周器13からの出力パルス
がこれを通過して第3図Iのパルスが生じる。こ
れはカウンタ19に供給されるともにゲート回路
31,32を介してカウンタ15に供給され、そ
の内容が進められる。さて、カウンタ19が1を
カウントすると、出力端子v1に“1”を生じ、ゲ
ート回路46の−入力を“1”に保持する。ここ
でフリツプフロツプ回路25の出力Qが“1”に
保持されているとすると、ゲート回路46の出力
は“1”となり、ゲート回路47を介してフリツ
プフロツプ回路24をリセツトする。したがつて
ゲート回路45を閉じるとともにカウンタ19を
リセツトする。
Next, the operation will be explained. In the case of time adjustment, pull out the knob 1 shown in the first figure one step, close the switch 62 shown in FIG.
- inputs of 9, 33, and 37 are held at "1". Further, the switch 27 is connected to the terminal a to set the terminal M of the time mode selection circuit 26 to "1". As a result, the output of the gate circuit 29 becomes "1", the counter 14 is reset, and the gate circuit 30 is closed. Then, move the knob 1 shown in the first diagram in the direction of the arrow A.
When the switches 60 and 61 are rotated to
AB pulse is generated. Therefore, the output q of the flip-flop circuit 20 is inverted to "1", and the counters 15-17 are held in the up-down counting mode. On the other hand, the open/close output of the switch 61 is supplied to the flip-flop circuit 21. Here, since the flip-flop circuit 21 is supplied with a high frequency pulse, for example, a 512 Hz pulse, from the terminal t of the frequency divider 13, the pulse shown in FIG. 3C is generated at the output Q of the flip-flop circuit 21. Further, the pulses shown in FIG. 3D and E are generated at the outputs Q of the flip-flop circuits 22 and 23, respectively. Therefore, the pulse shown in FIG. 3F is generated from the gate circuit 42, and the flip-flop circuit 24 is set by its differential output. Its output Q opens gate circuit 45 through which the output pulse from frequency divider 13 passes to produce the pulse of FIG. 3I. This is supplied to the counter 19 and also to the counter 15 via gate circuits 31 and 32, and its contents are advanced. Now, when the counter 19 counts 1, "1" is generated at the output terminal v1 , and the - input of the gate circuit 46 is held at "1". Here, if the output Q of the flip-flop circuit 25 is held at "1", the output of the gate circuit 46 becomes "1", and the flip-flop circuit 24 is reset via the gate circuit 47. Therefore, the gate circuit 45 is closed and the counter 19 is reset.

さてフリツプフロツプ回路22,23の第3図
D,Eのパルスが停止すると、ゲート回路43か
らは第3図Gのパルスが生じる。このパルスによ
つてカウンタ18およびフリツプフロツプ回路2
5がリセツトされる。一方フリツプフロツプ回路
23の出力Qに生じていたパルスが停止するとゲ
ート回路44の出力は第3図Hに示すように
“1”に反転してゲート回路41を開く。そのた
め分周器13からの512Hzのパルスがゲート回路
41を介してカウンタ18に供給される。これに
よつてフリツプフロツプ回路23の出力Qにおけ
るパルスが停止してから、次にパルスが生じるま
での時間、すなわち第1図の接片9が一つの電極
6との接触が断たれた後、次の電極6と接触する
までの時間がカウントされる。これによつて第1
図のつまみ1の回転速度が検出されるものであ
る。さて本例ではカウンタ18が約0.5秒以上を
カウントしたとき端子18aに出力“1”が生じ
るように設定してあるとする。
Now, when the flip-flop circuits 22 and 23 stop producing the pulses shown in FIG. 3D and 3E, the gate circuit 43 generates the pulses shown in FIG. 3G. This pulse causes the counter 18 and the flip-flop circuit 2 to
5 is reset. On the other hand, when the pulse generated at the output Q of the flip-flop circuit 23 stops, the output of the gate circuit 44 is inverted to "1" as shown in FIG. 3H, and the gate circuit 41 is opened. Therefore, a 512 Hz pulse from the frequency divider 13 is supplied to the counter 18 via the gate circuit 41. This determines the time from when the pulse at the output Q of the flip-flop circuit 23 stops until the next pulse occurs, that is, after the contact piece 9 in FIG. The time until it contacts the electrode 6 is counted. This makes the first
The rotational speed of the knob 1 in the figure is detected. In this example, it is assumed that the setting is such that when the counter 18 counts approximately 0.5 seconds or more, an output "1" is generated at the terminal 18a.

そこで、例えばスイツチ61が0.5秒以上の低
速度で開閉されると、カウンタ18の端子18a
に出力“1”を生じ、フリツプフロツプ回路25
の出力Qは“1”に反転し、ゲート回路46が開
かれる。この状態で、ゲート回路42から第3図
Fのパルスが生じると、フリツプフロツプ回路2
4がセツトされゲート回路45が開かれる。そこ
で、分周器13からのパルスはカウンタ19およ
びカウンタ15に供給される。カウンタ19が
“1”をカウントすると、先に述べたように、出
力端子v1に“1”を生じ、フリツプフロツプ回路
24がリセツトされ、ゲート回路45が閉じられ
る。このように、低速度でスイツチが開閉される
ときはその開閉ごとに1パルスがカウンタ15に
供給される。
Therefore, for example, if the switch 61 is opened or closed at a low speed of 0.5 seconds or more, the terminal 18a of the counter 18
produces an output “1” in the flip-flop circuit 25.
The output Q of is inverted to "1" and the gate circuit 46 is opened. In this state, when the pulse shown in FIG. 3F is generated from the gate circuit 42, the flip-flop circuit 2
4 is set and gate circuit 45 is opened. The pulses from frequency divider 13 are then supplied to counter 19 and counter 15. When the counter 19 counts "1", a "1" is generated at the output terminal v1 as described above, the flip-flop circuit 24 is reset, and the gate circuit 45 is closed. Thus, when the switch is opened and closed at a low speed, one pulse is supplied to the counter 15 each time the switch is opened and closed.

次に0.5秒以下の高速度でスイツチ61が開閉
されるときは、カウンタ18の端子18aは
“0”の状態を保持するため、フリツプフロツプ
回路25の出力Qは“0”を保持する。したがつ
てゲート回路49,50の各禁止入力は“0”、
また入力Mが“1”であるためにゲート回路50
が開かれる。そこでゲート回路42に出力“1”
が生じると、フリツプフロツプ回路24がセツト
され、ゲート回路45が開かれて分周器13から
カウンタ15および19にパルスが供給される。
カウンタ19が8を計数すると、端子v3に“1”
を生じ、ゲート回路50および47を介してフリ
ツプフロツプ回路24をリセツトし、ゲート回路
45を閉じる。この間カウンタ15にも8パルス
が供給されて8だけ計数が進められる。このよう
に高速回転においては、スイツチの開閉ごとに8
パルスがカウンタ15に供給される。
Next, when the switch 61 is opened and closed at a high speed of 0.5 seconds or less, the terminal 18a of the counter 18 remains at "0", so the output Q of the flip-flop circuit 25 remains at "0". Therefore, each inhibit input of gate circuits 49 and 50 is "0",
Also, since the input M is "1", the gate circuit 50
will be held. Therefore, output “1” to the gate circuit 42
When this occurs, flip-flop circuit 24 is set, gate circuit 45 is opened, and pulses are supplied from frequency divider 13 to counters 15 and 19.
When the counter 19 counts 8, “1” is applied to the terminal v3.
occurs, resets flip-flop circuit 24 via gate circuits 50 and 47, and closes gate circuit 45. During this time, 8 pulses are also supplied to the counter 15 and the count is advanced by 8. In this way, at high speed rotation, each time the switch is opened and closed, 8
A pulse is provided to counter 15.

次に日付および月のカウンタ16を修正する場
合について説明する。スイツチ27により端子b
を選択してモード選択回路26の出力Dを“1”
に反転する。これによりゲート回路33の出力が
“1”に反転し、ゲート回路34は閉じ、ゲート
回路35は開く。そこで回転スイツチSを低速で
回転すると、先に述べたと同様にスイツチの開閉
ごとに1パルスずつカウンタ16に供給される。
また高速で回転すると、ゲート回路49が開か
れ、カウンタ19が4パルスをカウントすると、
端子v2に“1”を生じ、カウンタ19の計数を停
止する。したがつて、スイツチの開閉ごとに4パ
ルスが発生する。
Next, a case will be described in which the date and month counters 16 are corrected. Terminal b is set by switch 27.
is selected and the output D of the mode selection circuit 26 is set to “1”.
to be reversed. As a result, the output of the gate circuit 33 is inverted to "1", the gate circuit 34 is closed, and the gate circuit 35 is opened. Therefore, when the rotary switch S is rotated at a low speed, one pulse is supplied to the counter 16 each time the switch is opened or closed, as described above.
Also, when it rotates at high speed, the gate circuit 49 is opened and when the counter 19 counts 4 pulses,
"1" is generated at the terminal v2 , and the counting of the counter 19 is stopped. Therefore, four pulses are generated each time the switch is opened or closed.

また曜日の修正は、スイツチ27を端子Cに接
続し、モード選択回路26の出力端子Wを“1”
に反転する。これによりゲート回路37が開か
れ、さらにゲート回路48の出力が“1”に保持
され、ゲート回路46が開かれる。したがつて、
手動スイツチが回転されると、その速度と関係な
く、スイツチの開閉ごとに1パルスがゲート回路
39,40を介してカウンタ17に供給される。
そのため、スイツチの回転速度に比例したパルス
により、曜日のカウンタ7は歩進される。曜日の
場合は、7パルスで元の曜日に戻るため、高速の
パルスを必要としないため手動に応じたパルスを
発生させるようにしてある。
To correct the day of the week, connect the switch 27 to the terminal C and set the output terminal W of the mode selection circuit 26 to "1".
to be reversed. As a result, the gate circuit 37 is opened, and furthermore, the output of the gate circuit 48 is held at "1", and the gate circuit 46 is opened. Therefore,
When the manual switch is rotated, regardless of its speed, one pulse is supplied to the counter 17 via the gate circuits 39, 40 for each opening and closing of the switch.
Therefore, the day of the week counter 7 is incremented by a pulse proportional to the rotational speed of the switch. In the case of the day of the week, it takes 7 pulses to return to the original day of the week, so high-speed pulses are not required, so pulses are generated according to manual operation.

次の実施例は、手動スイツチの回転速度に関係
なく、最初に1パルスを発生させるものである。
In the next embodiment, one pulse is initially generated regardless of the rotational speed of the manual switch.

第4図は第2図の破線K内の変更回路を主とし
て示したものである。63〜67はゲート回路で
あり、第2図と同一符号は同じ機能素子を示す。
なおカウンタ19の端子v1は省略してある。同図
において、出力Wが“1”で低速度回転時、すな
わちフリツプフロツプ回路25の出力端子Qが
“1”のときには、ゲート回路65は開かれない
ため、フリツプフロツプ回路24はセツトされ
ず、ゲート回路63の出力端子uには微分回路5
4の出力のみが生じ、選択されたカウンタは1ず
つ歩進される。出力Wが“0”のときでかつ高速
回転時、すなわちフリツプフロツプ回路25の出
力端子Qが“0”のときには、ゲート回路65が
開かれ微分回路54から出力が生じると、前述し
たように、出力端子tに供給されたパルスがゲー
ト回路45,64,63を介してモードに応じた
数のパルスがえられる。
FIG. 4 mainly shows the changed circuit within the broken line K in FIG. 63 to 67 are gate circuits, and the same reference numerals as in FIG. 2 indicate the same functional elements.
Note that the terminal v1 of the counter 19 is omitted. In the figure, when the output W is "1" and the flip-flop is rotating at a low speed, that is, when the output terminal Q of the flip-flop circuit 25 is "1", the gate circuit 65 is not opened, so the flip-flop circuit 24 is not set, and the gate circuit The differential circuit 5 is connected to the output terminal u of 63.
Only an output of 4 occurs and the selected counter is incremented by 1. When the output W is "0" and the rotation is at high speed, that is, when the output terminal Q of the flip-flop circuit 25 is "0", the gate circuit 65 is opened and an output is generated from the differentiating circuit 54, as described above. The pulses supplied to the terminal t pass through the gate circuits 45, 64, and 63, and a number of pulses corresponding to the mode are obtained.

以上詳述したように本発明は、手動回転によつ
て生じたスイツチングパルスを各種の時間モード
に対し異なる数のパルスに変換させたものであ
る。したがつて日付、月および曜日などの表示装
置を設けた電子時計においては、同じ回転速度で
も時刻修正の場合は、パルス数を多く、曜日修正
の場合は7パルスで初期曜日に復帰するので修正
パルス数を少なめに、日付の場合はそれらの中間
程度の数にするなど、時間モードの修正幅に応じ
て自由にその修正速度を設定できる。
As described in detail above, the present invention converts the switching pulses generated by manual rotation into different numbers of pulses for various time modes. Therefore, in an electronic watch equipped with a display device for the date, month, day of the week, etc., even if the rotation speed is the same, when adjusting the time, the number of pulses is increased, and when adjusting the day of the week, it takes 7 pulses to return to the initial day of the week. You can freely set the correction speed according to the correction width of the time mode, such as by setting the number of pulses to a small number or to an intermediate number for the date.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例において用いられる
回転スイツチの一部断面側面図、第2図は本発明
の一実施例を示す電気回路図、第3図は第2図の
要部のパルス波形を示すタイムチヤート、第4図
は他の実施例の要部を示す電気回路図である。 S……回転スイツチ、15……時,分カウン
タ、16……日付および月カウンタ、17……曜
日カウンタ、18……カウンタ、19……カウン
タ、26……時間モード選択回路。
FIG. 1 is a partially sectional side view of a rotary switch used in an embodiment of the present invention, FIG. 2 is an electric circuit diagram showing an embodiment of the present invention, and FIG. 3 is a pulse diagram of the main part of FIG. 2. A time chart showing waveforms and FIG. 4 are electrical circuit diagrams showing main parts of another embodiment. S...Rotary switch, 15...Hour and minute counter, 16...Date and month counter, 17...Day of the week counter, 18...Counter, 19...Counter, 26...Time mode selection circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 手動操作に応答してスイツチングパルスを発
生するスイツチングパルス発生回路と、時刻、日
付、月および曜日などの時間モードの選択出力を
発生する時間モード選択回路と、上記スイツチン
グパルスより高い周波数の修正用パルスを発生す
る修正パルス発生回路と、時間モードに相当する
時間の計時を行なう計時カウンタと、上記時間モ
ードの選択出力を受け上記計時カウンタの修正桁
に修正用パルスの供給を可能にする第1のゲート
回路と、上記スイツチングパルスに同期したパル
スを発生する同期パルス発生回路と、設定値を計
数したときに出力を生じる第1のカウンタと、上
記スイツチングパルスの間隔に相当する間上記第
1のカウンタに上記修正用パルスを供給する第2
のゲート回路と、上記第1のカウンタが設定値を
計数したときに一定の出力を生じる第1の回路
と、設定した計数ステツプごとにその指示出力を
生じる第2のカウンタと、上記時間モードの選択
出力によつて上記指示出力を選択し上記第1の回
路の出力を受けたときに強制的に特定指示出力を
選択する選択回路と、上記同期パルス発生回路の
出力を受けて上記修正用パルスを上記第2のカウ
ンタに供給し上記選択回路の出力によつて上記第
2のカウンタをリセツトするとともに同カウンタ
への修正用パルスの供給を停止する論理回路と、
上記論理回路から上記第2のカウンタに供給され
る修正用パルスを上記第1のゲート回路に供給す
る回路とからなる電子時計の修正装置。
1. A switching pulse generation circuit that generates a switching pulse in response to manual operation, a time mode selection circuit that generates a time mode selection output such as time, date, month, and day of the week, and a switching pulse generation circuit that generates a switching pulse at a higher frequency than the above switching pulse. A correction pulse generation circuit that generates correction pulses, a time counter that measures time corresponding to the time mode, and a correction pulse that can receive the selection output of the time mode and supply correction pulses to the correction digits of the time counter. a first gate circuit that generates a pulse that is synchronized with the switching pulse, a first counter that generates an output when counting a set value, and a pulse that corresponds to the interval between the switching pulses. a second pulse for supplying the correction pulse to the first counter;
a gate circuit, a first circuit that produces a constant output when the first counter counts a set value, a second counter that produces an instruction output for each set counting step, and a time mode gate circuit. a selection circuit that selects the instruction output by the selection output and forcibly selects the specific instruction output when receiving the output of the first circuit; a logic circuit that supplies the second counter with the output of the selection circuit, resets the second counter with the output of the selection circuit, and stops supplying the correction pulse to the counter;
A correction device for an electronic timepiece, comprising a circuit that supplies a correction pulse supplied from the logic circuit to the second counter to the first gate circuit.
JP10258278A 1978-08-23 1978-08-23 Signal generator Granted JPS5529747A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10258278A JPS5529747A (en) 1978-08-23 1978-08-23 Signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10258278A JPS5529747A (en) 1978-08-23 1978-08-23 Signal generator

Publications (2)

Publication Number Publication Date
JPS5529747A JPS5529747A (en) 1980-03-03
JPS6120826B2 true JPS6120826B2 (en) 1986-05-23

Family

ID=14331213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10258278A Granted JPS5529747A (en) 1978-08-23 1978-08-23 Signal generator

Country Status (1)

Country Link
JP (1) JPS5529747A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4970910B2 (en) * 2006-11-28 2012-07-11 シチズンホールディングス株式会社 Electronic clock

Also Published As

Publication number Publication date
JPS5529747A (en) 1980-03-03

Similar Documents

Publication Publication Date Title
US4358837A (en) Time correcting method
US4209976A (en) Means of setting a solid state watch
JPS6261914B2 (en)
US4196584A (en) Time correcting device for electronic timepiece
US3975897A (en) Electronic display digital wristwatch
GB2138975A (en) Analog electronic timepiece
JPS6023317B2 (en) electronic clock
US4358840A (en) Analogue alarm electronic timepiece
US4308607A (en) Electronic timepiece
JPS6120826B2 (en)
JPH0137716B2 (en)
GB1595278A (en) Electronic timepieces
US4254490A (en) Electronic clock having synchronized analog and digital displays
GB1574758A (en) Electronic timepiece
US4182108A (en) Electronic timepiece correction circuit
US4211067A (en) Time adjusting device for electronic timepiece
JPS6030914B2 (en) electronic clock
JPS6118705B2 (en)
KR830001477B1 (en) Electronic clock
JPS6133391B2 (en)
JPH06258461A (en) Analog electronic watch
KR820001190B1 (en) Error correction improvement relating to electronic timepieces
JPS6133475B2 (en)
JPS5824233Y2 (en) electronic clock
JPS6051671B2 (en) Electronic clock correction signal generator