JPS61203660A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS61203660A JPS61203660A JP60043779A JP4377985A JPS61203660A JP S61203660 A JPS61203660 A JP S61203660A JP 60043779 A JP60043779 A JP 60043779A JP 4377985 A JP4377985 A JP 4377985A JP S61203660 A JPS61203660 A JP S61203660A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- silicon nitride
- film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、セルのキャパシタにシリコン窒化膜を用い
九半導体装置の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method of manufacturing a semiconductor device using a silicon nitride film for a cell capacitor.
（従来の技術）
第７図ないし第１３図は従来の二層ポリシリコン構造Ｄ
ＲＡＭにおいて、第１ゲート絶縁膜にシリコン窒化膜と
シリコン酸化膜の二層膜を用い次場合の製造方法を示し
次ものである。(Prior art) Figures 7 to 13 show a conventional two-layer polysilicon structure D.
The following describes a manufacturing method for a RAM in which a two-layer film of a silicon nitride film and a silicon oxide film is used as the first gate insulating film.
第７図は第１ゲートのパターニングを終了したときの、
メモリセル部の断面構造を示し念ものであり、Ｓｉ基板
１上にフィールド酸化膜２を形成し、アクティブ領域上
にシリコン酸化膜３を形成した後、シリコン窒化膜４を
形成し、その上に第１ポリシリコン５を堆積させる。Figure 7 shows the state when the patterning of the first gate is completed.
This is an illustration of the cross-sectional structure of the memory cell section, in which a field oxide film 2 is formed on a Si substrate 1, a silicon oxide film 3 is formed on the active region, a silicon nitride film 4 is formed, and a silicon nitride film 4 is formed on top of the field oxide film 2. First polysilicon 5 is deposited.
次に、第８図に示すようにシリコン窒化膜４を酸化マス
クとして、第１ポリシリコン５を選択的に熱酸化して酸
化膜７′ｔ−形成する。Next, as shown in FIG. 8, using the silicon nitride film 4 as an oxidation mask, the first polysilicon 5 is selectively thermally oxidized to form an oxide film 7't-.
このとき、層間酸化膜厚を厚くする念め、すなわち、眉
間容量の低減、層間耐圧の向上の友めシリコン窒化膜４
上に酸化膜６が形成される。これと同時に、下地のシリ
コン酸化膜３とシリコン基板１の界面にシリコン窒化物
８が生成し、後２ゲート酸化時酸化マスクとなり、耐圧
不良を引き起こす。At this time, it is important to increase the thickness of the interlayer oxide film, that is, to reduce the capacitance between the eyebrows and improve the interlayer breakdown voltage.
An oxide film 6 is formed thereon. At the same time, silicon nitride 8 is generated at the interface between the underlying silicon oxide film 3 and the silicon substrate 1, and serves as an oxidation mask during the subsequent oxidation of the second gate, causing breakdown voltage failure.
このように、セルキャパシタにシリコン窒化膜４を用い
た従来技術は、たとえば、Ｉ ＢＭ Ｔｅｃｈｎｉｃａ
ｌＤｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ Ｖｏｌ
、 １５ 、 Ｎｎ１４ Ｓｅｐ 、 １９７２ 、
Ｐａｇｅ１１６３に示されている。As described above, the conventional technology using the silicon nitride film 4 for the cell capacitor is, for example, developed by IBM Technica.
lDisclosure Bulletin Vol.
, 15, Nn14 Sep, 1972,
It is shown on Page 1163.
第８図で示した酸化膜６を第９図に示すように、ＨＦ系
統の溶液でエツチングし、熱リン酸によりシリコン窒化
膜４を第１０図に示すように除去しｔ後、ゲート酸化膜
３を除去する。The oxide film 6 shown in FIG. 8 is etched with an HF-based solution as shown in FIG. 9, and the silicon nitride film 4 is removed with hot phosphoric acid as shown in FIG. Remove 3.
このとき、シリコン基板ｌの表面には、シリコン窒化物
８が残留する。このシリコン窒化物８を除去するｔめに
、第１１図に示すように、熱酸化を行い犠牲酸化膜１０
ｔ−形成した後、この犠牲酸化膜ｌＯを除去すると、第
１２図に示すようになる。このとき、第１ポリシリコン
５のエツジ部９０部分では、フィールド酸化膜２が深く
エツチングされて、シリコン窒化膜４がひさし状にはり
出しｔ形になってしまう。At this time, silicon nitride 8 remains on the surface of silicon substrate l. To remove this silicon nitride 8, thermal oxidation is performed to remove the sacrificial oxide film 10, as shown in FIG.
When this sacrificial oxide film 10 is removed after the t-formation, the result is as shown in FIG. 12. At this time, the field oxide film 2 is deeply etched at the edge portion 90 of the first polysilicon 5, and the silicon nitride film 4 protrudes like an eave into a T-shape.
その後、第１３図に示すように、２層目の第２ポリシリ
コン１２を成長させると、第１ポリシリコン５と第２ポ
リシリコン１２がエツジ部９の部分で近接した形状とな
る。なお、第１３図の１１は第２ゲート酸化膜である。Thereafter, as shown in FIG. 13, when the second layer of second polysilicon 12 is grown, the first polysilicon 5 and the second polysilicon 12 become close to each other at the edge portion 9. Note that 11 in FIG. 13 is a second gate oxide film.
（発明が解決しようとする問題点）
しかし、以上述べ几従来の半導体装置の製造方法では、
第１ポリシリコン５と第２ポリシリコン１２との絶縁耐
圧特性が犠牲酸化膜１０の部分で劣化し、低歩留りとな
ってしまう。(Problems to be solved by the invention) However, in the conventional semiconductor device manufacturing method described above,
The dielectric strength characteristics of the first polysilicon 5 and the second polysilicon 12 deteriorate in the sacrificial oxide film 10, resulting in a low yield.
この発明は、前記従来技術がもっている問題点のうち、
第１ポリシリコンと第２ポリシリコンとの絶縁耐圧特性
が劣化する点について解決し次半導体装置の製造方法を
提供するものである。This invention solves the problems of the above-mentioned prior art.
The present invention provides a method for manufacturing a semiconductor device that solves the problem of deterioration of dielectric strength characteristics between the first polysilicon and the second polysilicon.
（問題点を解決する几めの手段）
この発明は、半導体装置の製造方法において、シリコン
基板とシリコン酸化膜との界面に生じるシリコン窒化膜
が霧出するように酸化膜を除去する工程を導入しｔもの
である。(Elaborate means for solving the problem) The present invention introduces a step of removing an oxide film so that a silicon nitride film formed at the interface between a silicon substrate and a silicon oxide film comes out in a method of manufacturing a semiconductor device. It's a must.
（作用）
この発明によれば、半導体装置の製造方法において１以
上のような工程を導入したので、シリコン窒化膜上に生
じ几酸化膜除去の際に、同時にシリコン窒化膜に生じ九
局所的な酸化物をも除去しかつその下のシリコン酸化膜
をシリコン窒化物が露出するようにオーバーエツチング
を行い、その後の窒化膜除去のとき、同時にシリコン窒
化物を除去するようにし、したがって、的記問題点を除
去できる。(Function) According to the present invention, since one or more steps are introduced in the method of manufacturing a semiconductor device, when removing a phosphoric oxide film that occurs on a silicon nitride film, nine localized The oxide is also removed and the underlying silicon oxide film is over-etched to expose the silicon nitride, and when the nitride film is subsequently removed, the silicon nitride is also removed at the same time. Points can be removed.
（実施例）
以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第１図ないし第６図はその一
実施例の工程説明図である。この第１図ないし第６図に
おいて、第７図ないし第１３図と同一部分には同一符号
を付して説明する。(Example) Hereinafter, an example of the method for manufacturing a semiconductor device of the present invention will be described based on the drawings. FIGS. 1 to 6 are process explanatory diagrams of one embodiment. In FIGS. 1 to 6, the same parts as in FIGS. 7 to 13 are designated by the same reference numerals and will be explained.
まず、第１図ないし第４図は、第５図の右側の部分を拡
大して描いたものであり、第１図は第１ポリシリコンを
選択的に酸化するｔめの酸化を行っている最中であり、
後に第２ゲートが形成されるところでシリコン窒化膜４
が酸化されていく途中を示した図である。First, Figures 1 to 4 are enlarged drawings of the right side part of Figure 5, and Figure 1 shows the t-th oxidation that selectively oxidizes the first polysilicon. In the midst of
A silicon nitride film 4 is formed where a second gate will be formed later.
FIG.
この第１図に示すように、シリコン基板ｌ上にシリコン
酸化膜３を厚さ３００λ程度形成した後、その上にシリ
コン窒化膜４を約１ｓｏｏλ程度形成する。このシリコ
ン窒化膜４を酸化マスクとして第１ポリシリコン５（第
５図）ｔ−選択的にウェット酸化することによシ、その
上面にシリコン酸化膜６が形成される。As shown in FIG. 1, a silicon oxide film 3 is formed on a silicon substrate l to a thickness of about 300λ, and then a silicon nitride film 4 of about 1 sooλ is formed thereon. Using this silicon nitride film 4 as an oxidation mask, first polysilicon 5 (FIG. 5) is selectively wet-oxidized to form a silicon oxide film 6 on its upper surface.
このシリコン酸化膜６の生成時に、シリコン窒化膜４の
一部が局所的に酸化が進んで行き、酸化部１３を生じる
。このシリコン窒化膜４が局所的に酸化されて、酸化部
１３を形成していく様子は、シリコン窒化膜４の膜厚の
バラツキ（くぼみ）ではなく、膜質の粗部分が弱くなり
、酸化が進行するものである。During the formation of this silicon oxide film 6, a portion of the silicon nitride film 4 is locally oxidized to form an oxidized portion 13. The appearance of the silicon nitride film 4 being locally oxidized and forming the oxidized portions 13 is not due to variations (indentations) in the film thickness of the silicon nitride film 4, but rather because the rough parts of the film become weaker and the oxidation progresses. It is something to do.
この酸の酸化は、ウェットで行う次め、ＯＨとＳｌ、Ｎ
４との反応により、アンモニアＣＮ＆）が発生し、薄い
シリコン酸化膜３を通して、シリコン基板１との界面に
到達する。This acid oxidation is carried out in a wet state, followed by OH, Sl, N
4, ammonia CN&) is generated and reaches the interface with the silicon substrate 1 through the thin silicon oxide film 3.
これにより、第２図に示すように、シリコン基板ｌと反
応しシリコン窒化物８が生成する。このシリコン窒化物
８１！−除去する友めに、第３図に示すように、フッ酸
系の溶液でシリコン酸化膜６を除去し、シリコン酸化物
３およびシリコン窒化物８を露出部１４で露出するまで
エツチングを行う。As a result, as shown in FIG. 2, silicon nitride 8 is generated by reacting with the silicon substrate 1. This silicon nitride 81! - For removal, as shown in FIG. 3, the silicon oxide film 6 is removed using a hydrofluoric acid solution and etched until the silicon oxide 3 and silicon nitride 8 are exposed at the exposed portion 14.
その後、熱リン酸、ドライエツチングなどで第４図に示
すように、シリコン窒化膜４およびシリコン窒化物を除
去する。Thereafter, as shown in FIG. 4, the silicon nitride film 4 and the silicon nitride are removed by hot phosphoric acid, dry etching, or the like.
第５図はこの工程でシリコン窒化膜４上のシリコン酸化
膜６の除去を行つ友ときを示したものであり、第１ポリ
シリコン５のエツジ部９の部分はシリコン窒化膜４で保
護されている。FIG. 5 shows when the silicon oxide film 6 on the silicon nitride film 4 is removed in this step, and the edge portion 9 of the first polysilicon 5 is protected by the silicon nitride film 4. ing.
またこのとき、フィールド酸化膜２の一部１５がエツチ
ングされるがその量はシリコン酸化膜程度（数１００λ
）であシ、フィールド酸化膜２全体（数１０００λ）に
比べ無視できる量である。Also, at this time, a part 15 of the field oxide film 2 is etched, but the etching amount is about the same as that of a silicon oxide film (several hundreds of λ
) is a negligible amount compared to the entire field oxide film 2 (several 1000 λ).
この後、第６図に示すように、フィールド酸化膜２上の
シリコン窒化膜４を除去しｔ後はよい形状のエツジ部が
得られる。Thereafter, as shown in FIG. 6, the silicon nitride film 4 on the field oxide film 2 is removed, and after t a well-shaped edge portion is obtained.
なお、第５図、第６図の７は従来と同様の第２ポリシリ
コンを示す。Note that 7 in FIGS. 5 and 6 indicates a second polysilicon similar to the conventional one.
（発明の効果）
以上詳細に説明したように、この発明によれば、シリコ
ン基板とその上面のシリコン酸化膜との界面に生ずるシ
リコン窒化物を露出させてシリコン窒化膜上のシリコン
酸化膜を除去するようにしたので、従来のように、シリ
コン窒化物除去のための犠牲酸化をする必要がなくなり
、かつフィールド酸化膜上において第１ポリシリコンの
エツジ部の犠性酸化膜除去にともなうアンダカットをな
くすることができ、したがって、第１ポリシリコンと第
２ポリシリコン間の耐圧向上および歩留向上が実現でき
る。(Effects of the Invention) As described above in detail, according to the present invention, the silicon nitride generated at the interface between the silicon substrate and the silicon oxide film on the upper surface of the silicon substrate is exposed, and the silicon oxide film on the silicon nitride film is removed. This eliminates the need for sacrificial oxidation to remove silicon nitride as in the conventional method, and eliminates undercuts caused by removing the sacrificial oxide film at the edge of the first polysilicon on the field oxide film. Therefore, it is possible to improve the breakdown voltage between the first polysilicon and the second polysilicon and to improve the yield.
さらに、従来の製造方法の中でシリコン窒化膜上のシリ
コン酸化膜除去工程において、欠陥となるシリコン窒化
物が露出するようにエツチング時間を調整するだけでよ
く、極めて容易にできる。Furthermore, in the step of removing the silicon oxide film on the silicon nitride film in the conventional manufacturing method, it is only necessary to adjust the etching time so that the silicon nitride that becomes a defect is exposed, which is extremely easy.
第１図ないし第６図はそれぞれこの発明の半導体装置の
製造方法の一実施例の工程説明図、第７図ないし第１３
図はそれぞれ従来の半導体装置の製造方法の工程説明図
である。
ｌ・・・シリコン基板、３，６・・・シリコン酸化膜、
４・・・シリコン窒化膜、５・・・第１ポリシリコン、
７・・・第２ポリシリコン、８・・・シリコン窒化物、
９・・・エツジ部、１３・・・酸化部、１４・・・露出
部。
第５図
７：＋！！２イ乙牛勿
９：二、７訃
第６図
＆ 派
第１０図1 to 6 are process explanatory diagrams of an embodiment of the method for manufacturing a semiconductor device of the present invention, and FIGS. 7 to 13, respectively.
Each figure is a process explanatory diagram of a conventional method for manufacturing a semiconductor device. l...Silicon substrate, 3,6...Silicon oxide film,
4... Silicon nitride film, 5... First polysilicon,
7... Second polysilicon, 8... Silicon nitride,
9... Edge part, 13... Oxidized part, 14... Exposed part. Figure 5 7: +! ! 2i Otogyu Maku 9: 2, 7 death figure 6 & school figure 10
Claims (1)
膜を形成しかつこのシリコン窒化膜を酸化マスクとして
第１ポリシリコンを選択的に熱酸化させてシリコン窒化
膜上にシリコン酸化膜を形成する工程と、上記シリコン
窒化膜上にシリコン酸化膜の生成により上記シリコン基
板とシリコン酸化膜との界面に生成したシリコン窒化物
を露出させてシリコン窒化膜上のシリコン酸化膜を除去
する工程とよりなる半導体装置の製造方法。forming a silicon nitride film on a silicon substrate via a silicon oxide film, and selectively thermally oxidizing the first polysilicon using the silicon nitride film as an oxidation mask to form a silicon oxide film on the silicon nitride film; , a step of removing the silicon oxide film on the silicon nitride film by exposing the silicon nitride formed at the interface between the silicon substrate and the silicon oxide film by forming a silicon oxide film on the silicon nitride film. manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043779A JPS61203660A (en) | 1985-03-07 | 1985-03-07 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043779A JPS61203660A (en) | 1985-03-07 | 1985-03-07 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61203660A true JPS61203660A (en) | 1986-09-09 |
Family
ID=12673240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60043779A Pending JPS61203660A (en) | 1985-03-07 | 1985-03-07 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61203660A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238808A (en) * | 2008-03-26 | 2009-10-15 | Seiko Npc Corp | Process for fabricating semiconductor integrated circuit device |
-
1985
- 1985-03-07 JP JP60043779A patent/JPS61203660A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238808A (en) * | 2008-03-26 | 2009-10-15 | Seiko Npc Corp | Process for fabricating semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61203660A (en) | Manufacture of semiconductor device | |
| JPS5951153B2 (en) | Manufacturing method of semiconductor device | |
| JP2002190515A (en) | Semiconductor device and its manufacturing method | |
| JPS61119056A (en) | Manufacture of semiconductor device | |
| JPS63204746A (en) | Manufacture of semiconductor device | |
| JPH08298314A (en) | Nonvolatile semiconductor memory and its manufacture | |
| JP3271090B2 (en) | Semiconductor device manufacturing method | |
| JPH0196950A (en) | Manufacture of semiconductor device | |
| JPH08115889A (en) | Manufacture of semiconductor device | |
| JPH0497523A (en) | Manufacture of semiconductor device | |
| JPS6336545A (en) | Manufacture of dielectric isolation type semiconductor device | |
| JPH0243766A (en) | Manufacture of semiconductor memory device | |
| JPS5823745B2 (en) | MOS | |
| JP2570688B2 (en) | Method for manufacturing semiconductor device | |
| JPH1032264A (en) | Semiconductor device and manufacture thereof | |
| JPH09129876A (en) | Manufacture of semiconductor device | |
| JPH08236475A (en) | Formation of contact window | |
| JPS6279625A (en) | Manufacture of semiconductor device | |
| JPS61154169A (en) | Manufacture of semiconductor device | |
| JPS6252954B2 (en) | ||
| JPS6181665A (en) | Formation of semiconductor region | |
| JPH03136242A (en) | Manufacture of semiconductor device | |
| JPH01283854A (en) | Manufacture of semiconductor device | |
| JPS6342862B2 (en) | ||
| JPH05198571A (en) | Semiconductor device and its manufacture |